一種非易失性存儲(chǔ)器設(shè)備和電子裝置的制造方法
【專利摘要】一種非易失性存儲(chǔ)器設(shè)備和電子裝置，非易失性存儲(chǔ)器設(shè)備被提供有：存儲(chǔ)器陣列，其包括布置成行和列的存儲(chǔ)器單元，每個(gè)單元具有相應(yīng)電流傳導(dǎo)區(qū)和控制柵極區(qū)，并且同一行的存儲(chǔ)器單元的控制柵極區(qū)被耦合到控制柵極端子并被偏置在相應(yīng)控制柵極電壓；以及控制柵極解碼器，其用于根據(jù)將對(duì)存儲(chǔ)器單元執(zhí)行的操作，選擇各行的控制柵極區(qū)并且將其偏置在相應(yīng)控制電壓。存儲(chǔ)器單元的電流傳導(dǎo)區(qū)被布置在同一塊體阱內(nèi)，并且控制柵極解碼器具有多個(gè)驅(qū)動(dòng)塊，所述多個(gè)驅(qū)動(dòng)塊中每個(gè)驅(qū)動(dòng)塊向所述陣列的相應(yīng)多個(gè)行提供控制柵極電壓，并且所述多個(gè)驅(qū)動(dòng)塊被提供于相互分離且不同的相應(yīng)偏置阱中。
【專利說(shuō)明】
一種非易失性存儲(chǔ)器設(shè)備和電子裝置
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及非易失性存儲(chǔ)器設(shè)備以及具有應(yīng)力減小的相應(yīng)操作方法。
【背景技術(shù)】
[0002]非易失性存儲(chǔ)器是已知的，例如閃速存儲(chǔ)器，其中通過(guò)在存儲(chǔ)器陣列被集成在其中的襯墊的塊體上施加高偏壓，特別地以便實(shí)現(xiàn)所謂的Fowl er-Nordhe im隧道效應(yīng)來(lái)執(zhí)行擦除操作。
[0003]在頁(yè)面模式閃速存儲(chǔ)器的情況下，可以進(jìn)一步“按頁(yè)”來(lái)執(zhí)行擦除操作，即涉及到陣列的同一行的所有存儲(chǔ)器單元(memory cell);在下文中，將對(duì)這種情況進(jìn)行參考，但這并不暗示喪失任何一般性。
[0004]圖1以示例的方式示出了存儲(chǔ)器單元I的晶體管結(jié)構(gòu)，所述存儲(chǔ)器單元I屬于閃速型非易失性存儲(chǔ)器設(shè)備(其在這里并未示出)的存儲(chǔ)器陣列。
[0005]存儲(chǔ)器單元I在半導(dǎo)體材料的襯底2中提供，例如具有N型摻雜，該襯底2具有頂面2a;在襯底2中提供有講3，在本不例中，具有P型慘雜，該講3定義存儲(chǔ)器單兀I的塊體bulk(B)。
[0006]存儲(chǔ)器單元I包括:源極區(qū)(S)4和漏極區(qū)(D)5，其被設(shè)計(jì)成定義晶體管的電流傳導(dǎo)端子，并且其兩者都是在阱3內(nèi)提供，具有相反的摻雜，在本示例中是N型的；浮柵區(qū)(FG)6，設(shè)定在襯底2的頂面2a之上并通過(guò)隧道氧化物區(qū)7與后者襯底；以及控制柵極區(qū)(CG)8，其被設(shè)計(jì)成定義晶體管的控制端子CG并被設(shè)置在浮柵區(qū)6之上且通過(guò)柵極氧化物區(qū)9與浮柵區(qū)分咼。
[0007]在操作期間，存儲(chǔ)在存儲(chǔ)器單元I中的數(shù)據(jù)是基于存儲(chǔ)在浮柵區(qū)6中的電荷QFG，并且存儲(chǔ)器單元I的擦除要求通過(guò)從該浮柵區(qū)5提取電子來(lái)去除電荷Qfc。
[0008]通過(guò)在被連接到講3的存儲(chǔ)器單元I的塊體端子B與被連接到控制柵極區(qū)8的存儲(chǔ)器單元I的控制柵極端子CG之間施加高電場(chǎng)，來(lái)獲得上述的電子提取，從而通過(guò)隧道氧化物區(qū)7激活Fowler-Nordheim隧道效應(yīng)，并確定電子通過(guò)該隧道氧化物區(qū)7的迀移。
[0009]特別地，通過(guò)在控制柵極端子CG與塊體端子B之間施加高電位差，來(lái)生成擦除操作所需的高電場(chǎng)。
[0010]在可能的實(shí)施方式中，控制柵極端子CG具有被設(shè)定于負(fù)高壓值-HV(例如-10V)的控制電壓VCG，并且塊體端子B具有被設(shè)定于正高壓值+HV(例如+10V)的塊體電壓VB。
[0011]以在本文中并未詳細(xì)地描述的已知方式，由被耦合到存儲(chǔ)器陣列的適當(dāng)解碼電路(包括MOSFET)來(lái)產(chǎn)生偏壓。
[0012]如圖2A中所示(其示出了存儲(chǔ)器單元的漏極至源極電流Ids對(duì)比柵極至源極電壓Vgs的圖示)，在擦除操作之后，存儲(chǔ)在浮柵區(qū)6中的電荷Qfg經(jīng)歷減少，從第一(負(fù))值QFG’(存儲(chǔ)器單元I處于已編程狀態(tài))變化至第二值，其在本示例中為零或正的Qfg 〃，指示存儲(chǔ)器單元I的“已擦除”狀態(tài);在擦除操作之后，發(fā)生閾值電壓(一般地用Vth指定)的相應(yīng)減小。
[0013]在給定塊體端子B的高偏壓的情況下，上文所述的存儲(chǔ)器單元I的操作可以在與存儲(chǔ)器單元I共享同一塊體的存儲(chǔ)器單元中導(dǎo)致相當(dāng)大程度的應(yīng)力。
[0014]此外，即使存儲(chǔ)器設(shè)備中的晶體管(例如，上述解碼電路中的MOSFET)具有高壓特性(例如，其具有適當(dāng)厚度的柵極氧化物和適當(dāng)幾何尺寸)，他們也不能在不經(jīng)歷損壞或故障的情況下耐受其自己的柵極、源極和漏極端子之間的最大電壓。在已知閃存解決方案中，電壓的此最大值是例如1V(即，其等于高壓值HV)。
[0015]當(dāng)存儲(chǔ)器單元I被選擇用于擦除時(shí)(通過(guò)使控制電壓Vcg達(dá)到負(fù)高壓值-HV，在本示例中為-10V，并且使塊體電壓Vb達(dá)到正高壓值+HV，在本示例中為+10V)，尚未被選擇的其它存儲(chǔ)器單元I的控制柵極端子可能并未由同一解碼電路(且被相同M0SFET)驅(qū)動(dòng)至高于OV的電壓，以便在晶體管的端子之間產(chǎn)生高于高壓HV(其表示可耐受的最大電壓)的電壓差。
[0016]因此，在未被選擇的存儲(chǔ)器單元I中，由于在控制柵極端子(被設(shè)定為例如0V)與塊體端子(在本示例中被設(shè)定為+10V)之間存在的在本示例中為+1V的高壓而發(fā)生了電荷損耗的不期望現(xiàn)象，即所謂的“軟擦除”。
[0017]如圖2B中所示，擦除操作因此必然伴有在用短劃線表示的同樣是未被選擇存儲(chǔ)器單元I的浮柵區(qū)6中存儲(chǔ)的電荷Qfg減少至包括在第一值Qfg ’與第二值Qfg 〃之間的值Qfg。
[0018]已編程存儲(chǔ)器單元因此為了防止存儲(chǔ)數(shù)據(jù)的任何損失而要求周期性刷新操作，刷新頻率取決于在其它行上執(zhí)行的擦除周期的數(shù)目，在其期間所述存儲(chǔ)器單元I仍未被選擇。
[0019]可以通過(guò)應(yīng)用以下表達(dá)式，來(lái)將作用于未被選擇存儲(chǔ)器單元I上的軟擦除應(yīng)力量化:
[0020]應(yīng)力=N.R.Ter
[0021]其中，N是擦除周期的數(shù)目，1?是在擦除周期中涉及到的行數(shù)，并且Ter是擦除脈沖的持續(xù)時(shí)間。
[0022]為了減小一般地被定義為“塊體應(yīng)力”的此應(yīng)力，已知的非易失性存儲(chǔ)器解決方案設(shè)想將存儲(chǔ)器陣列劃分成許多扇區(qū)(所謂的“扇區(qū)化”)，其中每一扇區(qū)具有其自己的絕緣塊體阱(在先前所示的示例中，該絕緣塊體阱具有P型摻雜)。這樣，在每個(gè)扇區(qū)中，在擦除期間發(fā)生的應(yīng)力僅影響被關(guān)聯(lián)到屬于該扇區(qū)本身的行R.的存儲(chǔ)器單元(R_<R)。
[0023]圖3示出被劃分成在物理上不同且在電學(xué)上被相互絕緣的多個(gè)扇區(qū)12的例如閃速型的非易失性存儲(chǔ)器設(shè)備10的已知解決方案。
[0024]每個(gè)扇區(qū)12包括自己的塊體阱14，所述塊體阱在N型的襯底2內(nèi)提供，并且具有相反的摻雜類型(在本示例中，為P型摻雜)。各個(gè)塊體阱14被相互絕緣。作為替換，可以在被掩埋在襯底2中的具有N型的相反摻雜的阱內(nèi)提供塊體阱14。
[0025]每個(gè)扇區(qū)12還包括:相應(yīng)的多行存儲(chǔ)器單元1(在這里示意性地表示)，所述存儲(chǔ)器單元I具有在相應(yīng)塊體阱14內(nèi)提供的源極和漏極區(qū)(在這里未示出)，并卻被布置成行(字線WL)和列(位線BL);以及相應(yīng)的本地控制柵極解碼器16。
[0026]特別地，同一行的存儲(chǔ)器單元I的控制柵極端子CG被偏置在相同的控制柵極電壓Vcc，并且本地控制柵極解碼器16被配置成適當(dāng)?shù)剡x擇各個(gè)行的存儲(chǔ)器單元I的控制柵極端子CG，并將其偏置在控制電壓Vcc的相應(yīng)值，以使得能夠在存儲(chǔ)器陣列中實(shí)現(xiàn)編程、讀取以及擦除操作。
[0027]本地控制柵極解碼器16相互不同并分離，并且提供于存儲(chǔ)器陣列的相應(yīng)扇區(qū)12中。
[0028]每個(gè)扇區(qū)12還包括相應(yīng)本地位線解碼器18，其在這里示意性地示出，被配置成選擇同一列的存儲(chǔ)器單元I的漏極端子所連接到的本地位線BL并適當(dāng)?shù)貙?duì)其進(jìn)行偏置。
[0029]用已知方式(在本文中并未詳細(xì)地描述)，本地位線解碼器18包括適當(dāng)?shù)倪x擇晶體管19(在圖3中示意性地示出)，其被由非易失性存儲(chǔ)器設(shè)備10(在這里未示出)的控制器供應(yīng)的整體地由SL指定的選擇信號(hào)控制，并被設(shè)計(jì)成將本地位線BL耦合到存儲(chǔ)器陣列的全局位線(所謂的“主位線”)，所述全局位線由MBL指定，且對(duì)于各種扇區(qū)12而言是公共的。
[0030]然而，如已經(jīng)指出的那樣，使得能夠減小由于擦除操作而引起的存儲(chǔ)器單元I中的應(yīng)力的存儲(chǔ)器陣列的這種扇區(qū)化具有某些缺點(diǎn)。
[0031]特別地，由于需要將各種塊體阱14相互分離并進(jìn)一步以不同且分離的方式提供用于行解碼和偏置以及用于列解碼和偏置的相應(yīng)電路，扇區(qū)化必然伴有非易失性存儲(chǔ)器設(shè)備1的面積占用的相當(dāng)大的增加。
[0032]因此要求在扇區(qū)12的數(shù)目(并因此被關(guān)聯(lián)至每個(gè)扇區(qū)12的行數(shù))與期望的塊體應(yīng)力減小之間達(dá)到折中。例如，已知的解決方案設(shè)想針對(duì)IMB存儲(chǔ)器，提供八個(gè)120KB扇區(qū)(或四個(gè)256KB扇區(qū))，每個(gè)扇區(qū)的行數(shù)等于512。
[0033]很明顯，隨著每個(gè)扇區(qū)12中的行數(shù)增加(以防止面積的過(guò)度增加)，在所選行經(jīng)受擦除時(shí)由于涉及扇區(qū)12內(nèi)的所有未被選擇行的擦除操作所引起的殘余塊體應(yīng)力增加。
[0034]因此，必須在任何情況下設(shè)想在擦除操作之后的存儲(chǔ)器單元I的各行的刷新操作，使關(guān)聯(lián)到擦除操作本身的次數(shù)的后續(xù)增加。
[0035]此外，要求為每個(gè)扇區(qū)12提供計(jì)時(shí)器，以便監(jiān)視并控制存儲(chǔ)器單元I上的擦除周期的數(shù)目和刷新操作的數(shù)目。
[0036]本
【申請(qǐng)人】因此已經(jīng)發(fā)現(xiàn)，例如就存儲(chǔ)器單元中和一般地相同存儲(chǔ)器設(shè)備的晶體管中的擦除操作和關(guān)聯(lián)應(yīng)力的管理而言，已知類型的非易失性存儲(chǔ)器設(shè)備并非總是令人滿
O
[0037]因此必然感覺到存在如下需要:提供用于非易失性存儲(chǔ)器設(shè)備的改善的解決方案，或使得能夠解決或者至少緩解先前突出的問題。
【實(shí)用新型內(nèi)容】
[0038]本實(shí)用新型的目的是滿足上述需要。
[0039]根據(jù)本實(shí)用新型，因此提供了一種非易失性存儲(chǔ)器設(shè)備。所述非易失性存儲(chǔ)器設(shè)備包括:存儲(chǔ)器陣列，所述存儲(chǔ)器陣列包括布置成行和列的存儲(chǔ)器單元，每個(gè)存儲(chǔ)器單元被提供有相應(yīng)電流傳導(dǎo)區(qū)和控制柵極區(qū)，并且同一行的存儲(chǔ)器單元的所述控制柵極區(qū)被耦合到控制柵極端子并被偏置在相應(yīng)控制柵極電壓；以及控制柵極解碼器，所述控制柵極解碼器被配置成根據(jù)將對(duì)所述存儲(chǔ)器單元執(zhí)行的操作，選擇存儲(chǔ)器陣列的各行存儲(chǔ)器單元的所述控制柵極區(qū)以及相應(yīng)控制柵極端子并將其偏置在相應(yīng)各控制柵極電壓。特別地，所述存儲(chǔ)器陣列的存儲(chǔ)器單元的電流傳導(dǎo)區(qū)被布置在同一塊體阱內(nèi)，所述塊體阱被設(shè)計(jì)成被偏置在塊體電壓，并且所述控制柵極解碼器包括多個(gè)驅(qū)動(dòng)塊，所述驅(qū)動(dòng)塊被設(shè)計(jì)成向所述存儲(chǔ)器陣列的相應(yīng)多個(gè)行提供所述控制柵極電壓，并且被提供于相互分離且不同的相應(yīng)偏置阱中。
[0040]根據(jù)本實(shí)用新型，還提供了一種電子裝置。所述電子裝置包括:根據(jù)在上文中所描述的非易失性存儲(chǔ)器設(shè)備以及控制器。所述控制器被操作性耦合到所述非易失性存儲(chǔ)器設(shè)備，并被設(shè)計(jì)成為對(duì)應(yīng)的控制柵極解碼器提供地址信號(hào)。
【附圖說(shuō)明】
[0041]為了更好地理解本實(shí)用新型，現(xiàn)在僅以非限制性示例的方式參考附圖來(lái)描述其優(yōu)選實(shí)施例，在所述附圖中:
[0042]-圖1是已知類型的非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)器單元的示意圖；
[0043]-圖2A和2B是表示存儲(chǔ)在圖1的存儲(chǔ)器單元中的電荷量的圖；
[0044]-圖3示出了已知類型的非易失性存儲(chǔ)器設(shè)備的框圖；
[0045]-圖4示出了根據(jù)本解決方案的一個(gè)實(shí)施例的非易失性存儲(chǔ)器設(shè)備的框圖；
[0046]-圖5A-5D和圖6示出了圖4的非限制性存儲(chǔ)器設(shè)備中的驅(qū)動(dòng)級(jí)的電路圖；
[0047]-圖7示出了圖4的非易失性存儲(chǔ)器設(shè)備的布局；以及
[0048]-圖8是其中可以使用圖4的非易失性存儲(chǔ)器設(shè)備的電子裝置的示意性框圖。
【具體實(shí)施方式】
[0049]如在下文中將詳細(xì)地闡明的，本解決方案的一個(gè)方面設(shè)想在單個(gè)塊體阱中(S卩，其沒有物理扇區(qū)化)提供非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)器陣列，并且在控制柵極解碼器層級(jí)實(shí)現(xiàn)“虛擬扇區(qū)化”，其將使得能夠?qū)崿F(xiàn)存儲(chǔ)器陣列的各個(gè)行的存儲(chǔ)器單元的控制柵極端子CG的適當(dāng)偏置，從而提供塊體應(yīng)力的適當(dāng)減小。
[0050]如圖4中所示，根據(jù)本解決方案的一個(gè)方面的非易失性存儲(chǔ)器設(shè)備20包括在單個(gè)塊體阱24中提供的存儲(chǔ)器陣列?？梢灾苯拥卦诎雽?dǎo)體材料的襯底2中，或者在提供于相同襯底中的具有相反摻雜的阱內(nèi)，提供塊體阱24。
[0051]存儲(chǔ)器陣列22包括多個(gè)存儲(chǔ)器單元，再次用I來(lái)指定并示意性地圖示出，其中每個(gè)存儲(chǔ)器單元例如可以如參考圖1所述的那樣實(shí)現(xiàn)，并且因此包括相應(yīng)電流傳導(dǎo)區(qū)(源極和漏極區(qū)4、5)和控制柵極區(qū)8。
[0052]存儲(chǔ)器單元I被布置成行和列，同一行的存儲(chǔ)器單元I的控制柵極端子CG被偏置在同一控制柵極電壓VCG，并且同一列的存儲(chǔ)器單元I被耦合到同一位線BL，其被設(shè)定在位線電壓 Vbl ο
[0053]在這種情況下，非易失性存儲(chǔ)器設(shè)備20并未設(shè)想?yún)^(qū)別成本地和全局位線，并且包括單列解碼器25(示意性地圖示出)，其被配置用于基于在輸入端處接收到的地址信號(hào)，來(lái)選擇存儲(chǔ)器陣列22的位線BL，并將其適當(dāng)?shù)仄迷谄谕痪€電壓值VBL。由于圖示簡(jiǎn)化的原因，在本文中未示出用于選擇位線BL的選擇晶體管。
[0054]根據(jù)本解決方案的一個(gè)方面，非易失性存儲(chǔ)器設(shè)備20還包括單個(gè)控制柵極解碼器26，其被配置用于選擇存儲(chǔ)器陣列22的各行存儲(chǔ)器單元I的控制柵極選擇CG，并適當(dāng)?shù)貙⑵淦迷诳刂齐妷篤cc的相應(yīng)值，并且特別地，在擦除操作期間被配置成:
[0055]-將存儲(chǔ)器單元I的至少一個(gè)所選行偏置在擦除電壓，例如，如在參考圖3所討論的傳統(tǒng)解決方案中那樣，在被設(shè)定于例如-1OV的負(fù)高壓值HV的控制電壓VCG，(塊體端子B具有被設(shè)定于例如+1V的正高壓值+HV的塊體電壓Vb);以及
[0056]-將未被選擇用于擦除的其余各行的存儲(chǔ)器陣列22偏置在被設(shè)定于等于或接近于塊體電壓Vb的應(yīng)力減小值Vpp的控制電壓VoTf，其在本示例中為等于或接近于+1V的正高壓值+HV，。
[0057]這樣，用于未被選擇存儲(chǔ)器單元I的控制柵極端子CG與塊體端子B之間的電位差是零，或者在任何情況下具有低值，從而不引起“軟編程”應(yīng)力，即不引起存儲(chǔ)在浮柵區(qū)6中的電荷Qre的顯著變化。
[0058]特別地，并且如在下文中更詳細(xì)地描述的，如果控制電壓Vcg的應(yīng)力減小值Vpp不等于塊體電壓VB，則其可以與塊體電壓VB相差包括在范圍[2V + 3V]內(nèi)的值(這些值在任何情況下取決于技術(shù))。
[0059]如圖在圖4中示意性地所示，根據(jù)本解決方案的另一方面，為了防止控制柵極解碼器26中的MOSFET的故障或損壞，控制柵極解碼器26的單獨(dú)驅(qū)動(dòng)級(jí)(在圖4中稱為“CG驅(qū)動(dòng)器”)被以適當(dāng)數(shù)目的N個(gè)驅(qū)動(dòng)塊30分組，每個(gè)驅(qū)動(dòng)塊被耦合到特定數(shù)目的M行的存儲(chǔ)器陣列22，其定義“虛擬扇區(qū)”。每個(gè)驅(qū)動(dòng)塊30包含M個(gè)驅(qū)動(dòng)級(jí)，每個(gè)能夠驅(qū)動(dòng)存儲(chǔ)器陣列22的相應(yīng)行的“虛擬扇區(qū)”。
[0060]控制柵極解碼器26管理包括在負(fù)高壓值-HV(在被示例中-10V)與應(yīng)力減小值Vpp之間的控制電壓Vcg，應(yīng)力減小值可以等于正高壓值+HV(在本示例中+10V)。由于MOSFET可以耐受的電壓極限(至多等于高壓HV)，在半導(dǎo)體材料襯底中的不同且分離的阱中，提供各種驅(qū)動(dòng)塊30的晶體管；即，針對(duì)各種驅(qū)動(dòng)塊30的MOSFET，在N或P型的不同阱內(nèi)提供相應(yīng)的漏極和源極區(qū)。
[0061]因此在不同的偏置阱31(其在這里示意性地圖示出，并且對(duì)于相應(yīng)的MOSFET而言包括N和P型的阱)中獲得在不同電壓范圍內(nèi)操作的驅(qū)動(dòng)塊30，例如在其中執(zhí)行擦除操作的存儲(chǔ)器陣列22的虛擬扇區(qū)的情況下，為[_10V，0V]，或者在其中并未執(zhí)行擦除操作的存儲(chǔ)器陣列22的虛擬扇區(qū)的情況下，為[0V，+10V])。
[0062]這樣，在偏置阱31中提供的MOSFET在相應(yīng)端子之間并未經(jīng)歷高于高壓HV的電位差。
[0063]由于所闡述的原因，顯而易見的是，從塊體應(yīng)力減小的觀點(diǎn)出發(fā)的最佳解決方案將設(shè)想提供與存儲(chǔ)器陣列22的行數(shù)M相等的數(shù)目為N個(gè)不同驅(qū)動(dòng)塊30，以使得在自己的阱中提供管理每行的驅(qū)動(dòng)級(jí)(從而具有由擦除周期引起的基本上為零的應(yīng)力)。
[0064]然而，一般地要求在減少偏置阱31的數(shù)目和結(jié)果產(chǎn)生的殘余周期應(yīng)力的需要(一個(gè)方面)與面積占用和制造復(fù)雜性(另一方面)之間的折中。
[0065]本
【申請(qǐng)人】已經(jīng)認(rèn)識(shí)到，在假設(shè)存儲(chǔ)器陣列22具有包括在512KB與IMB之間的尺寸的情況下，可以通過(guò)將每個(gè)驅(qū)動(dòng)塊30耦合到包括在32與128之間的多個(gè)行(驅(qū)動(dòng)塊30因此能夠產(chǎn)生并管理相應(yīng)數(shù)目的控制柵極電壓Vcc)，來(lái)獲得面積節(jié)省與應(yīng)力減小之間的良好折中。
[0066]由于扇區(qū)化僅僅是“虛擬的”，所以虛擬扇區(qū)的行數(shù)在任何情況下不一定與存儲(chǔ)器陣列22的行數(shù)有關(guān)聯(lián)。相反地，存儲(chǔ)器陣列22的最大尺寸可受到位線長(zhǎng)度的限制。針對(duì)每個(gè)大的存儲(chǔ)器(>1MB)，可能要求提供具有相應(yīng)陣列和解碼電路的許多存儲(chǔ)器組。
[0067]如圖4中所示，在本解決方案的本示例中，軟擦除應(yīng)力可能僅在被關(guān)聯(lián)至同一驅(qū)動(dòng)塊30的行中發(fā)生，被選擇用于擦出的行被耦合到所述同一驅(qū)動(dòng)塊30以進(jìn)行偏置。這些行實(shí)際上在本示例中并未在高于OV的電壓下被偏置，以便不招致相應(yīng)MOSFET的故障或擊穿。
[0068]事實(shí)上，所有其余行的控制電壓Vcg被其余驅(qū)動(dòng)塊30設(shè)定成應(yīng)力減小值VPP(在本示例中等于正高壓值+HV)，從而消除或顯著地減小相應(yīng)存儲(chǔ)器單元I中的應(yīng)力。
[0069]根據(jù)本解決方案的另一方面，控制柵極解碼器26還包括為各個(gè)驅(qū)動(dòng)塊30所共用的偏置管理級(jí)34，其被配置成用于產(chǎn)生用于相同驅(qū)動(dòng)塊的MOSFET的所需偏壓，以便產(chǎn)生控制電壓Vcc的期望值。
[0070]用在本文中并未詳細(xì)描述的本來(lái)已知的方式，控制柵極解碼器26還在輸入低壓從非易失性存儲(chǔ)器設(shè)備20的控制器(未示出)接收地址信號(hào)ADD，基于該地址信號(hào)ADD，控制柵極解碼器26選擇存儲(chǔ)器陣列22的各個(gè)行并對(duì)其進(jìn)行偏置。
[0071]下面參考圖5A-5D和圖6來(lái)更詳細(xì)地描述以述情況下的驅(qū)動(dòng)塊30的可能電路配置以及擦除操作期間的相應(yīng)操作，在所述情況中，驅(qū)動(dòng)塊30包括被選擇用于擦除的一個(gè)驅(qū)動(dòng)級(jí)(圖5A)和未被選擇用于擦除的M-1個(gè)驅(qū)動(dòng)級(jí)(圖5B-5D)，或者不包括被選擇用于擦除的任何驅(qū)動(dòng)級(jí)(圖6)。
[0072]在本實(shí)施例中，用由第一PMOS晶體管Mo且由第二PMOS晶體管,形成的一對(duì)高壓PMOS晶體管以及由第一匪OS晶體管M2和第二WOS晶體管M3形成的一對(duì)高壓匪OS晶體管，來(lái)實(shí)現(xiàn)用30 ’指定的每個(gè)驅(qū)動(dòng)級(jí)。
[0073]驅(qū)動(dòng)級(jí)30’具有:第一輸入端30a，被設(shè)計(jì)成接收第一控制信號(hào)GP;第二輸入端30b，被設(shè)計(jì)成接收第二控制信號(hào)DECS;第三輸入端30c，被設(shè)計(jì)成接收第三控制信號(hào)SP;第四輸入端30d，被設(shè)計(jì)成接收第二控制信號(hào)DECSN的非型式;第五輸入端30e，被設(shè)計(jì)成接收第三控制信號(hào)SPN的非型式;第六輸入端30f，被設(shè)計(jì)成接收N偏壓Vnw(針對(duì)PMOS晶體管Mo和郵仙阱)；第七輸入端30g，被設(shè)計(jì)成接收P偏壓Vpw(針對(duì)NMOS晶體管跑和施的P阱)；以及輸出端30h，被設(shè)計(jì)成向存儲(chǔ)器陣列22的一行存儲(chǔ)器單元I的控制柵極端子CG提供控制柵極電壓
VcGo
[0074]第一PMOS晶體管Mo的柵極端子被連接到第一輸入端30a，其源極端子被連接到第三輸入端30c，并且其漏極端子被連接到輸出端30h。第二 PMOS晶體管M1的柵極端子被連接到第四輸入端30d，其源極端子被連接到第三輸入端30c，并且其漏極端子被連接到輸出端30h。第一 NMOS晶體管M2的柵極端子被連接到第一輸入端30a，其源極端子被連接到第二輸入端30b，并且其漏極端子被連接到輸出端30h。第二 NMOS晶體管M3的柵極端子被連接到第五輸入端30e，其源極端子被連接到第二輸入端30b，并且其漏極端子被連接到輸出端30h。
[0075]第一和第二PMOS晶體管Mo和施的阱端子進(jìn)一步被連接到第六輸入端30f，而第一和第二 NMOS晶體管MdPM3的阱端子被連接到第七輸入端30g。
[0076]如先前所述，每個(gè)驅(qū)動(dòng)級(jí)30 ’的PMOS晶體管_和見及匪OS晶體管跑和施的阱被與屬于同一驅(qū)動(dòng)塊30的其它級(jí)的那些晶體管是共享的，并且在相應(yīng)偏置阱31中提供，而所述偏置阱31與其它驅(qū)動(dòng)塊30的偏置阱不同且分離。
[0077]輸入端30a_30g被方便地連接到偏置管理級(jí)34，偏置管理級(jí)34根據(jù)期望的操作條件來(lái)提供適當(dāng)?shù)钠珘骸?br>[0078]特別地，如圖5A-5D中所示，當(dāng)屬于驅(qū)動(dòng)塊30的驅(qū)動(dòng)級(jí)30’被選擇用于擦除操作時(shí)，用于N型的阱的N型偏壓V冊(cè)是0V，并且用于P型阱的P型偏壓Vpw是-HV;驅(qū)動(dòng)塊30在這種情況下在電壓范圍[HV，0V]內(nèi)操作。
[0079]詳細(xì)地(圖5A)，針對(duì)被選擇用于擦除的行的驅(qū)動(dòng)級(jí)30’(在下文中稱為“被選擇驅(qū)動(dòng)級(jí)”)，第一控制信號(hào)GP被選擇(GP = OV)且第二控制信號(hào)DECS被選擇(DECS = -HV)。在導(dǎo)電狀態(tài)下，第一NMOS晶體管跑使得能夠?qū)崿F(xiàn)該第二控制信號(hào)DECS的電壓到輸出端30h的傳遞。控制柵極電壓Vcc因此等于-HV，從而在被選擇的行上實(shí)現(xiàn)擦除操作。
[0080]如圖5B中所示，與被選擇驅(qū)動(dòng)級(jí)共享輸入端GP的另一驅(qū)動(dòng)級(jí)30’使得第一控制信號(hào)GP被選擇(GP = OV)且第二控制信號(hào)DECS未被選擇(DECS = 0V，DECSN = -HV),并且因此第二 PMOS晶體管M1在導(dǎo)電狀態(tài)下使得能夠?qū)崿F(xiàn)第三控制信號(hào)SP的電壓到輸出端30H的傳遞?？刂茤艠O電壓V(x在這種情況下等于0V。
[0081 ]此外(圖5C)，與被選擇驅(qū)動(dòng)級(jí)共享輸入端DECS的驅(qū)動(dòng)級(jí)30’使第一控制信號(hào)GP不被選擇(GP = -HV)且第二控制信號(hào)DECS被選擇(DECS = -HV)。在導(dǎo)電狀態(tài)下，第一PMOS晶體管Mo因此使得能夠?qū)崿F(xiàn)第三控制信號(hào)SP的電壓到輸出端30h的傳遞?？刂茤艠O電壓Vgc在這種情況下等于0V。
[0082]最后，并未與被選擇驅(qū)動(dòng)級(jí)共享兩個(gè)輸入端GP和DECS中的任何一個(gè)的驅(qū)動(dòng)級(jí)30’(在圖5D中示出)使第一控制信號(hào)GP不被選擇(GP = -HV)且第二控制信號(hào)DECS不被選擇(DECS = OV)。第一PMOS晶體管Mo和第二PMOS晶體管施兩者在導(dǎo)電狀態(tài)下使得能夠?qū)崿F(xiàn)第三控制信號(hào)SP的電壓到輸出端30h的傳遞?？刂茤艠O電壓Vgc在這種情況下也等于0V。
[0083]如圖6中所示，當(dāng)取而代之驅(qū)動(dòng)塊30未被選擇用于擦除操作時(shí)，N偏壓V冊(cè)等于應(yīng)力減小值Vpp(在本示例中，至多等于+HV)，并且P偏壓Vpw等于0V。驅(qū)動(dòng)塊30在這種情況下在電壓范圍[0V，+HV]內(nèi)操作。
[0084]詳細(xì)地，對(duì)于所有行而言第一控制信號(hào)GP被選擇(GP= 0V)，并且第二控制信號(hào)DECS未被選擇(DECS = OV)。第一和第二PMOS晶體管MtKM1在導(dǎo)電狀態(tài)下使得能夠?qū)崿F(xiàn)第三控制信號(hào)SP的電壓(在這種情況下等于應(yīng)力減小值Vpp)到輸出端30h的傳遞?？刂茤艠O電壓Vcc因此等于應(yīng)力減小值VPP，從而減小在擦除期間出現(xiàn)在未被選擇行上的應(yīng)力。
[0085]應(yīng)注意的是，在其中控制柵極電壓Vgc和應(yīng)力減小值Vpp等于正高壓值+HV的情況下，塊體應(yīng)力基本上減小至零。然而，第一和第二PMOS晶體管Mo J1經(jīng)受非零的柵極應(yīng)力，這也是由于所要求的大量操作周期。
[0086]因此至少在某些操作條件下可以有利的是，將應(yīng)力減小值Vpp設(shè)定成低于正高壓+HV的值，如前所述，例如在范圍[+HV-3V，+HV]內(nèi)，因此確保在存儲(chǔ)器單元I中和控制柵極解碼器26的MOSFET中確定都可以耐受的應(yīng)力水平(假定這些應(yīng)力明顯地取決于電位差)。
[0087]如在圖7中示意性地所示，本解決方案的另一方面設(shè)想在其中提供有控制柵極解碼器26的半導(dǎo)體材料的管芯40中，存在以下各項(xiàng):區(qū)域42，為所有驅(qū)動(dòng)塊30所共用，在其中集成了偏置管理級(jí)34，該偏置管理級(jí)34根據(jù)期望的操作條件來(lái)提供適當(dāng)?shù)钠珘海?以已知方式且在本文中未詳細(xì)地址描述)用于產(chǎn)生控制信號(hào)(特別是信號(hào)DECS)及N偏壓Vw和P偏壓V?的適當(dāng)晶體管級(jí);并且此外，對(duì)于每個(gè)驅(qū)動(dòng)塊30而言，存在專用于P型的晶體管的集成的N阱31a以及專用于N型的晶體管的集成的P阱31b。特別地，如先前所重點(diǎn)描述的，對(duì)于控制柵極解碼器26的各種驅(qū)動(dòng)塊30而言不同且分離的偏置阱31包括相應(yīng)的N和P阱31a、31b。
[0088]提出的解決方案的優(yōu)點(diǎn)很明顯地從先前的描述顯現(xiàn)出來(lái)。
[0089]在任何情況下，需再次強(qiáng)調(diào)的是，除其它特征之外，特別由于以下各項(xiàng)而提供與傳統(tǒng)解決方案相比顯著的面積占用減小:
[0090]-專用于存儲(chǔ)器陣列22(不再在物理上被劃分成扇區(qū))的集成的面積的減??；以及
[0091]-專用于行解碼和列解碼電路的集成的面積的減小(在這種情況下假定本地位線解碼器并非為存儲(chǔ)器陣列的每個(gè)扇區(qū)所需要，并且并不進(jìn)一步要求管理存儲(chǔ)器陣列的不同塊體阱的偏置)。
[0092]此外，所述解決方案由于以下各項(xiàng)而提供非易失性存儲(chǔ)器設(shè)備的電性能的重要改善:
[0093]-對(duì)存儲(chǔ)器陣列22的各行執(zhí)行的刷新數(shù)目減小:如果在具有51行扇區(qū)的傳統(tǒng)解決方案中，在每個(gè)行上，在其它行上的每512次擦除操作要求一次刷新(針對(duì)每個(gè)頁(yè)面擦除一次刷新)，即具有1/512的刷新速率，則在所述的解決方案中，驅(qū)動(dòng)塊30被關(guān)聯(lián)至等于例如128的行數(shù)，每4頁(yè)擦除操作執(zhí)行一次刷新，具有1/(512.4)的刷新速率，S卩，刷新速率相對(duì)于傳統(tǒng)解決方案而言被減小至四分之一；
[0094]-用于頁(yè)面擦除的時(shí)間減少:假定刷新(其對(duì)于陣列的每個(gè)字而言由兩個(gè)讀操作和一個(gè)寫操作組成)是在擦除算法結(jié)束時(shí)執(zhí)行的且因此對(duì)同一擦除的持續(xù)時(shí)間沒有影響，刷新速率的到四分之一的減小在本示例中暗示對(duì)行的四分之一執(zhí)行刷新;行刷新的持續(xù)時(shí)間因此變成四分之一，并被按照與擦除執(zhí)行時(shí)間等同的量來(lái)減少。
[0095]本
【申請(qǐng)人】還已認(rèn)識(shí)到在存儲(chǔ)器陣列22的寫周期期間實(shí)現(xiàn)本解決方案的另一優(yōu)點(diǎn)。
[0096]由于施加于被選擇用于寫的位線BL的電壓，在位于同一位線BL上的處于被擦除狀態(tài)的存儲(chǔ)器單元I上可能發(fā)生軟編程應(yīng)力，其被乘以行數(shù)和周期數(shù)。
[0097]在傳統(tǒng)解決方案中，用負(fù)電壓(從-1V至-0.5V)來(lái)驅(qū)動(dòng)未被選擇行，并且考慮高壓晶體管可承載的最大電壓(再次地考慮1V的高壓HV)，這限制了可以施加于被選擇行的電壓(在本示例中，9V至9.5V)。
[0098]相反在提出的解決方案中，由于控制柵極解碼器26的驅(qū)動(dòng)塊30的阱的分離，可以在不一定相互有關(guān)系的情況下，通過(guò)晶體管可以耐受的最大電壓在期望控制柵極電壓Vcc驅(qū)動(dòng)未被選擇行和被選擇行。特別地，由于N型和P型的阱的偏置的分開管理(例如，電源V?可以被設(shè)定于IV，而電壓Vnw可以被設(shè)定在11V)，所有未被選擇塊的各行可以在負(fù)電壓(例如，_IV或-2V)被驅(qū)動(dòng)，而被選擇行可以在高于+HV的電壓下被驅(qū)動(dòng)，例如+HV+1V，假定同一塊的其它行在+IV下被驅(qū)動(dòng)的話。
[0099]在任何情況下具有較低水平(其越小，屬于同一虛擬扇區(qū)的行數(shù)越小)的可能軟編程應(yīng)力將局限于被關(guān)聯(lián)至被耦合到被選擇行的驅(qū)動(dòng)塊30的各行。
[0100]先前所述的優(yōu)點(diǎn)利用在圖8中示意性地示出的電子裝置60中特別有利的非易失性存儲(chǔ)器設(shè)備20。
[0101]電子裝置60可以例如是:PDA(個(gè)人數(shù)字助理)；便攜式或固定計(jì)算機(jī)，可能具有無(wú)線數(shù)據(jù)傳輸能力；蜂窩電話;數(shù)字音頻播放器；照相機(jī)或攝像機(jī);或者能夠處理、存儲(chǔ)、發(fā)射以及接收信息的其它設(shè)備。
[0102]詳細(xì)地，電子裝置60包括:控制器61(例如，提供有微處理器、DSP或微控制器)；輸入/輸出設(shè)備62(例如，提供有鍵區(qū)和顯示器)，用于數(shù)據(jù)的輸入和顯示;非易失性存儲(chǔ)器設(shè)備20提供有先前所述的存儲(chǔ)器陣列22;無(wú)線接口 64，例如天線，用于通過(guò)射頻無(wú)線通信網(wǎng)絡(luò)來(lái)發(fā)射和接收數(shù)據(jù)；以及RAM 65。所有前述各項(xiàng)被通過(guò)總線66連接?？梢允褂秒姵?7作為電子裝置60中的電源，該電子裝置60可以進(jìn)一步提供有照相機(jī)或攝影機(jī)或攝像機(jī)68。
[0103]最后，顯而易見的是，在不脫離如在所附權(quán)利要求書中定義的本實(shí)用新型范圍的情況下，可以對(duì)在本文中已經(jīng)描述和示出的內(nèi)容進(jìn)行修改和變更。
[0104]特別地，需再次強(qiáng)調(diào)的是，所述解決方案可以在如下應(yīng)用中找到優(yōu)勢(shì)，其中經(jīng)由相對(duì)于塊體施加高電位差而發(fā)生擦除的所有非易失性存儲(chǔ)器設(shè)備。例如，本解決方案可以被有利地應(yīng)用于如在以本
【申請(qǐng)人】的名義提交的US 2014/0097481A1中描述的非易失性存儲(chǔ)器設(shè)備。
【主權(quán)項(xiàng)】
1.一種非易失性存儲(chǔ)器設(shè)備(20)，包括: 存儲(chǔ)器陣列(22)，所述存儲(chǔ)器陣列(22)包括布置成行和列的存儲(chǔ)器單元(I)，每個(gè)存儲(chǔ)器單元(I)被提供有相應(yīng)電流傳導(dǎo)區(qū)(4、5)和控制柵極區(qū)(8)，并且同一行的存儲(chǔ)器單元(I)的所述控制柵極區(qū)(8)被耦合到控制柵極端子(CG)并被偏置在相應(yīng)控制柵極電壓(Vcc);以及 控制柵極解碼器(26)，所述控制柵極解碼器(26)被配置成根據(jù)將對(duì)所述存儲(chǔ)器單元(I)執(zhí)行的操作，選擇存儲(chǔ)器陣列(22)的各行存儲(chǔ)器單元(I)的所述控制柵極區(qū)(8)以及相應(yīng)控制柵極端子(CG)并將其偏置在相應(yīng)各控制柵極電壓(Vcc)， 其特征在于，所述存儲(chǔ)器陣列(22)的存儲(chǔ)器單元(I)的電流傳導(dǎo)區(qū)(4、5)被布置在同一塊體阱(24)內(nèi)，所述塊體阱(24)被設(shè)計(jì)成被偏置在塊體電壓，并且所述控制柵極解碼器(26)包括多個(gè)驅(qū)動(dòng)塊(30)，所述驅(qū)動(dòng)塊(30)被設(shè)計(jì)成向所述存儲(chǔ)器陣列(22)的相應(yīng)多個(gè)行提供所述控制柵極電壓(Vcg)，并且被提供于相互分離且不同的相應(yīng)偏置阱(31)中。2.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，每個(gè)驅(qū)動(dòng)塊(30)包括相應(yīng)的多個(gè)驅(qū)動(dòng)級(jí)(30’)，所述多個(gè)驅(qū)動(dòng)級(jí)中的每個(gè)驅(qū)動(dòng)級(jí)被設(shè)計(jì)成向所述存儲(chǔ)器陣列(22)的相應(yīng)行提供控制柵極電壓(Vcg)，并且所述多個(gè)驅(qū)動(dòng)級(jí)中的每個(gè)驅(qū)動(dòng)級(jí)包括相應(yīng)的MOSFET(M1-M4);其中在所述偏置阱(31)的相應(yīng)阱(31a、31b)中提供屬于每個(gè)驅(qū)動(dòng)塊(30)的驅(qū)動(dòng)級(jí)(30’)的所述MOSFET(M1-M4),用于每個(gè)驅(qū)動(dòng)塊的所述相應(yīng)阱(31a、31b)與屬于其它不同驅(qū)動(dòng)塊的驅(qū)動(dòng)級(jí)的MOSFET的阱分開且不同。3.根據(jù)權(quán)利要求2所述的設(shè)備，其特征在于，所述多個(gè)驅(qū)動(dòng)級(jí)中的每個(gè)驅(qū)動(dòng)級(jí)包括至少一個(gè)PMOS晶體管(Mo ；Mi)和至少一個(gè)NMOS晶體管(M2;M3)，所述至少一個(gè)PMOS晶體管(Mo;Mi)和所述至少一個(gè)NMOS晶體管(M25M3)具有接收偏壓(GP)的公共的相應(yīng)柵極端子以及被連接到輸出端(30h)的公共的相應(yīng)第一傳導(dǎo)端子，所述輸出端(30h)被設(shè)計(jì)成提供相應(yīng)控制柵極電壓(Vcg);所述PMOS晶體管(Mo池)和所述NMOS晶體管(M2 ;M3)被設(shè)計(jì)成根據(jù)所述偏壓(GP)將在相應(yīng)第二傳導(dǎo)端子上接收到的相應(yīng)傳遞電壓(SP，DECS)傳遞到所述輸出端(30h)上；以及其中，所述PMOS晶體管(Mo;Mi)和所述匪OS晶體管(M2 ;M3)被提供于相應(yīng)阱(3Ia、31b)中，用于每個(gè)驅(qū)動(dòng)塊的所述相應(yīng)阱(31a、31b)對(duì)于同一驅(qū)動(dòng)塊的驅(qū)動(dòng)級(jí)的所述PMOS晶體管和所述NMOS晶體管是共同的，而與其它不同驅(qū)動(dòng)塊的驅(qū)動(dòng)級(jí)的所述PMOS晶體管和所述NMOS晶體管的所述阱是不同且分離的。4.根據(jù)權(quán)利要求1至3中的任一項(xiàng)所述的設(shè)備，其特征在于，所述控制柵極解碼器(26)還包括為各種驅(qū)動(dòng)塊(30)所共用的選擇和偏置級(jí)(34)，所述選擇和偏置級(jí)(34)被配置成產(chǎn)生用于相應(yīng)偏置阱(31)的偏壓(Vnw、Vpw)，以便產(chǎn)生所述控制柵極電壓(Vcc)。5.根據(jù)權(quán)利要求1至3中的任一項(xiàng)所述的設(shè)備，其特征在于，每個(gè)驅(qū)動(dòng)塊(30)包括相應(yīng)MOSFET晶體管(M1-M4)，所述MOSFET晶體管(M1-M4)能夠耐受最大工作電壓(HV)，并且所述控制柵極解碼器(26)被配置成在存儲(chǔ)器陣列(22)中的擦除操作期間: -將存儲(chǔ)器單元(I)的至少一個(gè)被選擇行偏置在被設(shè)定于擦除值的相應(yīng)控制柵極電壓(Vcc)，所述相應(yīng)控制柵極電壓(Vcc)與所述塊體電壓不同，且電位差大于所述最大工作電壓(HV);以及 -將未被選擇用于擦除的所述存儲(chǔ)器陣列(22)的其余各行偏置在被設(shè)定于應(yīng)力減小值(Vpp)的相應(yīng)控制柵極電壓(Vcc)，所述相應(yīng)控制柵極電壓(Vcc)的大小被相對(duì)于所述塊體電壓確定成減小作用于所述其余各行的存儲(chǔ)器單元(I)上并容易引起已編程數(shù)據(jù)的不期望損失的應(yīng)力。6.根據(jù)權(quán)利要求5所述的設(shè)備，其特征在于，所述擦除值與所述應(yīng)力減小值(Vpp)之間的電位差超過(guò)所述最大工作電壓(HV)。7.根據(jù)權(quán)利要求5所述的設(shè)備，其特征在于，所述應(yīng)力減小值(Vpp)等于所述塊體電壓。8.根據(jù)權(quán)利要求5所述的設(shè)備，其特征在于，所述應(yīng)力減小值(Vpp)與所述塊體電壓之間的電位差使得在所述控制柵極解碼器(26)的所述MOSFET晶體管(M1-M4)中并不引起應(yīng)力。9.根據(jù)權(quán)利要求8所述的設(shè)備，其特征在于，所述控制柵極解碼器(26)的所述MOSFET晶體管(M1-M4)能夠在不經(jīng)歷損壞的情況下，耐受所述最大工作電壓(HV)，并且所述塊體電壓具有等于所述最大工作電壓(HV)的正值;被選擇行的所述控制柵極電壓(Vcg)具有等于所述最大工作電壓(HV)的負(fù)值；以及所述未被選擇行的所述控制柵極電壓(Vcc)的應(yīng)力減小值(Vpp)與等于所述最大工作電壓(+HV)的正值相差包括在2V與3V之間的值。10.根據(jù)權(quán)利要求1至3中的任一項(xiàng)所述的設(shè)備，其特征在于，同一列的存儲(chǔ)器單元(I)被關(guān)聯(lián)至相應(yīng)位線(BL);所述非易失性存儲(chǔ)器設(shè)備(20)還包括用于所述存儲(chǔ)器陣列(22)的單個(gè)位線解碼器(27)，所述單個(gè)位線解碼器(27)被配置成根據(jù)將對(duì)所述存儲(chǔ)器單元執(zhí)行的操作，來(lái)選擇所述存儲(chǔ)器陣列(22)的各行存儲(chǔ)器單元(I)的位線(BL)并將其偏置在所述相應(yīng)位線電壓值(Vbl)。11.一種電子裝置(60)，其特征在于，所述電子裝置(60)包括:根據(jù)權(quán)利要求1至10其中任一項(xiàng)所述的非易失性存儲(chǔ)器設(shè)備(20);以及控制器(61)，所述控制器被操作性耦合到所述非易失性存儲(chǔ)器設(shè)備(20)，并被設(shè)計(jì)成為對(duì)應(yīng)的控制柵極解碼器(26)提供地址信號(hào)(ADD)。
【文檔編號(hào)】G11C16/16GK205645283SQ201520977520
【公開日】2016年10月12日
【申請(qǐng)日】2015年11月30日
【發(fā)明人】F·格蘭德, A·希格諾瑞羅, S·帕加諾, M·吉亞奎恩塔
【申請(qǐng)人】意法半導(dǎo)體股份有限公司