專(zhuān)利名稱：集成電路封裝的堆疊模組的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種堆疊模組。
目前，如

圖1所示，習(xí)知堆疊模組IA技術(shù)(以四層堆疊為例)，其中晶片11a被粘附在基底10a的正面上，并經(jīng)封膠制程以固定晶片，另外，以相同程序，使晶片11b粘附在基底10b的正面并封膠，晶片11c粘附在基底10c的正面并封膠；晶片11d粘附在基底10d的正面并封膠，而后借具有連接基底10a與基座10b的突起物13a，連接基底10b與基底10c突起物13b，連接基底10c與基底10d的突起物13c共同將基底10a至10d形成四個(gè)一組的堆疊包裝狀態(tài)。
另外，依據(jù)相同堆疊模組IB技術(shù)(如圖2所示)，晶片11e亦可粘附并封膠在基底10e的背面，并加以堆疊。
然而，上述習(xí)知堆疊模組具有缺點(diǎn)，因?yàn)樵摷呻娐肪掣交讜r(shí)，僅利用基底單面實(shí)施，層層堆疊之后，其整體包裝的厚度相對(duì)過(guò)度膨脹，無(wú)法適用在對(duì)厚度有所限制的場(chǎng)合，如筆記型電腦、行動(dòng)電話、個(gè)人數(shù)位助理或數(shù)位相機(jī)等裝置。
再者，由于需要在數(shù)層基底上粘貼晶片封膠，并植上突起物后方能彼此堆疊，在制程上必須每個(gè)基底先做完一次晶片粘著并封膠-植入突起物-彼此堆疊，其制程甚為繁復(fù)瑣碎，影響產(chǎn)量。
鑒此，本發(fā)明的目的是提供一種集成電路封裝的堆疊模組，它可有效使整體堆疊包裝的厚度變薄，以適應(yīng)在更多的場(chǎng)合，并能節(jié)省應(yīng)用的材料及可縮短制程。
本發(fā)明的目的是這樣實(shí)現(xiàn)的一種集成電路封裝的堆疊模組，它包括至少一層基底，該基底的正面至少設(shè)有一對(duì)集成電路晶片，并且涂有封膠。所述各基底相互堆疊，且相鄰兩基底之間設(shè)有突起物。
由于采用上述方案適用性更廣泛，制程簡(jiǎn)單，又節(jié)省材料。
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。
圖1一種習(xí)知堆疊模組剖視圖。
圖2另一種習(xí)知堆疊模組剖視圖。
圖3本發(fā)明第一實(shí)施例示意圖。
圖4習(xí)知堆疊模組技術(shù)雙層堆疊剖視圖。
圖5本發(fā)明第二實(shí)施例示意圖。
如圖3所示，第一實(shí)施例的堆疊模組2A，包含復(fù)數(shù)個(gè)基底20a及20b，該基底20a(基底20b)至少在其正面與背面粘貼有晶片21a、21b(晶片21c、21d)并粘有封膠22、且基底20a借突起物23a與已粘貼封膠晶片21c在上面并粘貼封膠，晶片21d在背面的基底20b互相以突出物23a連接堆疊而成。
依上述堆疊模組實(shí)施在本發(fā)明制程，可在一基底正面粘貼晶片及對(duì)晶片封膠時(shí)，同時(shí)進(jìn)行背面的晶片粘貼及封膠，以縮短制程。
又，可由習(xí)知堆疊模組IC需二層基底10a、10b疊起來(lái)封裝二晶片11a、11b，并以突出物13a連接堆疊的情形，如圖4所示。
第二實(shí)施例是由上述習(xí)知技術(shù)縮減為如堆疊模組2B，僅需一層基底20a就可封裝二晶片21a、21b成為單一模組，如圖5所示，大量節(jié)省基底與突起物的材料用料。
再者，可將堆疊包裝每二層基底縮減為單層基底，如圖5所示，因此，可大大地降低整體堆疊包裝高度，增加更多的應(yīng)用機(jī)會(huì)。
權(quán)利要求
1．一種集成電路封裝的堆疊模組，其特征是它包括至少一層基底，該基底的正面至少設(shè)有一對(duì)集成電路晶片，并且涂有封膠。
2．按權(quán)利要求1所述的集成電路封裝的堆疊模組，其特征是所述各基底相互堆疊，且相鄰兩基底之間設(shè)有突起物。
全文摘要
本發(fā)明涉及一種堆疊模組,它包括至少一層基底,該基底的正面至少設(shè)有一對(duì)集成電路晶片,并且涂有封膠。從而適用性更廣泛,制程簡(jiǎn)單,又節(jié)省材料。
文檔編號(hào)H01L21/98GK1324110SQ00107649
公開(kāi)日2001年11月28日 申請(qǐng)日期2000年5月17日 優(yōu)先權(quán)日2000年5月17日
發(fā)明者謝文樂(lè), 莊永成, 黃寧, 陳慧萍, 蔣華文, 張衷銘, 徐豐昌, 黃富裕, 張宣睿, 胡嘉杰 申請(qǐng)人:華泰電子股份有限公司