專(zhuān)利名稱(chēng)：提供雙功函數(shù)摻雜的方法及保護(hù)絕緣帽蓋的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及提供雙功函數(shù)摻雜的方法，特別涉及提供柵結(jié)構(gòu)陣列，從而使某些柵結(jié)構(gòu)為P+摻雜，另一些柵結(jié)構(gòu)為N+摻雜。本發(fā)明尤其適用于提供既包括DRAM又包括邏輯電路的結(jié)構(gòu)。
近些年來(lái)，在用集成電路芯片技術(shù)增大電路密度方面取得了巨大進(jìn)步。在集成電路芯片上設(shè)置顯著增大數(shù)量的器件和電路的能力進(jìn)而產(chǎn)生了在一個(gè)集成電路芯片上引入或集成附加系統(tǒng)功能的提高的要求。具體說(shuō)，存在著對(duì)將存儲(chǔ)電路和邏輯電路結(jié)合在一起置于同一集成電路芯片上的提高的要求。
在制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)電路中，重點(diǎn)在電路密度及其降低成本。另一方面，在制造邏輯電路時(shí)，重點(diǎn)在形成更快速度工作的電路。因此，對(duì)雙功函數(shù)的這種要求產(chǎn)生了制造工藝復(fù)雜和成本較高方面的問(wèn)題。例如，使用容易用具有單一類(lèi)型(例如一般為N+型)柵功函數(shù)的工藝實(shí)現(xiàn)的自對(duì)準(zhǔn)接觸(無(wú)邊界位線接觸)，可以實(shí)現(xiàn)存儲(chǔ)電路密度的提高。在形成DRAM時(shí)，采用埋置溝道P型金屬氧化物半導(dǎo)體(PMOSFET)，是由于這樣做允許在整個(gè)制造工藝中使用單一功函數(shù)柵導(dǎo)體N+。于是很大程度上節(jié)約了制造DRAM的成本，但代價(jià)是生產(chǎn)很差性能的PMOSFET。另一方面，邏輯電路需要P+和N+柵MOSFET，以實(shí)現(xiàn)必要的開(kāi)關(guān)速度。對(duì)于合并邏輯和DRAM產(chǎn)品來(lái)說(shuō)，特別希望P+和N+柵導(dǎo)體器件。
高性能的邏輯要求使用N+和P+摻雜柵導(dǎo)體。盡管目前實(shí)際的高性能邏輯工藝提供了雙功函數(shù)柵導(dǎo)體，但由于密度的要求沒(méi)有采用絕緣柵帽蓋，因此需要擴(kuò)散相對(duì)柵導(dǎo)體無(wú)邊界的接觸，它們對(duì)速度來(lái)說(shuō)第二重要。在13DRAM中，與柵導(dǎo)體自對(duì)準(zhǔn)的絕緣帽蓋是形成相對(duì)于字線無(wú)邊界的位線接觸的關(guān)鍵。需要無(wú)邊界接觸實(shí)現(xiàn)最高密度的存儲(chǔ)單元布局。然而，性能價(jià)格比高的DRAM工藝只采用單一N+多晶硅柵導(dǎo)體。所以，目前還沒(méi)有從經(jīng)濟(jì)角度出發(fā)具有吸引力的提供雙功函數(shù)柵摻雜和能實(shí)現(xiàn)無(wú)邊界擴(kuò)散接觸的工藝。
考慮到常規(guī)技術(shù)的上述和其它問(wèn)題，本發(fā)明的目的在于提供雙功函數(shù)摻雜柵導(dǎo)體，包括自對(duì)準(zhǔn)絕緣帽蓋。
本發(fā)明另一目的是提供雙功函數(shù)摻雜?？梢园ㄌ峁┌雽?dǎo)體襯底、柵絕緣導(dǎo)體(包括本征多晶硅和上層的硅化物層)和絕緣帽蓋。該方法還可以包括沿硅化物(WSix)層和絕緣帽蓋側(cè)面提供絕緣間隔層(例如硼硅玻璃間隔層)，用第一導(dǎo)電類(lèi)型的摻雜劑，摻雜半導(dǎo)體襯底和導(dǎo)體的某些部分，及用第二導(dǎo)電類(lèi)型的摻雜劑，摻雜其它部分，退火導(dǎo)體，使第一和第二導(dǎo)電類(lèi)型的摻雜劑分布于各導(dǎo)體中。
在提供絕緣間隔層前，可以腐蝕硅化物層的某些部分和絕緣帽蓋層的某些部分，形成局部柵導(dǎo)體疊層。提供絕緣間隔層之后，摻雜之前，該方法還可以包括腐蝕未覆蓋間隔材料的導(dǎo)體區(qū)處的本征導(dǎo)體。
在未被本征導(dǎo)體覆蓋的半導(dǎo)體襯底部分上，可以形成氧化層。在摻雜半導(dǎo)體襯底的導(dǎo)體的某些部分之前，可以去除絕緣間隔。
半導(dǎo)體襯底的某些部分可以對(duì)應(yīng)于源和漏接觸區(qū)。該方法還可以包括使襯底外圍區(qū)的源和漏區(qū)延伸到至少退火導(dǎo)體之下的區(qū)。該方法還包括形成陣列區(qū)的源和漏。
本發(fā)明再一目的是滿足雙功函數(shù)的要求，選擇性給柵導(dǎo)體施加P+或N+摻雜，同時(shí)在柵導(dǎo)體上形成自對(duì)準(zhǔn)絕緣帽蓋。
在以下結(jié)合公開(kāi)了本發(fā)明的優(yōu)選實(shí)施例的附圖的詳細(xì)介紹中，本發(fā)明的其它目的、優(yōu)點(diǎn)和突出特點(diǎn)將變得更清楚。
下面結(jié)合附圖詳細(xì)介紹本發(fā)明，各附圖中類(lèi)似的參考標(biāo)記表示類(lèi)似的元件，其中

圖1是原始半導(dǎo)體結(jié)構(gòu)；圖2是腐蝕后的圖1所示半導(dǎo)體結(jié)構(gòu)；圖3A和3B是淀積間隔材料后陣列區(qū)和外圍區(qū)的半導(dǎo)體結(jié)構(gòu)；
圖4A和4B是腐蝕間隔材料后的半導(dǎo)體結(jié)構(gòu)；圖5A和5B是形成屏蔽氧化層后的半導(dǎo)體結(jié)構(gòu)；圖6A和6B是摻雜后的半導(dǎo)體結(jié)構(gòu)；圖7A和7B是退火后的半導(dǎo)體結(jié)構(gòu)；圖8A和8B是源-漏延伸后的半導(dǎo)體結(jié)構(gòu)；圖9A和9B是淀積了層間介質(zhì)層后的半導(dǎo)體結(jié)構(gòu)；圖10是展示本發(fā)明的各步驟的流程圖。
下面相對(duì)于形成局部柵導(dǎo)體疊層介紹圖1和2。這些討論后，各附圖將被分成分別展示半導(dǎo)體結(jié)構(gòu)的外圍區(qū)和陣列區(qū)的柵導(dǎo)體疊層；圖1是原始提供的半導(dǎo)體襯底5，襯底5上提供有柵氧化層10。半導(dǎo)體襯底5一般是硅，但可以是任何半導(dǎo)體材料，例如II-VI族半導(dǎo)體、III-V族半導(dǎo)體或如碳化硅等復(fù)合硅半導(dǎo)體。半導(dǎo)體襯底5一般包含在形成各上層之前已注入的阱摻雜區(qū)。另外，可以采用氮化物或氮氧化物柵絕緣體，而不采用柵氧化層10。
在襯底5和柵氧化層10上，淀積柵疊層。柵疊層可以包括本征(即未摻雜)多晶硅11、硅化鎢(WSix)層12和用作氮化物帽蓋13的氮化物層13。
在氮化物帽蓋13上，設(shè)置采用公知的平版印刷掩蔽和腐蝕技術(shù)的柵導(dǎo)體(GC)掩模，例如抗蝕材料層(未示出)?？梢圆捎萌魏喂墓饪删酆系目刮g材料。抗蝕材料例如可通過(guò)旋涂或噴涂施加。通過(guò)氮化物帽蓋13和WSix層12，構(gòu)圖并向下腐蝕柵疊層到多晶硅層11，如圖2所示。對(duì)多晶硅層的過(guò)腐蝕是可以接受的。
如所屬領(lǐng)域所公知的，該半導(dǎo)體結(jié)構(gòu)可以包括陣列區(qū)和外圍區(qū)，相對(duì)于圖3A-9B進(jìn)行的以下討論包含外圍區(qū)和陣列區(qū)的不同工藝。由于陣列區(qū)的布局要求極高密度，所以，采用最小的溝道長(zhǎng)度(最小多晶硅柵導(dǎo)體疊層寬度)和柵導(dǎo)體間的最小間隙。在陣列區(qū)中，柵導(dǎo)體間的最小間隙要求擴(kuò)散接觸相對(duì)于陣列柵導(dǎo)體(字線)無(wú)邊界。無(wú)邊界接觸技術(shù)最適用于單功函數(shù)柵導(dǎo)體(即較好是N+)，并且最廉價(jià)。
由于外圍區(qū)的密度要求比陣列區(qū)松，所以，不需要無(wú)邊界接觸和具有絕緣帽蓋的柵導(dǎo)體。然而，希望用外圍區(qū)中的雙功函數(shù)柵導(dǎo)體來(lái)改善性能。在以下的討論中，圖3A、4A、5A、6A、7A、8A和9A都表示陣列區(qū)結(jié)構(gòu)。圖3B、4B、5B、6B、7B、8B和9B都表示外圍區(qū)結(jié)構(gòu)。
如圖3所示，在局部構(gòu)圖的柵疊層上，保形式淀積硼硅玻璃(BSG)層32。BSG32的厚度選擇為完全填充陣列區(qū)(圖3A)中柵導(dǎo)體(字線)間的窄間隙，同時(shí)外圍區(qū)(圖3B)中較寬的間隙具有BSG32保形層的形貌(圖3B)。在例示情況下，對(duì)于150nm的最小特征尺寸來(lái)說(shuō)，陣列區(qū)中柵導(dǎo)體間的間隙約標(biāo)稱(chēng)為150nm(圖3A)。而外圍區(qū)中柵導(dǎo)體間的間隙一般為300nm或更大(圖3B)。BSG層32的厚度較好介于約80nm和140nm之間。
然后，相對(duì)氮化硅，選擇性反應(yīng)離子腐蝕(RIE)所淀積的BSG32，在外圍區(qū)(圖4B)中柵側(cè)壁上形成間隔層30，但在陣列區(qū)(圖4A)留下用SBG32填充的間隙。
在外圍區(qū)，相對(duì)氧化物和氮化物，選擇性反應(yīng)離子腐蝕柵疊層中暴露的本征多晶硅層11，腐蝕停止于襯底5上的柵氧化層10上。由于外圍區(qū)(圖5B)的間隔層30和保護(hù)BSG32(即阻擋層)填充陣列區(qū)的柵導(dǎo)體間的間隙(圖5A)，只有外圍區(qū)柵多晶硅層11被RIE工藝開(kāi)口。較好是在暴露的硅襯底5上，熱生長(zhǎng)屏蔽氧化層41，如5B所示。屏蔽層41保護(hù)襯底5表面不受由于隨后源-漏摻雜劑注入造成的離子注入損傷。另外，屏蔽氧化物還“修復(fù)”柵多晶硅反應(yīng)離子腐蝕期間產(chǎn)生的任何等離子損傷的硅表面。
然后，利用所屬領(lǐng)域公知的腐蝕劑(即，濕HF/硫酸)，相對(duì)于SiN、WSix和熱氧化物，選擇性各向同性腐蝕BSG32。由于BSG腐蝕得比熱生長(zhǎng)氧化層41快得多，屏蔽氧化層41幾乎原封不動(dòng)地留了下來(lái)。然后，采用掩蔽離子注入，在陣列區(qū)的柵多晶硅層11中(圖6A)、在外圍區(qū)的NFET的柵多晶硅層11(即，在暴露邊緣43)中(圖6B)、在外圍區(qū)的NFET的源-漏區(qū)51的一部分中，引入N+摻雜劑(例如As或磷)。外圍區(qū)的PFET接收P型摻雜劑(一般為硼)注入到柵多晶硅層和源-漏區(qū)51。N+注入的能量選擇為可以忽略穿過(guò)陣列區(qū)的柵多晶硅層11進(jìn)入襯底5的摻雜劑的量。
然后，如圖7A和7B所示，進(jìn)行高溫退火，在柵多晶硅層11的橫向分布摻雜劑。該退火可以有很寬的時(shí)間和溫度范圍，例如1100℃下10秒至850℃下30分鐘。由于多晶硅中摻雜劑的擴(kuò)散系數(shù)一般是單晶硅中的擴(kuò)散系數(shù)的100倍，所以，在退火期間，被注入到硅襯底5中的結(jié)擴(kuò)散的程度不大。然后，進(jìn)行硅反應(yīng)離子腐蝕，去掉外圍區(qū)中柵多晶硅邊緣43(圖7B)，并分隔陣列區(qū)中的柵多晶硅導(dǎo)體(圖7A)。
然后，利用稀釋的HF腐蝕，去掉氧化物耳42，并生長(zhǎng)柵側(cè)壁氧化物90(圖8B)。根據(jù)FET的類(lèi)型，注入陣列擴(kuò)散(N型)53和外圍源-漏延伸層(N和P型)54，如圖8B所示。較好可以以5×1013-5×1014cm-2的劑量、5-20KeV的能量、用磷，或以5×1013-5×1014cm-2的劑量、15-50KeV的能量、用砷進(jìn)行NFET的典型延伸層注入。對(duì)PFET，可以5×1013-5×1014cm-2的劑量、5-20KeV的能量、用硼來(lái)進(jìn)行。
然后，如圖9A和9B所示，在柵導(dǎo)體側(cè)壁(在無(wú)邊界接觸中需要)上，形成氮化物間隔層92，然后是所屬領(lǐng)域的標(biāo)準(zhǔn)處理。淀積層間介質(zhì)100(一般是CVD氧化物)，腐蝕隨后將形成接觸柱塞的通路。相對(duì)于陣列區(qū)的柵導(dǎo)體無(wú)邊界式開(kāi)出通路(通路開(kāi)口疊于柵導(dǎo)體之上)，同時(shí)在外圍區(qū)柵導(dǎo)體之間形成通路(圖9B)。這種不同做法的原因是外圍區(qū)中低電阻和性能方面要求的金屬柱塞94(即鎢)使外圍區(qū)中無(wú)邊界接觸復(fù)雜且昂貴。因此，為避免外圍區(qū)中接觸柱塞94與柵短路，在柵導(dǎo)體上不開(kāi)出通路。所以需要外圍區(qū)中柵導(dǎo)體間隙更寬。由于陣列區(qū)中能夠承受較高的串聯(lián)電阻，所以，采用多晶硅柱塞95，這樣便可以較容易地形成無(wú)邊界接觸。這種雙功函數(shù)/帽蓋的柵導(dǎo)體工藝適用于含有深溝槽或?qū)盈B電容器存儲(chǔ)元件的DRAM。為簡(jiǎn)單起見(jiàn)，圖9A中未示出存儲(chǔ)電容器。
圖10是展示本發(fā)明的各步驟的流程圖。具體說(shuō)，在步驟S100，形成半導(dǎo)體結(jié)構(gòu)，較好是包括含有隔離區(qū)和阱摻雜區(qū)的半導(dǎo)體襯底5，阱摻雜區(qū)上形成有柵氧化層10、本征多晶硅層11、硅化鎢層12和氮化物帽蓋13。然后，在步驟S102，向下各向異性腐蝕各層到多晶硅層11。然后，在步驟S104，無(wú)掩模工藝在陣列區(qū)形成阻擋層，在外圍區(qū)形成間隔層30。然后，在步驟S106，腐蝕暴露的多晶硅層11，在步驟S108，生長(zhǎng)屏蔽氧化層41。
然后，在步驟S110，去掉陣列區(qū)中的BSG阻擋層和外圍區(qū)中的間隔層30。在步驟S112，注入源/漏接觸區(qū)51和多晶硅層11的暴露邊緣43。然后，在步驟S114，退火該結(jié)構(gòu)，將摻雜劑分布在整個(gè)多晶硅層中，形成摻雜的多晶硅層61。在步驟S116，腐蝕摻雜多晶硅層61的暴露部分。然后，在步驟S118，去掉部分氧化層41和氧化層10。然后，在步驟S120，生長(zhǎng)側(cè)壁氧化層90，注入源/漏延伸區(qū)54，并注入陣列擴(kuò)散區(qū)53。然后，在步驟S122，形成氮化物間隔層92，并淀積層間介質(zhì)100。
因而，所得結(jié)構(gòu)形成希望的包括自對(duì)準(zhǔn)絕緣柵帽蓋的雙功函數(shù)摻雜。即，通過(guò)對(duì)柵導(dǎo)體進(jìn)行P+或N+摻雜，同時(shí)在柵導(dǎo)體上形成自對(duì)準(zhǔn)帽蓋，本發(fā)明滿足雙功函數(shù)的要求。本發(fā)明還允許輕摻雜陣列區(qū)的源-漏，以便于產(chǎn)生低結(jié)漏電，允許在外圍區(qū)中形成源-漏延伸區(qū)，以便于具有高熱載流子可靠性，并且不需要引入額外的掩模。
另外，本發(fā)明允許在陣列區(qū)高密度地形成無(wú)邊界擴(kuò)散接觸。外圍區(qū)中的雙功函數(shù)柵可以形成高性能的表面溝道MOSFET。
盡管結(jié)合特定實(shí)施例介紹了本發(fā)明，但對(duì)特定實(shí)施例的介紹只是例示性的，不能作為對(duì)本發(fā)明范圍的限制。在不背離本發(fā)明精神和范圍的情況下，所屬領(lǐng)域的技術(shù)人員，可以做出各種其它改進(jìn)和變化。
權(quán)利要求
1.一種提供雙功函數(shù)摻雜的方法，該方法包括提供半導(dǎo)體襯底、所說(shuō)半導(dǎo)體襯底上的柵絕緣體、包括本征多晶硅的導(dǎo)體、所說(shuō)導(dǎo)體上的上層硅化物層和所說(shuō)上層硅化物層上的絕緣帽蓋，沿所說(shuō)硅化物層和所說(shuō)絕緣帽蓋的側(cè)面，提供包括間隔材料的絕緣間隔層；用第一導(dǎo)電類(lèi)型的摻雜劑，摻雜所說(shuō)半導(dǎo)體襯底和所說(shuō)導(dǎo)體的第一部分，用第二導(dǎo)電類(lèi)型的摻雜劑，摻雜所說(shuō)半導(dǎo)體襯底和所說(shuō)導(dǎo)體的第二部分；以及退火所說(shuō)導(dǎo)體，使所說(shuō)第一和第二導(dǎo)電類(lèi)型的摻雜劑分布于所說(shuō)各導(dǎo)體中。
2.根據(jù)權(quán)利要求1的方法，在提供所說(shuō)絕緣間隔層之前，還包括腐蝕部分所說(shuō)硅化物層和部分所說(shuō)絕緣帽蓋以形成局部柵導(dǎo)體疊層。
3.根據(jù)權(quán)利要求1的方法，其中所說(shuō)硅化物層包括WSix。
4.根據(jù)權(quán)利要求1的方法，其中所說(shuō)絕緣間隔層包括硼硅玻璃間隔層。
5.根據(jù)權(quán)利要求1的方法，其中在提供絕緣間隔層之后，摻雜之前，該方法還包括腐蝕未被所說(shuō)間隔材料覆蓋的導(dǎo)體區(qū)處的所說(shuō)本征導(dǎo)體。
6.根據(jù)權(quán)利要求5的方法，還包括在未用所說(shuō)本征導(dǎo)體覆蓋的半導(dǎo)體襯底部分上形成氧化層。
7.根據(jù)權(quán)利要求1的方法，在摻雜所說(shuō)半導(dǎo)體襯底和所說(shuō)導(dǎo)體的第一和第二部分之前，還包括去除所說(shuō)絕緣間隔層。
8.根據(jù)權(quán)利要求1的方法，其中半導(dǎo)體襯底的所說(shuō)第一和第二部分對(duì)應(yīng)于源和漏接觸區(qū)。
9.根據(jù)權(quán)利要求8的方法，其中所說(shuō)半導(dǎo)體襯底包括外圍區(qū)和陣列區(qū)。
10.根據(jù)權(quán)利要求9的方法，其中退火導(dǎo)體后，該方法還包括使所說(shuō)襯底的外圍區(qū)中的源和漏區(qū)延伸到至少所說(shuō)退火后導(dǎo)體之下。
11.根據(jù)權(quán)利要求9的方法，其中退火所說(shuō)導(dǎo)體后，該方法還包括形成所說(shuō)陣列區(qū)中的源和漏區(qū)。
12.根據(jù)權(quán)利要求1的方法，其中退火所說(shuō)導(dǎo)體后，該方法還包括腐蝕部分所說(shuō)導(dǎo)體。
13.根據(jù)權(quán)利要求1的方法，還包括在所說(shuō)退火后導(dǎo)體的側(cè)壁上形成柵側(cè)壁氧化物。
14.利用權(quán)利要求1的方法得到的柵結(jié)構(gòu)陣列。
15.一種形成雙功函數(shù)摻雜的方法，該方法包括提供半導(dǎo)體襯底、所說(shuō)半導(dǎo)體襯底上的柵絕緣層、柵絕緣層上的相對(duì)未摻雜多晶硅層、所說(shuō)相對(duì)未摻雜多晶硅層上的導(dǎo)電性很好的硅化物層及絕緣帽蓋；在所說(shuō)絕緣帽蓋和所說(shuō)硅化物層的側(cè)壁上提供包括間隔材料的絕緣間隔層；腐蝕所說(shuō)相對(duì)未摻雜多晶硅層的未被間隔材料覆蓋的部分；去掉間隔材料，使所說(shuō)相對(duì)未摻雜多晶硅層包括第一和第二暴露部分；用第一導(dǎo)電類(lèi)型的摻雜劑，摻雜所說(shuō)多晶硅層的第一暴露部分；用第二導(dǎo)電類(lèi)型的摻雜劑，摻雜所說(shuō)多晶硅層的第二暴露部分；退火多晶硅層，使所說(shuō)多晶硅層的其余部分被所說(shuō)第一和第二導(dǎo)電類(lèi)型的摻雜劑摻雜。
16.根據(jù)權(quán)利要求15的方法，在提供所說(shuō)絕緣間隔層前，還包括腐蝕部分所說(shuō)硅化物層和部分所說(shuō)絕緣帽蓋以形成局部柵導(dǎo)體疊層。
17.根據(jù)權(quán)利要求15的方法，其中所說(shuō)硅化物層是WSix。
18.根據(jù)權(quán)利要求15的方法，其中所說(shuō)絕緣間隔層包括硼硅玻璃間隔層。
19.根據(jù)權(quán)利要求15的方法，還包括在未用所說(shuō)多晶硅層覆蓋的所說(shuō)半導(dǎo)體襯底部分上形成氧化層。
20.根據(jù)權(quán)利要求15的方法，在退火所說(shuō)多晶硅層前，還包括用所說(shuō)第一導(dǎo)電類(lèi)型的摻雜劑摻雜部分襯底，襯底的所說(shuō)部分對(duì)應(yīng)于源和漏接觸區(qū)。
21.根據(jù)權(quán)利要求20的方法，其中所說(shuō)半導(dǎo)體襯底包括外圍區(qū)和陣列區(qū)。
22.根據(jù)權(quán)利要求21的方法，還包括使所說(shuō)襯底的所說(shuō)襯底區(qū)中的源和漏接觸區(qū)延伸到至少所說(shuō)退火后多晶硅層之下的區(qū)域。
23.根據(jù)權(quán)利要求21的方法，其中退火所說(shuō)多晶硅層后，該方法還包括在所說(shuō)陣列區(qū)形成源和漏區(qū)。
24.根據(jù)權(quán)利要求15的方法，其中退火所說(shuō)多晶硅層后，該方法還包括腐蝕部分所說(shuō)多晶硅層。
25.根據(jù)權(quán)利要求15的方法，還包括在所說(shuō)退火后多晶硅層的側(cè)壁上形成柵側(cè)壁氧化物。
26.利用權(quán)利要求15的方法得到的柵結(jié)構(gòu)陣列。
27.一種提供雙功函數(shù)摻雜的方法，該方法包括提供半導(dǎo)體襯底、所說(shuō)半導(dǎo)體襯底上的柵絕緣體、包括在所說(shuō)柵絕緣體上淀積的半導(dǎo)體材料的導(dǎo)體；用第一導(dǎo)電類(lèi)型的摻雜劑，摻雜所說(shuō)半導(dǎo)體襯底的第一部分和所說(shuō)導(dǎo)體的第一部分，用第二導(dǎo)電類(lèi)型的摻雜劑，摻雜所說(shuō)半導(dǎo)體襯底的第二部分和所說(shuō)導(dǎo)體的第二部分；退火所說(shuō)導(dǎo)體，使所說(shuō)第一和第二導(dǎo)電類(lèi)型的摻雜劑分布于各自所說(shuō)的第一和第二導(dǎo)體中。
全文摘要
一種提供雙功函數(shù)摻雜和無(wú)邊界陣列擴(kuò)散接觸的方法,該方法包括:提供半導(dǎo)體襯底、柵絕緣體、柵絕緣體上的導(dǎo)體、導(dǎo)體上的絕緣帽蓋、及一部分所說(shuō)導(dǎo)體和所說(shuō)絕緣帽蓋的側(cè)壁上的絕緣間隔層。該方法還包括用第一導(dǎo)電類(lèi)型的摻雜劑,摻雜部分所說(shuō)半導(dǎo)體襯底和所說(shuō)導(dǎo)體,用第二導(dǎo)電類(lèi)型的摻雜劑摻雜其余部分?？梢酝嘶鹚f(shuō)導(dǎo)體,使所說(shuō)第一和第二導(dǎo)電類(lèi)型的摻雜劑分布于所說(shuō)各導(dǎo)體中。
文檔編號(hào)H01L21/8238GK1276623SQ00108790
公開(kāi)日2000年12月13日 申請(qǐng)日期2000年6月2日 優(yōu)先權(quán)日1999年6月4日
發(fā)明者杰克·A·曼德曼, 加里·B·布龍諾, 拉馬單德拉·迪瓦卡魯尼 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司