国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      薄型半導體裝置及其制備方法

      文檔序號:6880263閱讀:105來源:國知局
      專利名稱:薄型半導體裝置及其制備方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種半導體裝置,特別涉及一種半導體晶片通過成陣列方式植布于基板底面上的導電元件與外界電氣連接的半導體裝置。
      球柵陣列(BGA)半導體裝置(Ball Grid Array Semiconductor Device)近來已成封裝主流產(chǎn)品之一,其原因在于該種通過成陣列方式植布于基板底面上的焊球(Solder Ball)供半導體晶片與例如印刷電路板(PCB)等外界裝置電氣藕接的結(jié)構(gòu),相對于傳統(tǒng)的以導線架(Leadframe-Based)為主的半導體裝置,前者在單位面積內(nèi)需要設(shè)有較多的作為輸出/入連接端(I/OConnectoins)的焊球,且焊球間的距離(Pitch)也可有效縮減,使這種BGA半導體裝置的結(jié)構(gòu)能夠符合具有較多的電子元件(Electronic Components)以及電子電路(Electrical Circuits)的半導體晶片的需求。
      上述公知的BGA半導體裝置在以金屬導線(Gold Wires)電氣連接半導體晶片與供該半導體晶片粘接的基板的焊線作業(yè)(Wire Bond)時,焊線機是在半導體晶片的作用表面(Active Surface,即形成有電子元件與電子電路的表面)的焊墊(Bond Pad)上燒球后,將金屬導線先上拉一適當距離再向外下拉至基板上的焊接處,使線弧(Wire Loop)的頂點高出半導體晶片的作用表面,而導致用以包覆半導體晶片與金屬導線的樹脂膠體(Resin Encapsulant)的頂面必須高于該線弧的頂點,方能避免金屬導線外露。這樣,封裝完成的半導體裝置的厚度即會受到線弧高度的限制,而不利于半導體裝置的薄型化。
      為解決上述公知BGA半導體裝置在厚度上的缺點,便有一種薄型BGA半導體裝置因運而生,如

      圖12所示。這種薄型BGA半導體裝置1,是在供半導體晶片10粘設(shè)的基板11上形成一開孔110,以供電氣連接該半導體晶片10與基板11上的導電跡線(Conductive Traces)111的金屬導線12自該開孔110通過;該金屬導線12的焊接完成后,是以例如環(huán)氧樹脂(Epoxy)等的封裝樹脂(Encapsulating Resin)將該金屬導線12與開孔110包覆住而形成一下膠體13,由于該金屬導線12的線弧的部分高度為基板11所吸收,使金屬導線12的線弧頂點120僅略高于基板11的底面,故得以控制該下膠體13外露出該基板11的底面的高度h小于植接于該基板11底面上的焊球14的高度H。因而,用以包覆該半導體晶片10的上膠體15形成后的高度無須涵蓋線弧頂點至半導體晶片的作用表面間的距離,故封裝完成后的半導體裝置的厚度較上述公知的BGA半導體裝置為小。
      上述圖12所示的半導體裝置1雖可有效降低整體厚度而達到薄型化的目的,但是為避免基板11上的導電跡線111外露而與大氣接觸,須在該基板11的底面上敷設(shè)一拒焊劑(Solder Mask)層112以完全覆蓋住導電跡線111,使基板11的制造成本及制作過程的復(fù)雜程度均隨之增加;然而,拒焊劑層112的使用將另產(chǎn)生吸濕性的顧慮,若欲將吸濕性的問題有效解決,則會進一步增加基板11的制造成本。再而,該半導體裝置1由于厚度薄型化,在其通過表面粘著技術(shù)(Surface Mounting Technology)等公知方式粘接至例如印刷電路板等外部裝置(External Devices)時,粘接作業(yè)進行中所產(chǎn)生的高溫會作用于半導體裝置1具不同熱膨脹系數(shù)(CTE)的基板11與上膠體15,產(chǎn)生的熱應(yīng)力效應(yīng)往往易造成半導體裝置1發(fā)生翹曲(Warpage)而導致半導體晶片10與基板11間發(fā)生剝離(Delamination)現(xiàn)象以及基板11本身間的脫層現(xiàn)象,并影響到半導體裝置1與外部裝置的電氣連接品質(zhì)。若希望降低翹曲現(xiàn)象的發(fā)生機率,就得增加基板11的厚度以抵抗熱應(yīng)力的影響,但此舉除了會使基板的成本提高外,還將導致整體厚度的增加。同時,在封裝作業(yè)完成而對半導體裝置1進行測試時,測試針頭(未圖示)上的數(shù)個接觸尖端容易因焊球14的底部所呈球面狀,而會發(fā)生無法全部觸接到焊球14的底部的狀況,當測試針頭的接觸尖端未能全部觸接到測試對象時,測試結(jié)果將產(chǎn)生誤差。此外,這種半導體裝置1均采用價格昂貴的植球機進行焊球14的植接,使植接焊球的成本成為整體封裝成本顯著的一環(huán),而不利于成本的降低;且焊球14植接至基板11上后,各焊球底端所構(gòu)成的平面的平面度(Planarity)不易控制,而會造成半導體裝置1與外部裝置之間的粘接品質(zhì)無法有效提高。
      本發(fā)明的目的在于提供一種整體厚度能夠有效降低的薄型半導體裝置及其制備方法。
      本發(fā)明的另一目的在于提供一種基板厚度能夠減少以降低材料成本的薄型半導體裝置及其制備方法。
      本發(fā)明的再一目的在于提供一種基板無須敷設(shè)拒焊劑而能夠降低基板成本的薄型半導體裝置及其制備方法。
      本發(fā)明的又一目的在于提供一種在高溫環(huán)境下不會翹曲而避免半導體晶片與基板間出現(xiàn)剝離現(xiàn)象及基板本身間發(fā)生脫層的薄型半導體裝置及其制備方法。
      本發(fā)明的再一目的在于提供一種能夠提高測試準確度的薄型半導體裝置及其制備方法。
      本發(fā)明的又一目的在于提供一種不會產(chǎn)生公知焊球植接后有焊球底端平面度不佳而影響到焊球與外部裝置粘接品質(zhì)的問題的薄型半導體裝置及其制備方法。
      本發(fā)明的上述目的是通過以下方式實現(xiàn)的,一種薄型半導體裝置,包括一基板,其具有至少一開孔,并由一基層及數(shù)個導電跡線所構(gòu)成;一半導體晶片,其具有一作用表面及一相對的非作用表面,該半導體晶片并以其作用表面粘接至基板的基層上;數(shù)個第一導電元件,用以通經(jīng)該開孔而電氣連接該半導體晶片與基板的導電跡線;數(shù)個成陣列方式排列的第二導電元件,其設(shè)置于各導電跡線的終端上,以供該半導體晶片通過其與外界電氣連接;一第一膠體,其形成于該基板的基層上以包覆該半導體晶片;以及一第二膠體,其形成于該基板的導電跡線上以完全覆蓋住該導電跡線、第一導電元件及開口,且該第二膠體成型后包覆住該第二導電元件,但使該第二導電元件的底端外露出該第二膠體的底面,并使該第二導電元件的底端與第二膠體的底面位于同一平面。
      該第二導電元件必須是以錫為材料制成的焊球(Solder Ball)或銅、鋁、銅合金、鋁合金或錫/鉛合金材料制成的凸塊(Lump)。當該第二導電元件為焊球型態(tài)時,其可以以通用的植球機植接到基板的導電跡線上;而當其為凸塊的型態(tài)時,該凸塊則可以以一般的印刷或電鍍方式設(shè)置于該基板的導電跡線上。
      該半導體晶片可以完全為該第一膠體所包覆或?qū)⒃摪雽w晶片的非作用表面外露出該第一膠體的頂面,同時,該半導體晶片的非作用表面上可以接設(shè)有一散熱片,以提高本發(fā)明半導體裝置的散熱效率。在不希望因散熱片的加設(shè)而使本發(fā)明的半導體裝置的厚度增加的情形下,可以將一導熱性佳的金屬材料制成的散熱片粘設(shè)于基板的基層上,并使該半導體晶片容置于一該散熱片上開設(shè)的槽孔中,故該散熱片的裝設(shè)方式不會造成半導體置的整體厚度的增加。
      該基板在開設(shè)有一開孔時,所適用的半導體晶片為中央焊墊式(Central Pad Type)的半導體晶片,使該半導體晶片的焊墊均外露于基板的開孔中,以供例如金屬導線的第一導電元件穿經(jīng)該開孔與之焊接;當基板開設(shè)有二平行對置的開孔時,則適用于具雙邊焊墊式(Double-SidedPad Type)的半導體晶片,使半導體晶片相對側(cè)邊上的焊墊分別外露于基板的對應(yīng)開孔中;而當基板開設(shè)有四個呈矩形列置的開孔時,則適用周邊焊墊式(Peripheral Pad Type)的半導體晶片,以使半導體晶片上各邊的焊墊外露于基板對應(yīng)的開孔中。
      以下結(jié)合具體實施例所示附圖,對本發(fā)明的特點及功效作進一步詳細敘述。
      圖1為本發(fā)明第一實施例的薄型半導體裝置的剖視圖;圖2為本發(fā)明第一實施例的薄型半導體裝置的仰視圖;圖3A-圖3H為顯示本發(fā)明第一實施例的薄型半導體裝置的制作過程示意圖;圖4A-圖4B為顯示本發(fā)明第一實施例的薄型半導體裝置的另一制作過程示意圖;圖5為本發(fā)明第二實施例的薄型半導體裝置的剖視圖;圖6為本發(fā)明第三實施例的薄型半導體裝置的剖視圖;圖7為本發(fā)明第四實施例的薄型半導體裝置的剖視圖;圖8為本發(fā)明第五實施例的薄型半導體裝置的剖視圖;圖9為本發(fā)明第五實施例的薄型半導體裝置的仰視圖;圖10為本發(fā)明第六實施例的薄型半導體裝置的剖視圖;圖11為本發(fā)明第六實施例的薄型半導體裝置的仰視圖;以及圖12為公知半導體裝置的剖視圖。
      第一實施例圖1所示的為本發(fā)明第一實施例的薄型半導體裝置的剖視圖。如圖所示,第一實施例的半導體裝置2,包括有一半導體晶片20,供該半導體晶片20粘接用的基板21,用以電氣連接該半導體晶片20與基板21的金屬導線22,形成于該基板21上方的上膠體23,植布于該基板21下方且成陣列方式(Arrayed)排列的數(shù)個焊球24,以及形成于該基板21下方上的下膠體25。
      該半導體晶片20具有一作用表面200及一相對的非作用表面201,在該作用表面200中央的位置上設(shè)有二排平行并列的數(shù)個焊墊202。該半導體晶片20系以作用表面200朝下的方式通過如銀膠的膠粘劑或聚亞酰胺膠片(Polyimide Tape)等公知粘著介質(zhì)粘接至該基板21上的預(yù)設(shè)位置。為降低后續(xù)制作過程的溫度循環(huán)中產(chǎn)生于半導體晶片20與基板21間的接面應(yīng)力,所使用的膠粘劑或膠片宜由熱塑性(Thermoplastic)或熱彈性(Thermoelastic)樹脂材料制成。
      該基板21是由一基層210及一布設(shè)于該基層210底面上的數(shù)個導電跡線211所構(gòu)成。適用于該基層210的材料為如環(huán)氧樹脂、聚亞酰胺樹脂、二順丁烯二酰胺三嗪(Bismaleimidetriaxine)樹脂、FR4樹脂、環(huán)氧樹脂玻璃、陶瓷材料或耐高溫紙材等,該半導體晶片20即通過膠粘劑或膠片粘著至該基層210上。該導電跡線211一般是由銅箔所形成,各導電跡線211的終端設(shè)有供焊球24植接的焊墊211a,而其始端也形成有供金屬導線22焊接的焊墊211b。該基板21的導電跡線211由于是完全為下膠體25所覆蓋而與外界氣密隔離,故無須在基板211的底面上敷設(shè)一拒焊劑層,并可以降低基板21的制造成本;同時,該基板21的頂面及底面分別形成有上膠體23及下膠體25,將其夾設(shè)于上膠體23及下膠體25間,由于上膠體23與下膠體25是呈上下對應(yīng)的關(guān)系,會使后續(xù)封裝制作過程的溫度循環(huán)中產(chǎn)生的熱應(yīng)力效應(yīng)大幅降低,而有效避免封裝完成的制成品發(fā)生翹曲現(xiàn)象,并可以進而有效降低基板21與半導體晶片20間出現(xiàn)剝離的機率,故能提高制成品的優(yōu)良率。此外,由于基板21是夾設(shè)于上膠體23與下膠體25間,且此一結(jié)構(gòu)能有效避免翹曲的發(fā)生而無須通過基板21的厚度來增強制成品的機械強度,所以,該基板21可以予以薄型化而較現(xiàn)有產(chǎn)品的厚度為薄,故除了可以降低基板21的制造成本外,還使得制成品的整體厚度能進一步減少。
      該基板21還在中央部位開設(shè)有一開孔212,供該半導體晶片20粘接至該基板21的基層210上后,該半導體晶片20的作用表面200上的焊墊202可以外露于該開孔212中,以利于金屬導線22可以穿經(jīng)該開孔212而分別端接于該半導體晶片20的焊墊202及導電跡線211的焊墊211b之間,以通過其電氣連接該半導體晶片20與導電跡線211。
      該上膠體23及下膠體25是由例如環(huán)氧樹脂等封裝材料形成。該下膠體25在基板21的底面上形成后,完全包覆該導電跡線211、金屬導線22及開孔212,使該導電跡線211、金屬導線22及半導體晶片20的作用表面200均與外界氣密隔離;同時,該下膠體25的形成方式是使該焊球24的底端240外露出該下膠體25的底面250,如圖2所示,且使該焊球24的底端240與該下膠體25的底面250位于同一平面上。此一設(shè)計在使焊球24的底端240的平面度得以保持,以利于半導體裝置與例如印刷電路板的外部裝置電氣連接時的作業(yè)品質(zhì);且因各焊球24的底端240是呈平面狀而非現(xiàn)有產(chǎn)品的球面狀,在測試時,測試針頭上的接觸尖端即能全部觸接到焊球24的底端240,故不會因觸接不完全而產(chǎn)生測試誤差;再者,該下膠體25包覆該焊球24后,兩者粘結(jié)成為一體,故可通過研磨或其它適用的方式處理本發(fā)明半導體裝置的底面,一方面使下膠體25的底面250及焊球24的底端240所在的平面形成良好的平面度,另一方面則使該下膠體25的厚度薄型化到足以避免金屬導線22的線弧頂點220不致外露出下膠體25的程度,也即,該焊球24的底端240僅須略高于金屬導線22的線弧頂點220即可,所以,本發(fā)明的焊球24高度可以遠低于現(xiàn)有產(chǎn)品,而使本發(fā)明的半導體裝置的整體厚度可以小于公知的BGA半導體裝置,并達到薄型化的需求。此外,該焊球24是以陣列方式植接于導電跡線211的終端,故能提供該半導體晶片20足夠的I/O連接端。
      圖3A-圖3H為本發(fā)明第一實施例的薄型半導體裝置的制作過程示意圖。
      如圖3A所示,準備好具有一基層210及數(shù)個導電跡線211并開設(shè)有一開孔212的基板21。
      如圖3B所示,將半導體晶片20以作用表面200朝下(Face Down)的方式通過銀膠或聚亞酰胺膠片粘接到該基板21的預(yù)定位置上,粘接后,該半導體晶片20上的焊墊202將外露于該基板21的開孔212中。
      如圖3C所示,進行焊線作業(yè)以便將金屬導線22穿經(jīng)該基板21的開孔212分別端接至該焊墊202及導電跡線211的焊墊211b上,從而電氣連接該半導體晶片20及導電跡線211。
      如圖3D所示,焊線作業(yè)完成后,即以通用的點膠(Glob Top)方式將封裝樹脂25a填注至該開孔212中,直到該金屬導線22被該封裝樹脂25a完全覆蓋為止。
      如圖3E所示,將完成圖3D所示步驟的結(jié)構(gòu)體置入封裝模具(Encapsulating Mold,未圖示)中以進行成型作業(yè)(Trarsfer Molding),使熔融的封裝樹脂在基板21的頂面上固化成型為該上膠體23而將該半導體晶片20包覆。當然,該成型方式也可采其它公知的注塑成型(InjectionMolding)或澆鑄成型(Pour Molding)等方式。
      如圖3F所示,上膠體23形成后,即在該基板21的導電跡線211的焊墊211a上植接焊球24,由于植球作業(yè)為公知技術(shù),故在此不另贅述。
      如圖3G所示,植球作業(yè)完成后,便通過前述的成型方式在該基板21的底面上形成該下膠體25,使該下膠體25完全蓋覆該導電跡線211及金屬導線22,并也將該焊球24包覆其中而使兩者粘結(jié)為一體。該下膠體25的形成也可以采用印刷技術(shù)、涂布方式或點膠等其它方式實現(xiàn),并無特定限制。
      最后,如圖3H所示,以通用的研磨機P自該下膠體25的底面朝基板21的方向磨除下膠體25及焊球24,直至該下膠體25的厚度及焊球24的高度減少至一預(yù)定值為止,而使該焊球24的底端240呈平面狀,并使其與下膠體25的底面250位在同一平面上,且該下膠體25的厚度仍足以蓋覆該金屬導線22而使金屬導線22不致外露,故而使完成封裝制作過程的半導體裝置2(如圖1所示)的整體厚度隨之降低。
      此外,如圖3D所示的將金屬導線22預(yù)以封裝樹脂25a覆蓋的步驟可予省略,而直接于金屬導線22焊接后即直接進入圖3E所示的上膠體23模壓成型的步驟,如此,將能簡化本發(fā)明半導體裝置的制作過程。
      圖4A-圖4B為顯示本發(fā)明第一實施例的薄型半導體裝置的另一封裝制作過程示意圖。該封裝制作過程在植球作業(yè)前的步驟均與前述的第3A至3E圖所示者相同,故在本文中不予贅述也不另繪示,而自上膠體23形成后的步驟開始說明。此外,與前述封裝制作過程中所示的元件相同者仍沿用同樣的標示符號。
      如圖4A所示,上膠體23形成于基板21的頂面上后,即以網(wǎng)版印刷技術(shù)在導電跡線211的焊墊211a上涂設(shè)以錫/鉛合金形成的凸塊24’,由于該凸塊24’與焊墊211a的接觸是通過印刷(或電鍍)方式實現(xiàn)的,故可準確地控制凸塊24’形成后的高度至僅略高于金屬導線22的線弧頂點220,并使該凸塊24’成型后的底端240’為平面狀。因該凸塊24’可以以印刷或電鍍方式形成,無須價格昂貴的植球機植布焊球,故以凸塊24’取代焊球24可以大幅降低制造成本。
      如圖4B所示,凸塊24’接設(shè)完成后,即可以以成型方式形成完全覆蓋住該導電跡線211、金屬導線22及開孔212的下膠體25,該下膠體25并與各凸塊24’粘結(jié)為一體而使該凸塊24’的底端240’外露出下膠體25的底面250,且相同地使該凸塊24’的底端240’與下膠體25的底面250位于同一平面上。同時,由于該凸塊24’的高度是控制在略高于金屬導線22的線弧頂點220,故該下膠體25的厚度足以蓋覆住該金屬導線22而使金屬導線22不致外露,所以使下膠體25成型后無須研磨以降低其厚度,就能使封裝完成的半導體裝置2的整體厚度小于公知的BGA半導體裝置的厚度。
      圖5所示的為本發(fā)明第二實施例的薄型半導體裝置的剖視圖。該第二實施例的半導體裝置3的結(jié)構(gòu)大致相同于上述的第一實施例,不同之處在于其上膠體33于基板31的頂面上成型后,使半導體晶片30的非作用表面301外露出該上膠體33的頂面330。此種外露的結(jié)構(gòu)除能使半導體晶片30所產(chǎn)生的熱量可以直接由其非作用表面301逸散至大氣而提高散熱效率外,還因上膠體33未包覆該半導體晶片30的非作用表面301,而使半導體裝置3的整體厚度可以小于第一實施例所揭示的產(chǎn)品。此外,為進一步提高散熱效率,可以直接在該外露的非作用表面301上外接一散熱片36(如圖5中虛線繪示)。
      圖6所示的為本發(fā)明第三實施例的薄型半導體裝置的剖視圖。該第三實施例的半導體裝置4的結(jié)構(gòu)大致相同于上述的第一實施例,不同之處在于其半導體晶片40的非作用表面401上可以再粘接一散熱片46,使該上膠體43成型于基板41的頂面上后,該散熱片46可以被上膠體43包覆但使其頂面460外露出上膠體43的頂面430,以供該半導體晶片40產(chǎn)生的熱量傳遞至該散熱片46后,可以由該散熱片46直接逸散至大氣中。當然,該散熱片46也可以由上膠體43所完全包覆。
      圖7所示的為本發(fā)明第四實施例的薄型半導體裝置的剖視圖。該第四實施例的半導體裝置5的結(jié)構(gòu)大致相同于上述第一實施例,不同之處在于其基板51的基層510上還粘設(shè)有一散熱片56。該散熱片56具有一槽孔560,以供該半導體晶片50通經(jīng)該槽孔560而粘接至基板51的基層510上。該散熱片56與基板51粘結(jié)的方式將使封裝完成的半導體裝置5的整體厚度與第一實施例所述的產(chǎn)品相同,不致導致厚度的增加。
      第8圖所示的為本發(fā)明第五實施例的薄型半導體裝置的剖視圖。該第五實施例的半導體裝置6的結(jié)構(gòu)大致相同于上述的第一實施例,不同之處在于其半導體晶片60為雙邊焊墊式。為配合雙邊焊墊式半導體晶片60的使用,該基板61須開設(shè)有兩平行對置的開孔612,使該半導體晶片60粘接至該基板61的基層610上后,各邊的焊墊602可以外露出基板61的對應(yīng)開孔612中,以供金屬導線62分別穿經(jīng)對應(yīng)的開孔612而電氣連接該半導體晶片40與導電跡線611。當然,該半導體晶片60的非作用表面可以在上膠體63成型后外露出其頂面,由于這種結(jié)構(gòu)可以由圖5所示的產(chǎn)品輕易推及,在此將不另重復(fù)繪示。該半導體裝置6在完成封裝后,各凸塊64的底端640即以陣列方式外露出下膠體65的底面650,如圖9所示。
      圖10所示的為本發(fā)明第六實施例的薄型半導體裝置的剖視圖。該第六實施例的半導體裝置7的結(jié)構(gòu)大致相同于上述的第一實施例,不同之處在于其半導體晶片70為周邊焊墊式者。為配合周邊焊墊式半導體晶片70的使用,該基板71須開設(shè)有四道呈矩形列置的開孔712,使半導體晶片70粘接至該基板71的基層710上后,各邊的焊墊702可以外露于基板71的對應(yīng)開孔712中,以供金屬導線72分別穿經(jīng)對應(yīng)的開孔712而電氣連接該半導體晶片70與導電跡線711。同理,該半導體晶片70的非作用表面也可以外露出該上膠體73的頂面,還可以在外露的非作用表面上外接一散熱片以提高散熱效率,因這種結(jié)構(gòu)可以由圖5所示的產(chǎn)品輕易推及,故也不予贅述。該半導體裝置7在完成封裝時,各凸塊74的底端740即以圖11所示的方式外露出下膠體75的底面750。
      權(quán)利要求
      1.一種薄型半導體裝置,其特征是包括一基板,其具有至少一開孔,并由一基層及數(shù)個導電跡線所構(gòu)成;一半導體晶片,其具有一作用表面及一相對的非作用表面,該半導體晶片是以其作用表面粘接至該基板的基層上;數(shù)個第一導電元件,用以通經(jīng)該開孔而電氣連接該半導體晶片與基板的導電跡線;數(shù)個第二導電元件,其設(shè)置于各導電跡線的終端上,以供該半導體晶片通過其與外界電氣連接;一第一膠體,其形成于該基板的基層上以包覆該半導體晶片;以及一第二膠體,其形成在該基板的導電跡線上以完全覆蓋住該導電跡線、第一導電元件及開口,且該第二膠體與第二導電元件粘結(jié)為一體,而使該第二導電元件的底端外露出該第二膠體的底面,并使該第二導電元件的底端與第二膠體的底面位于同一平面。
      2.如權(quán)利要求1所述的薄型半導體裝置,其特征是,該第一導電元件為金屬導線。
      3.如權(quán)利要求1所述的薄型半導體裝置,其特征是,該第二導電元件為焊球。
      4.如權(quán)利要求3所述的薄型半導體裝置,其特征是,該焊球的底端呈平面狀,用以與該下膠體的底面共平面。
      5.如權(quán)利要求1所述的薄型半導體裝置,其特征是,該第二導電元件為凸塊。
      6.如權(quán)利要求5所述的薄型半導體裝置,其特征是,該凸塊是以印刷方式接設(shè)至該導電跡線的終端上。
      7.如權(quán)利要求5所述的薄型半導體裝置,其特征是,該凸塊是以電鍍方式接設(shè)至該導電跡線的終端上。
      8.如權(quán)利要求5所述的薄型半導體裝置,其特征是,制成該凸塊的材料是從銅、鋁、銅合金、鋁合金及錫/鉛合金所組成的組群中選擇。
      9.如權(quán)利要求5所述的薄型半導體裝置,其特征是,該凸塊的底端呈平面狀,用以與該下膠體的底面共平面。
      10.如權(quán)利要求1所述的薄型半導體裝置,其特征是,該半導體晶片的非作用表面是外露出該上膠體的頂面。
      11.如權(quán)利要求1所述的薄型半導體裝置,其特征是,該半導體晶片的非作用表面被該上膠體所覆蓋。
      12.如權(quán)利要求1所述的薄型半導體裝置,其特征是,該基板具有兩平行對置的開孔。
      13.如權(quán)利要求1所述的薄型半導體裝置,其特征是,該基板具有四道成矩形列置的開孔。
      14.如權(quán)利要求1所述的薄型半導體裝置,其特征是,還包括一與該半導體晶片的非作用表面接設(shè)的散熱片。
      15.如權(quán)利要求1所述的薄型半導體裝置,其特征是,還包括一與該基板的基層粘接的散熱片,該散熱片具有一槽孔,以供該半導體晶片穿經(jīng)該槽孔而粘接至該基板的基層上。
      16.如權(quán)利要求1所述的薄型半導體裝置,其特征是適用于該基層的材料是從環(huán)氧樹脂,聚亞酰胺樹脂,二順丁烯二酰胺三嗪樹脂,F(xiàn)R4樹脂、環(huán)氧樹脂玻璃、陶瓷材料及抗熱性紙材所組成的組群中選擇。
      17.一種薄型半導體裝置的制備方法,其特征是包括下列步驟準備好一基板,該基板由一基層及數(shù)個導電跡線構(gòu)成,并開設(shè)有至少一開孔;粘接一半導體晶片至該基板的基層的預(yù)設(shè)位置上;以數(shù)個第一導電元件穿經(jīng)該基板的開孔電氣連接該半導體晶片與基板的導電跡線;在該基板的基層上形成一第一膠體以包覆該半導體晶片;在該基板的導電跡線的終端上設(shè)置數(shù)個成陣列方式排列的第二導電元件;在該基板的導電跡線上形成一第二膠體以完全包覆該導電跡線、第一導電元件及開孔,并使該第二導電元件與該第二膠體連結(jié)為一體,而讓該第二導電元件的底端外露出第二膠體的底面,及使該第二導電元件的底端與該第二膠體的底面位于同一平面。
      18.如權(quán)利要求17所述的薄型半導體裝置的制備方法,其特征是,在形成該第二膠體的步驟后,給予該第二膠體與第二導電元件減低高度的處理,以薄化該制成的半導體裝置。
      19.如權(quán)利要求17所述的薄型半導體裝置的制備方法,其特征是,該第二導電元件為焊球。
      20.如權(quán)利要求19所述的薄型半導體裝置的制備方法,其特征是,該焊球是以植球機植接在該基板上。
      21.如權(quán)利要求17所述的薄型半導體裝置的制備方法,其特征是,該第二導電元件為凸塊。
      22.如權(quán)利要求21所述的薄型半導體裝置的制備方法,其特征是,該凸塊是以印刷方式接設(shè)在該基板上。
      23.如權(quán)利要求21所述的薄型半導體裝置的制備方法,其特征是,該凸塊是以電鍍方式形成于該基板上。
      24.如權(quán)利要求18所述的薄型半導體裝置的制備方法,其特征是,該減低第二膠體與第二導電元件高度的處理是以研磨方式實現(xiàn)。
      25.如權(quán)利要求17所述的薄型半導體裝置的制備方法,其特征是,在該第一導電元件電氣連接該半導體晶片與基板的導電跡線的步驟后,以封裝樹脂預(yù)包覆該第一導電元件而將該第一導電元件與外界氣密隔離。
      全文摘要
      一種薄型半導體裝置,包括具有開孔的基板,基板由基層及數(shù)個導電跡線所構(gòu)成,基層供半導體晶片的作用表面粘著,并以數(shù)個第一導電元件通經(jīng)該開孔電氣連接該半導體晶片與導電跡線,而各導電跡線的終端則設(shè)有第二導電元件;基層上形成有第一膠體,基板的導電跡線上形成有第二膠體,該第二膠體成型后包覆該第二導電元件,但使該第二導電元件的底端外露出該第二膠體的底面,而使該第二導電元件的底端與該第二膠體的底面位于同一平面。
      文檔編號H01L23/48GK1338777SQ00123410
      公開日2002年3月6日 申請日期2000年8月15日 優(yōu)先權(quán)日2000年8月15日
      發(fā)明者白金泉, 蔡宗哲 申請人:聯(lián)測科技股份有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1