專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別是涉及包含防止了柵氧化膜的絕緣破壞的的MOS晶體管的半導(dǎo)體裝置及其制造方法。
在硅襯底上配置了埋入氧化膜和SOI(絕緣體上的硅)層的SOI襯底上形成的SOI結(jié)構(gòu)的半導(dǎo)體裝置(以后，成為SOI器件)可降低寄生電容，具有高速工作和低功耗的特征，被使用于攜帶裝置等中。
在此，作為SOI器件的一例，在圖41中示出利用槽隔離區(qū)導(dǎo)電性地隔離了MOS晶體管間的SOI器件70的局部剖面結(jié)構(gòu)。
在圖41中，在硅襯底1上配置了埋入氧化膜2和SOI層3的SOI襯底中，在SOI層3上配置了N溝道型MOS晶體管(NMOS晶體管)N1和P溝道型MOS晶體管(PMOS晶體管)P1，兩者之間被隔離氧化膜4導(dǎo)電性地完全隔離。再有，將隔離氧化膜4配置成完全包圍NMOS晶體管N1和PMOS晶體管P1。
NMOS晶體管N1和PMOS晶體管P1由下述部分構(gòu)成在SOI層3中形成的源、漏層SD；溝道區(qū)CH；在溝道區(qū)CH上形成的柵氧化膜GO；在柵氧化膜GO上形成的柵電極GT；以及覆蓋柵電極GT的側(cè)面的側(cè)壁氧化膜SW。
這樣，在SOI器件70中，由于隔離氧化膜4之故，NMOS晶體管N1和PMOS晶體管P1不僅互相獨立，而且與其它半導(dǎo)體元件等完全隔離，因此，作成在兩晶體管中在原理上不引起鎖定(latchup)的結(jié)構(gòu)。
因而，在制造具有CMOS晶體管的SOI器件的情況下，具有能使用由微細加工技術(shù)決定的最小隔離寬度以便能縮小芯片面積的優(yōu)點。但是，因碰撞電離現(xiàn)象而發(fā)生的載流子(在NMOS的情況下，是空穴)積存在溝道形成區(qū)中，由此，或是發(fā)生扭曲(kink)，或是使工作耐壓變壞，此外，溝道形成區(qū)的電位不穩(wěn)定，故存在因產(chǎn)生延遲時間的頻率依存性等的襯底浮游效應(yīng)而產(chǎn)生的各種問題。
因此，已考慮了局部槽隔離結(jié)構(gòu)。在圖42中，示出具有局部槽隔離結(jié)構(gòu)(PTI結(jié)構(gòu))的SOI器件80的局部剖面結(jié)構(gòu)。
在圖42中，在SOI層3上配置NMOS晶體管N1和PMOS晶體管P1，兩者之間由在其下部配置了阱區(qū)WR的局部隔離氧化膜5進行了隔離。再有，將局部隔離氧化膜5配置成包圍NMOS晶體管N1和PMOS晶體管P1。
在此，相對于局部隔離氧化膜5，將SOI器件中的隔離氧化膜4那樣的用到達埋入氧化膜2的槽氧化膜在導(dǎo)電性方面完全地隔離元件間的結(jié)構(gòu)稱為完全槽隔離結(jié)構(gòu)(FTI結(jié)構(gòu))，將該氧化膜稱為完全隔離氧化膜。
這樣，雖然用局部隔離氧化膜5來隔離NMOS晶體管N1和PMOS晶體管P1，但載流子的移動可通過局部隔離氧化膜5的下部的阱區(qū)WR來進行，因此可防止載流子積存在溝道形成區(qū)中，此外，可通過阱區(qū)WR來固定溝道形成區(qū)的電位，因此，具有不產(chǎn)生因襯底浮游效應(yīng)而產(chǎn)生的各種問題的優(yōu)點。
但是，即使是采用了PTI結(jié)構(gòu)、FTI結(jié)構(gòu)的某一種結(jié)構(gòu)的SOI器件，也必須附加下述的新的制造工序，即為了謀求MOS晶體管的可靠性的提高，要加厚柵氧化膜的厚度，此外，為了降低閾值電壓，要調(diào)整對溝道注入的雜質(zhì)量等。
以下，使用圖43～圖50，說明使MOS晶體管的可靠性得到提高的PTI結(jié)構(gòu)的SOI器件90的制造方法。
首先，準(zhǔn)備由利用氧離子注入形成埋入氧化膜2的SIMOX法或貼合法等形成的、由硅襯底1、埋入氧化膜2和SOI層3構(gòu)成的SOI襯底。通常，SOI層3的膜厚為50～200nm，埋入氧化膜2的膜厚為100～400nm。而且，如圖43中所示，利用CVD法或熱氧化法在SOI襯底上形成了約10～30nm(100～300埃)的氧化膜6后，在其上形成厚度為30～200nm(300～2000埃)的氮化膜7。接著，利用構(gòu)圖，在氮化膜7上形成抗蝕劑掩模RM1?？刮g劑掩模RM1具有形成槽用的開口部。
接著，以抗蝕劑掩模RM1為掩模，利用刻蝕，對氮化膜7、氧化膜6和SOI層3進行構(gòu)圖，如圖44中所示，在SOI層3中形成局部槽TR。在該刻蝕中，不是完全地刻蝕SOI層3以使埋入氧化膜2露出，而且調(diào)整刻蝕條件，以便在槽的底部留下規(guī)定厚度的SOI層3。
再有，由于以規(guī)定的寬度在對于硅襯底1大致為垂直的方向上延伸以形成局部槽TR1，故可在不損害集成度的情況下進行維持了微細化的元件隔離。
其次，在圖45中示出的工序中，淀積厚度約500nm(5000埃)的氧化膜，利用CMP(化學(xué)機械拋光)處理，研磨到氮化膜7的中途，其后，通過進行氮化膜7和氧化膜6的除去，形成局部隔離氧化膜5。在此，將朝向圖45的局部隔離氧化膜5的左側(cè)的區(qū)域定為形成閾值電壓低的晶體管的第1區(qū)域R1，將局部隔離氧化膜5的右側(cè)側(cè)的區(qū)域定為具有一般的閾值電壓、且形成可靠性高的晶體管的第2區(qū)域R2。
其次，在圖46中示出的工序中，在SOI層3的整個區(qū)域上形成氧化膜OX1。氧化膜OX1的厚度為1～4nm(10～40埃)。其后，形成抗蝕劑掩模RM2，使其覆蓋第2區(qū)域R2，利用離子注入，通過氧化膜OX1在第1區(qū)域R1的SOI層3內(nèi)導(dǎo)入半導(dǎo)體雜質(zhì)。此時的注入條件是形成形成閾值電壓低的晶體管用的條件，例如，如果是形成NMOS晶體管，則以能量5～40keV、劑量1×1011～3×1011/cm2注入硼(B)離子。再有，在此之前，具有通過以能量30～100keV、劑量1×1012～1×1014/cm2注入硼(B)離子來形成阱區(qū)的工序。
其次，在圖47中示出的工序中，形成抗蝕劑掩模RM3，使其覆蓋第1區(qū)域R1，利用離子注入，通過氧化膜OX1在第2區(qū)域R2的SOI層3內(nèi)導(dǎo)入半導(dǎo)體雜質(zhì)。此時的注入條件是形成形成一般的閾值電壓的晶體管用的條件，例如，如果是形成NMOS晶體管，則以能量5～40keV、劑量3×1011～5×1011/cm2注入硼(B)離子。
其次，在圖48中示出的工序中，形成抗蝕劑掩模RM4，使其覆蓋第2區(qū)域R2，除去第1區(qū)域R1的氧化膜OX1。
在除去了抗蝕劑掩模RM4后，在圖49中示出的工序中，在整個區(qū)域上形成氧化膜。此時，在區(qū)域R1中形成厚度為2～4nm(20～40埃)的氧化膜OX2。在區(qū)域R2中增加了氧化膜OX1的厚度，成為氧化膜OX3。其后，在整個區(qū)域上形成成為柵電極的多晶硅層PS1。
接著，在圖50中示出的工序中，對多晶硅層PS1、氧化膜OX2和OX3進行構(gòu)圖，形成柵電極GT1和GT2、柵氧化膜GO1和GO2，利用側(cè)壁氧化膜SW的形成、源、漏層SD的形成來形成NMOS晶體管N3和N4。再有，局部隔離氧化膜5的下部成為阱區(qū)WR。
再有，在NMOS晶體管N3和N4上形成層間絕緣膜，形成貫通層間絕緣膜到達源、漏層SD的多個接觸孔，構(gòu)成SOI器件90，但關(guān)于這些工序省略了圖示。
這樣，迄今，為了形成可靠性高的晶體管，加厚柵氧化膜的厚度以防止柵氧化膜的絕緣破壞，為此，必須附加抗蝕劑掩模的形成工序。另一方面，如果加厚柵氧化膜，則存在發(fā)生晶體管特性變壞等的問題的可能性。
本發(fā)明是為了解決上述這樣的問題而進行的，其目的在于提供包含不加厚柵氧化膜而防止了柵氧化膜的絕緣破壞的的MOS晶體管的半導(dǎo)體裝置及其制造方法。
本發(fā)明的第1方面所述的半導(dǎo)體裝置，具備半導(dǎo)體襯底；在上述半導(dǎo)體襯底上形成的多個半導(dǎo)體元件；以及在上述半導(dǎo)體襯底的表面內(nèi)形成的槽內(nèi)埋入了氧化膜的槽隔離氧化膜，利用上述槽隔離氧化膜導(dǎo)電性地隔離上述多個半導(dǎo)體元件，在上述槽隔離氧化膜的橫向剖面中的左側(cè)和右側(cè)的端部邊緣處，上述槽隔離氧化膜的上述端部邊緣部的輪廓形狀不同。
本發(fā)明的第2方面所述的半導(dǎo)體裝置中，上述半導(dǎo)體襯底是具備硅襯底、在該硅襯底上配置的埋入氧化膜和在該埋入氧化膜上配置的SOI層的SOI襯底，上述槽隔離氧化膜被配置在上述SOI襯底的表面內(nèi)。
本發(fā)明的第3方面所述的半導(dǎo)體裝置中，上述槽隔離氧化膜的上部端部邊緣部在上述半導(dǎo)體襯底的表面內(nèi)具有以鳥翅狀突出的輪廓形狀。
本發(fā)明的第4方面所述的半導(dǎo)體裝置中，上述槽隔離氧化膜的橫向剖面中的左右的形狀不同，上述槽隔離氧化膜同時具有貫通上述SOI層到達上述埋入氧化膜的完全槽結(jié)構(gòu)和在其下部具有SOI層的局部槽結(jié)構(gòu)。
本發(fā)明的第5方面所述的半導(dǎo)體裝置中，上述槽隔離氧化膜的上述完全槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的基部的隆起的高度較低，上述槽隔離氧化膜的上述局部槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的基部的隆起的高度較高。
本發(fā)明的第6方面所述的半導(dǎo)體裝置中，上述槽隔離氧化膜的上述完全槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的長度較長，上述槽隔離氧化膜的上述局部槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的長度較短。
本發(fā)明的第7方面所述的半導(dǎo)體裝置中，上述槽隔離氧化膜的上述局部槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的基部的輪廓形狀在遠離上述SOI層的方向的第1傾斜部和朝向上述SOI層的第2傾斜部處不同，上述第1傾斜部具有大致為直線的輪廓形狀，上述第2傾斜部在上述SOI層一側(cè)具有帶有圓形地突出的輪廓形狀。
本發(fā)明的第8方面所述的半導(dǎo)體裝置中，上述槽隔離氧化膜的上述局部槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的基部的輪廓形狀在遠離上述SOI層的方向的第1傾斜部和朝向上述SOI層的第2傾斜部處不同，上述第1傾斜部在上述SOI層一側(cè)具有帶有圓形地凹陷的輪廓形狀，上述第2傾斜部在上述SOI層一側(cè)具有帶有圓形地突出的輪廓形狀。
本發(fā)明的第9方面所述的半導(dǎo)體裝置中，上述槽隔離氧化膜的下部端部邊緣部具有在上述SOI層與上述埋入氧化膜之間以鳥翅狀突出的輪廓形狀。
本發(fā)明的第10方面所述的半導(dǎo)體裝置的制造方法具備準(zhǔn)備具備硅襯底、在該硅襯底上配置的埋入氧化膜和在該埋入氧化膜上配置的SOI層的SOI襯底的步驟(a)；在上述SOI層上形成氧化伸展層的步驟(b)；在上述氧化伸展層上形成具有規(guī)定的開口圖形的掩模層的步驟(c)；使用上述掩模層、在不從表面起使上述SOI層貫通的情況下有選擇地除去上述SOI層以形成槽的步驟(d)；至少從上述槽的底面的規(guī)定位置到橫向剖面中的第1側(cè)壁面的第1區(qū)域成為開口部，形成覆蓋至少從上述規(guī)定位置到橫向剖面中的第2側(cè)壁面的第2區(qū)域的抗蝕劑掩模的步驟(e)；使用上述抗蝕劑掩模除去上述槽以便到達上述埋入氧化膜，形成與上述第2區(qū)域?qū)?yīng)的部分成為在其下部具有SOI層的局部槽、與上述第1區(qū)域?qū)?yīng)的部分成為貫通了上述SOI層的完全槽的合并槽的步驟(f)；對上述合并槽的內(nèi)壁和上述氧化伸展層進行熱氧化、在上述合并槽的內(nèi)壁上形成第1氧化膜的步驟(g)；以及用第2氧化膜埋入上述合并槽、形成同時具有貫通上述SOI層以到達上述埋入氧化膜的完全槽結(jié)構(gòu)和在其下部具有上述SOI層的局部槽結(jié)構(gòu)的槽隔離氧化膜的步驟(h)。
本發(fā)明的第11方面所述的半導(dǎo)體裝置的制造方法具備準(zhǔn)備具備硅襯底、在該硅襯底上配置的埋入氧化膜和在該埋入氧化膜上配置的SOI層的SOI襯底的步驟(a)；在上述SOI層上形成氧化伸展層的步驟(b)；在上述氧化伸展層上形成具有規(guī)定的開口圖形的掩模層的步驟(c)；使用上述掩模層、在不從表面起使上述SOI層貫通的情況下有選擇地除去上述SOI層以形成槽的步驟(d)；對上述槽的內(nèi)壁和上述氧化伸展層進行熱氧化、在上述槽的內(nèi)壁上形成第1氧化膜的步驟(e)；至少從上述槽的底面的規(guī)定位置到橫向剖面中的第1側(cè)壁面的第1區(qū)域成為開口部，形成覆蓋至少從上述規(guī)定位置到橫向剖面中的第2側(cè)壁面的第2區(qū)域的抗蝕劑掩模的步驟(f)；使用上述抗蝕劑掩模除去上述槽以便到達上述埋入氧化膜，形成與上述第2區(qū)域?qū)?yīng)的部分成為在其下部具有SOI層的局部槽、與上述第1區(qū)域?qū)?yīng)的部分成為貫通了上述SOI層的完全槽的合并槽的步驟(g)；以及用第2氧化膜埋入上述合并槽、形成同時具有貫通上述SOI層以到達上述埋入氧化膜的完全槽結(jié)構(gòu)和在其下部具有上述SOI層的局部槽結(jié)構(gòu)的槽隔離氧化膜的步驟(h)。
本發(fā)明的第12方面所述的半導(dǎo)體裝置的制造方法中，上述氧化伸展層具有在上述SOI層上配置的氧化膜；以及在上述氧化膜上配置的多晶硅層。
本發(fā)明的第13方面所述的半導(dǎo)體裝置的制造方法中，上述步驟(h)具有形成上述第2氧化膜、使其在埋入上述合并槽的同時覆蓋上述掩模層上的整個區(qū)域的步驟(h-1)；以及以上述掩模層為中止層、利用化學(xué)機械研磨處理使上述第2氧化膜平坦化的步驟(h-2)。
本發(fā)明的第14方面所述的半導(dǎo)體裝置的制造方法中，從上述第1區(qū)域起到與上述第1區(qū)域鄰接的上述掩模層的第1端部邊緣部上設(shè)置上述抗蝕劑掩模的上述開口部，與上述合并槽的形成相一致，除去上述掩模層的上述第1端部邊緣部以便具有臺階差，部分地減薄上述掩模層的厚度。
本發(fā)明的第15方面所述的半導(dǎo)體裝置的制造方法中，還具有在與上述第1區(qū)域鄰接的上述掩模層的第1端部邊緣部的第1規(guī)定區(qū)域上和與上述第2區(qū)域鄰接的上述掩模層的第2端部邊緣部的第2規(guī)定區(qū)域上的至少一方上配置的局部開口部，與上述合并槽的形成相一致，在上述掩模層的上述第1和第2規(guī)定區(qū)域的至少一方上形成凹部。
圖1是說明本發(fā)明的半導(dǎo)體裝置的整體結(jié)構(gòu)的剖面圖。
圖2是說明本發(fā)明的半導(dǎo)體裝置的整體結(jié)構(gòu)的平面。
圖3是說明本發(fā)明的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖4是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖5是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖6是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖7是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖8是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖9是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖1O是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖11是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖12是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的概略的剖面圖。
圖13是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖14是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖15是說明本發(fā)明的實施例1的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖16是說明本發(fā)明的實施例1的半導(dǎo)體裝置的結(jié)構(gòu)的詳細情況的剖面圖。
圖17是說明本發(fā)明的實施例1的半導(dǎo)體裝置的作用和效果的剖面圖。
圖18是說明本發(fā)明的實施例1的半導(dǎo)體裝置的變形例的結(jié)構(gòu)的剖面圖。
圖19是說明本發(fā)明的實施例1的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖20是說明本發(fā)明的實施例1的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖21是說明本發(fā)明的實施例1的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖22是說明本發(fā)明的實施例1的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖23是說明利用過度刻蝕得到的結(jié)構(gòu)的剖面圖。
圖24是說明因過度刻蝕引起的問題的圖。
圖25是說明本發(fā)明的實施例2的半導(dǎo)體裝置的結(jié)構(gòu)的詳細情況的剖面圖。
圖26是說明本發(fā)明的實施例2的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖27是說明本發(fā)明的實施例2的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖28是說明本發(fā)明的實施例2的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖29是說明本發(fā)明的實施例2的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖30是說明本發(fā)明的實施例2的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖31是說明本發(fā)明的實施例2的半導(dǎo)體裝置的制造工序的詳細情況的剖面圖。
圖32是說明本發(fā)明的實施例2的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖33是說明本發(fā)明的實施例2的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖34是說明本發(fā)明的實施例2的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖35是說明本發(fā)明的實施例2的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖36是說明本發(fā)明的實施例2的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖37是說明本發(fā)明的實施例2的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖38是說明本發(fā)明的實施例2的半導(dǎo)體裝置的變形例的制造工序的剖面圖。
圖39是說明本發(fā)明的實施例1和2的半導(dǎo)體裝置的進一步的作用和效果的剖面圖。
圖40是說明本發(fā)明的實施例1和2的半導(dǎo)體裝置的進一步的作用和效果的剖面圖。
圖41是說明現(xiàn)有的半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖。
圖42是說明現(xiàn)有的半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖。
圖43是說明現(xiàn)有的半導(dǎo)體裝置的制造工序的剖面圖。
圖44是說明現(xiàn)有的半導(dǎo)體裝置的制造工序的剖面圖。
圖45是說明現(xiàn)有的半導(dǎo)體裝置的制造工序的剖面圖。
圖46是說明現(xiàn)有的半導(dǎo)體裝置的制造工序的剖面圖。
圖47是說明現(xiàn)有的半導(dǎo)體裝置的制造工序的剖面圖。
圖48是說明現(xiàn)有的半導(dǎo)體裝置的制造工序的剖面圖。
圖49是說明現(xiàn)有的半導(dǎo)體裝置的制造工序的剖面圖。
圖50是說明現(xiàn)有的半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖。
<A．實施例1>
<A-1．裝置結(jié)構(gòu)>
圖1中示出本發(fā)明的實施例的SOI器件100的剖面結(jié)構(gòu)。如圖1中所示，在硅襯底1上配置了埋入氧化膜2和SOI層3的SOI襯底10上形成SOI器件100,SOI器件100具有形成NMOS晶體管的區(qū)域NR和形成PMOS晶體管的區(qū)域PR，在兩者之間具有合并了完全隔離氧化膜和局部隔離氧化膜的合并隔離氧化膜BT1。
合并隔離氧化膜BT1的區(qū)域PR側(cè)的部分貫通SOI層3到達埋入氧化膜2，而區(qū)域NR側(cè)的部分成為在其下部具有p型的阱區(qū)WR1的剖面形狀。
在區(qū)域NR的SOI層3上配置了2個NMOS晶體管M11和M12，兩者之間由在其下部配置了阱區(qū)WR1的局部隔離氧化膜PT1進行了隔離。
而且，在朝向圖1的局部隔離氧化膜PT1的左側(cè)的SOI層3上配置的NMOS晶體管M11具有在局部隔離氧化膜PT1與合并隔離氧化膜BT1之間延伸的柵氧化膜GO11和柵電極GT11，該柵電極GT11被配置在柵氧化膜GO11上，同時，其端部銜接到局部隔離氧化膜PT1和合并隔離氧化膜BT1上。
此外，在朝向圖1的局部隔離氧化膜PT1的右側(cè)的SOI層3上配置的NMOS晶體管M12具有在局部隔離氧化膜PT1與合并隔離氧化膜BT1之間延伸的柵氧化膜GO12和柵電極GT12，該柵電極GT12被配置在柵氧化膜GO12上，同時，其端部銜接到局部隔離氧化膜PT1和合并隔離氧化膜BT1上。
此外，在區(qū)域PR的SOI層3上配置了局部隔離氧化膜PT2，在局部隔離氧化膜PT2與合并隔離氧化膜BT1之間的SOI層3上配置了PMOS晶體管M13。
PMOS晶體管M13具有在局部隔離氧化膜PT2與合并隔離氧化膜BT1之間延伸的柵氧化膜GO13和柵電極GT13，該柵電極GT13被配置在柵氧化膜GO13上，同時，其端部銜接到局部隔離氧化膜PT2和合并隔離氧化膜BT1上。
而且，在SOI襯底10的整個面上配置層間絕緣膜9，配置了多個貫通層間絕緣膜9并到達柵電極GT11、GT12、GT13的一端的柵接點GC，柵接點GC分別與在層間絕緣膜9上被構(gòu)圖的布線層WL連接。
其次，使用圖2說明從層間絕緣膜9側(cè)觀察SOI器件100時的平面結(jié)構(gòu)。
如圖2中所示，NMOS晶體管M11、M12和PMOS晶體管M13在柵電極GT11、GT12和GT13的兩側(cè)的SOI層內(nèi)分別具有源、漏層SD11、SD12和SD13，源、漏接點SDC與各自的源、漏層連接。再有，圖1示出圖2中的A-B線上的剖面。
此外，在NMOS晶體管M11、M12的附近配置了對區(qū)域NR的SOI層3的電位進行固定的體固定區(qū)BR，體接點BC與體固定區(qū)BR連接。
再有，雖然未圖示，但將合并隔離氧化膜BT1配置成規(guī)定區(qū)域PR和區(qū)域NR，將局部隔離氧化膜PT1和PT2配置成規(guī)定源、漏層SD11、SD12和源、漏層SD13、即有源區(qū)。
<A-2．制造方法>
<A-2-1．全部工序的概略>
首先，使用按工序示出的圖3～圖12，說明SOI器件100的制造方法。
首先，如圖3中所示，準(zhǔn)備在硅襯底1上配置了埋入氧化膜2和SOI層3的SOI襯底10。該SOI襯底10可由SIMOX法形成或由晶片貼合法等形成、也可以是由其它任一種形成方法形成的SOI襯底。通常，SOI層3的膜厚為50～200nm，埋入氧化膜2的膜厚為100～400nm。
然后，利用CVD法，在約800℃的溫度條件下，在SOI層3上形成厚度約為5～50nm(50～500埃)的氧化膜OX11(氧化伸展層)。再有，該氧化膜可在約800～1000℃的溫度條件下對SOI層3進行熱氧化來形成。
其次，利用CVD法，在氧化膜OX11上淀積厚度約為10～100nm(100～1000埃)的多晶硅層PS11(氧化伸展層)。
然后，利用CVD法，在約700℃的溫度條件下，在多晶硅層PS11上形成厚度約為50～200nm(500～2000埃)的氮化膜SN11。再有，也可使用在氮和氧的混合氣氛中形成的、含有約百分之幾至百分之幾十的氮的氮化氧化膜。
接著，利用構(gòu)圖，在氮化膜SN11上形成抗蝕劑掩模RM11?？刮g劑掩模RM11具有與局部隔離氧化膜PT1、PT2和合并隔離氧化膜BT1(圖1)的配置位置對應(yīng)的部分成為開口部的圖形。
其次，在圖4中示出的工序中，與抗蝕劑掩模RM11的開口圖形相一致地對氮化膜SN11進行構(gòu)圖，其后，以氮化膜SN11為刻蝕掩模，利用干法刻蝕有選擇地除去多晶硅層PS11、氧化膜OX11和SOI層3，與局部隔離氧化膜PT1,PT2和合并隔離氧化膜BT1的形成位置相對應(yīng)，形成槽TR1、TR2和TR3。
再有，在SOI層3的刻蝕中，必須不貫通SOI層3，但如果從槽的底部到埋入氧化膜2為止的SOI層3的厚度過分薄，則會發(fā)生結(jié)晶缺陷，故將刻蝕條件設(shè)定為使該厚度至少約為10nm。
其次，在圖5中示出的工序中，利用構(gòu)圖，形成抗蝕劑掩模RM12?？刮g劑掩模RM12具有只有槽TR2的規(guī)定部分成為開口部的那樣的圖形。更具體地說，具有只與以后形成的局部隔離氧化膜PT1(圖1)中的貫通SOI層3到達埋入氧化膜2的部分對應(yīng)的區(qū)域成為開口部的圖形。然后，與抗蝕劑掩模RM1的開口圖形相一致，對槽TR2進行刻蝕，使埋入氧化膜2露出。
在除去了抗蝕劑掩模RM12后，在圖6中示出的工序中，以氮化膜SN11為掩模，對已露出的SOI層3的表面進行熱氧化，形成氧化膜OX12。再有，利用槽TR2的再次刻蝕，槽TR2成為具有貫通了SOI層3的部分的槽TR21。
形成氧化膜OX12的目的在于除去因SOI層3的構(gòu)圖時的刻蝕引起的損傷和得到防止絕緣破壞從而提高了可靠性的柵氧化膜。
氧化膜OX12的形成溫度約為800～1350℃，膜厚約為1～60nm(10～600埃)。再有，在氧化前和氧化后的至少一個階段中，可在氮氣氛、氫氣氛或氬氣氛中進行退火。作為該退火的條件，在600～900℃的比較低的溫度下進行的情況下，處理時間約為30分鐘～2小時，在900～1300℃的比較高的溫度下進行的情況下，處理時間約為2秒至1分鐘。
如果在氧化前進行上述退火，則可改善SOI層3的最表面的結(jié)晶性，如果在氧化后進行上述退火，則可緩和伴隨熱處理而產(chǎn)生的SOI層3的應(yīng)力。
其次，在圖7中示出的工序中，利用CVD法，在SOI襯底的整個區(qū)域上形成厚度約為300～600nm的氧化膜OX13，利用氧化膜OX13完全地填埋槽TR1、TR3和TR21。
例如利用HDP(高密度等離子體)-CVD法來形成氧化膜OX13。在HDP-CVD法中，使用密度比一般的等離子體CVD的密度高1至2個數(shù)量級的等離子體，一邊同時進行濺射和淀積，一邊淀積氧化膜，可得到膜質(zhì)良好的氧化膜。
再有，氧化膜OX13具有反映了槽TR1、TR3和TR21等的臺階差形狀的凹凸部，在氧化膜OX13上形成已構(gòu)圖的抗蝕劑掩模RM13，使其覆蓋該凹凸部。
然后，與抗蝕劑掩模RM13的開口圖形相一致地對氧化膜OX13進行刻蝕直到規(guī)定深度后，通過除去抗蝕劑掩模RM13來得到圖8中示出的結(jié)構(gòu)。進行這樣的處理的原因是，雖然利用以后進行的CMP(化學(xué)機械拋光)處理對氧化膜OX13進行平坦化，但此時使平坦化后的氧化膜OX13的厚度的均勻性得到提高。
其次，在圖9中示出的工序中，利用CMP處理，對氧化膜OX13進行研磨且進行平坦化直到氮化膜SN11的中途。其后，通過利用濕法刻蝕或干法刻蝕除去氮化膜SN11和多晶硅層PS11，對圖1中示出的局部隔離氧化膜PT1、PT2和合并隔離氧化膜BT1進行成形。
其次，在圖10中示出的工序中，用抗蝕劑掩模RM14覆蓋區(qū)域NR，通過氧化膜OX11對區(qū)域PR的SOI層3注入n型雜質(zhì)離子。此時的注入條件為，為了抑制穿通(punchthrough)，以能量80～200keV、劑量3×1011～5×1013/cm2注入磷(P)離子，為了設(shè)定閾值電壓，在SOI層3的表面附近，以能量20～100keV、劑量3×1011～5×1011/cm2注入磷(P)離子。
其次，在圖11中示出的工序中，用抗蝕劑掩模RM15覆蓋區(qū)域PR，通過氧化膜OX11對區(qū)域NR的SOI層3注入p型雜質(zhì)離子。此時的注入條件為，為了抑制穿通，以能量80～200keV、劑量3×1011～5×1013/cm2注入硼離子，為了設(shè)定閾值電壓，在SOI層3的表面附近，以能量5～40keV、劑量3×1011～5×1011/cm2注入硼離子。
其次，在圖12中示出的工序中，在利用濕法刻蝕除去了氧化膜OX11后，在SOI襯底的整個面上形成成為柵氧化膜GO11～GO13的氧化膜OX14。
再有，關(guān)于氧化膜11的除去，可在圖10中示出的工序之前，在對局部隔離氧化膜PT1、PT2和合并隔離氧化膜BT1進行了成形之后來進行，但此時，為了保護在圖10和圖11中示出的離子注入時的SOI層3的表面而形成氧化膜，在形成氧化膜OX14前除去該氧化膜。
其后，在氧化膜OX14的整個面上形成成為柵電極GT11～GT13的多晶硅層PS12。
其后，利用已有的技術(shù)，對多晶硅層PS12和氧化膜OX14進行構(gòu)圖，對柵電極GT11～GT13、柵氧化膜GO11～GO13進行成形，經(jīng)過源、漏層SD11～SD13的形成、層間絕緣膜9的形成、柵接點GC、源、漏接點SDC等，得到圖1中示出的SOI器件100。
<A-2-2. 與發(fā)明有關(guān)的工序的詳細情況>
其次，使用圖13～圖16，詳細地說明本發(fā)明的工序。
圖13是示出圖5中的槽TR2的進一步刻蝕的工序的詳細圖。再有，如圖13中所示，由于在槽TR2的形成時使用濕法刻蝕等的各向同性刻蝕，多晶硅層PS11的端面與氮化膜SN11或SOI層3相比縮退了。
圖14示出了與抗蝕劑掩模RM14相一致地刻蝕SOI層3而形成了槽TR21的狀態(tài)。再有，沒有被抗蝕劑掩模RM12覆蓋的右側(cè)的多晶硅層PS11的端面進一步縮退了。
圖15是示出圖6中的槽TR21的內(nèi)壁的氧化后的狀態(tài)的詳細圖。如圖15中所示，SOI層3的端面被熱氧化，在氧化膜OX12中發(fā)生了變化，但該變化的程度、即氧化膜OX12的厚度未必是均勻的，此外，在槽TR21的左側(cè)壁面和右側(cè)壁面上是不同的。
即，在槽TR21的右側(cè)壁面上，起因于多晶硅層PS11的端面與氮化膜SN11或SOI層3相比縮退了這一點，作為氧化劑的氧更深地侵入到多晶硅層PS11與氧化膜OX11之間、和氧化膜OX11與SOI層3之間，作為結(jié)果，多晶硅層PS11和SOI層3的氧化區(qū)域擴展，SOI層3的上部的端部邊緣部附近(區(qū)域A的部分)的氧化膜OX12的垂直方向(與襯底垂直的方向)和水平方向(與襯底水平的方向)的厚度變厚。
此外，在SOI層3的下部的端部邊緣部中，氧侵入到SOI層3與埋入氧化膜2之間，SOI層3的氧化區(qū)域擴展，SOI層3的下部的端部邊緣部(區(qū)域B的部分)的氧化膜OX12的水平和垂直方向的厚度變厚。
在槽TR21的左側(cè)壁面上，也起因于多晶硅層PS11的端面與氮化膜SN11或SOI層3相比縮退了這一點，SOI層3的上部的端部邊緣部附近(區(qū)域C的部分)的氧化膜OX12的垂直方向和水平方向的厚度變厚。
再有，在SOI層3的下部的端部邊緣部中，由于SOI層3的厚度比槽TR21的右側(cè)薄，故因侵入到SOI層3與埋入氧化膜2的界面上的氧引起的氧化膜容易生長，下部的端部邊緣部(區(qū)域D的部分)的氧化膜OX12的水平和垂直方向的厚度比槽TR21的右側(cè)壁面厚。
用氧化膜OX13填埋被具有這樣的形狀的氧化膜OX12覆蓋了內(nèi)壁的槽TR21，在進行了平坦化后，除去多晶硅層PS11、氮化膜SN11和氧化膜OX11，在圖16中示出形成了柵氧化膜GO12和GO13的階段的合并隔離氧化膜BT1的剖面形狀。
如圖16中所示，合并隔離氧化膜BT1的端部邊緣部的形狀成為LOCOS(硅的局部氧化)隔離氧化膜中的鳥翅形狀。這一點是由于SOI層3的上部的端部邊緣部的氧化膜OX12的垂直方向和水平方向的厚度增加引起的效果。
其結(jié)果，柵氧化膜GO12和GO13的端部邊緣部的部分的厚度在局部變厚。
<A-3. 作用和效果>
這樣，在合并隔離氧化膜BT1中，其端部邊緣部的形狀成為鳥翅形狀，作為結(jié)果，只是柵氧化膜GO12和GO13的端部邊緣部的部分的厚度變厚。
一般來說，由于柵氧化膜的破壞大多發(fā)生在電場容易集中的端部邊緣部附近，故如圖16中示出的柵氧化膜GO12和GO13那樣，可通過增加端部邊緣部的厚度來防止柵氧化膜的絕緣破壞。
再有，由于只增加?xùn)叛趸さ亩瞬窟吘壊康暮穸?，故不會象增加?xùn)叛趸ふw的厚度的情況那樣使晶體管特性變壞，此外，為了增加?xùn)叛趸さ暮穸人枰墓ば蛑皇茄趸X12的形成工序，故可將因制造工序的增加引起的制造成本的增加抑制到最小限度。
此外，由于氧侵入到SOI層3與埋入氧化膜2的界面上，在SOI層3的下部的端部邊緣部附近及在SOI層3與埋入氧化膜2的界面上形成氧化膜OX12，故可改善SOI層3與埋入氧化膜2的界面狀態(tài)。
此外，在合并隔離氧化膜BT1中，其端部邊緣部的鳥翅形狀在柵氧化膜GO12側(cè)和GO13側(cè)有一些不同。這是由于下述情況的結(jié)果，即，在槽TR2的再次刻蝕時，在柵氧化膜GO12側(cè)，壁面成為被抗蝕劑掩模RM12覆蓋的狀態(tài)以便成為局部隔離氧化膜的形狀，而在柵氧化膜GO13側(cè)，壁面處于再次被刻蝕的狀態(tài)以便成為完全隔離氧化膜的形狀，故左右的壁面的多晶硅層PS11的形狀不同。
在現(xiàn)有的LOCOS隔離等中，由于通過氧化硅層來形成隔離氧化膜，故將隔離氧化膜的端部邊緣部形成為左右相同的形狀。但是，由于在象本發(fā)明那樣的合并了完全隔離氧化膜和局部隔離氧化膜的合并隔離氧化膜BT1中，可利用上述的方法來改變左右的形狀，故可根據(jù)規(guī)格不同的MOS晶體管使隔離氧化膜的左右端部邊緣部的形狀達到最佳化。
此外，在由圖16中示出的合并隔離氧化膜BT1的端部邊緣部的區(qū)域X和Y示出的上部傾斜部(第1傾斜部)中，其輪廓形狀具有平緩的斜率，但在通過作成這樣的形狀而進行的柵成形中、在除去不需要的柵材料時，可防止柵材料殘留在合并隔離氧化膜BT1的表面上。
此外，在用區(qū)域Z示出的下部傾斜部(第2傾斜部)中，輪廓形狀為橢圓狀，在SOI層3側(cè)成為帶有圓形地突出的形狀，故可緩和因半導(dǎo)體裝置的制造過程中進行的熱處理或氧化處理而產(chǎn)生的、在SOI層與隔離氧化膜的界面附近產(chǎn)生的應(yīng)力，可抑制因該應(yīng)力而在SOI層中產(chǎn)生結(jié)晶缺陷的情況。
此外，盡管圖15中示出的TR21的左側(cè)側(cè)面的SOI層3的臺階差部分SP的長度與其高度相比不那么長，但在臺階差部分SP的長度變長且結(jié)構(gòu)強度下降了的情況下，由于氧化膜OX12的形成，可施加將其前端部抬高那樣的應(yīng)力，其結(jié)果，有時局部地產(chǎn)生結(jié)晶缺陷。
在圖17中示意性地示出該狀態(tài)。如圖17中所示，SOI層3的臺階差部分SP的前端抬高，由于該應(yīng)力而產(chǎn)生了結(jié)晶缺陷DF。但是，用區(qū)域D示出的部分不是對晶體管的特性直接產(chǎn)生影響的部分，即使該部分的應(yīng)力增大而產(chǎn)生結(jié)晶缺陷DF，也不產(chǎn)生什么問題。相反，也有結(jié)晶缺陷DF成為污染雜質(zhì)的吸收場所(gettering sites)的情況。
此外，如果臺階差部分SP的長度變長、區(qū)域C與區(qū)域D的距離加長，則可控制元件端部的電場上升的情況。即，有時柵電極的電場穿過隔離氧化膜和埋入氧化膜，在SOI層的側(cè)面及側(cè)面附近的內(nèi)部引起電位上升，圖17中示出的區(qū)域E那樣的元件端部的電場上升。但是，如果臺階差部分SP的長度變長，則可抑制電場進入到SOI層的側(cè)面附近的內(nèi)部，可抑制區(qū)域E那樣的元件端部的電場上升，可有利于晶體管特性的提高。
<A-4. 變形例>
已說明了合并隔離氧化膜BT1采取前面說明的那樣合并了完全隔離氧化膜和局部隔離氧化膜的形狀、在其端部邊緣部處呈現(xiàn)鳥翅形狀的結(jié)構(gòu)，但通過使其端部邊緣部的形狀實現(xiàn)最佳化，可得到更好的效果。
圖18中示出對端部邊緣部的形狀進行了最佳化的合并隔離氧化膜BT1A的局部剖面圖。在圖18中，示出了柵電極GT12側(cè)的合并隔離氧化膜BT1A的結(jié)構(gòu)，在用區(qū)域Z示出的傾斜部(第1傾斜部)中，合并隔離氧化膜BT1A的輪廓成為具有2個連續(xù)的凹陷的形狀。
通過作成這樣的形狀，可提高防止在柵成形中不需要的柵殘留殘留在表面的情況，此外，可減薄合并隔離氧化膜BT1A的端部邊緣部的厚度、減少從SOI層3的主表面突出的臺階差，由此，柵電極的形成工序等變得容易。
此外，如圖18中示出的區(qū)域W那樣，在下部傾斜部(第2傾斜部)中，由于在SOI層3側(cè)成為帶有圓形地突出的形狀，故可緩和因半導(dǎo)體裝置的制造過程中進行的熱處理或氧化處理而產(chǎn)生的、在SOI層與隔離氧化膜的界面附近產(chǎn)生的應(yīng)力，可抑制因該應(yīng)力而在SOI層中產(chǎn)生結(jié)晶缺陷的情況。
以下，使用圖19～圖22說明合并隔離氧化膜BT1A的制造方法。
圖19是示出形成了使用圖14已說明的槽TR21的階段中的槽TR21的一部分的圖，對于與圖14相同的結(jié)構(gòu)，附以相同的符號。
其次，在圖20中示出的工序中，在槽TR21的內(nèi)壁上形成氧化膜OX121。相對于圖15中示出的氧化膜OX12，在約800～1350℃下利用熱氧化來形成，該形成條件為，在約700～900℃的溫度條件下利用濕法氧化來形成，或通過在包含HCl(鹽酸)和氧的氣氛中進行氧化來形成。由此，氧化膜更深地侵入到多晶硅層PS11與氧化膜OX11之間和氧化膜OX11與SOI層3之間，鳥翅的形狀變得更顯著。
其次，用氧化膜OX13填埋槽TR21。用CMP處理對氧化膜OX13進行平坦化，得到圖21中示出的結(jié)構(gòu)。在此，利用CMP處理的氧化膜OX13的研磨量比使用圖9已說明的工序少約10～500nm，將氧化膜OX13留得較厚，以使氧化膜OX13的平坦面的位置比氮化膜SN11的主表面低。由于以下進行的刻蝕的處理時間被設(shè)定得較長，故這是為了防止過度刻蝕。
其次，在圖22中示出的工序中，利用濕法刻蝕除去氮化膜SN11和多晶硅層PS11，接著除去氧化膜OX11，但此時，通過將刻蝕條件設(shè)定成意味著百分之50～100的過刻蝕，使氧化膜OX13的鳥翅的輪廓形狀變得平滑，同時，與氮化膜SN11和多晶硅層PS11的形狀相對應(yīng)，在氧化膜OX11的輪廓中形成凹陷，得到合并隔離氧化膜BT1A。
再有，在對氧化膜OX13進行過度刻蝕、完全隔離氧化膜的上表面比SOI層3的主表面低的情況下，存在以下的問題。
圖23是示出上表面存在于比SOI層3的主表面低的位置上那樣構(gòu)成的合并隔離氧化膜BT1B的圖。
由于合并隔離氧化膜BT1B的上表面比SOI層3的主表面低，故柵電極GT12的端部邊緣部在SOI層3側(cè)下降，引起柵電極GT12繞在SOI層3的角部的現(xiàn)象。
其結(jié)果，方式電場集中于區(qū)域Q的部分、柵氧化膜的絕緣受到破壞的問題。此外，在區(qū)域Q的部分中發(fā)生了電場集中的情況下，MOS晶體管的子閾值特性就有凸起(hump)。
圖24中示出理想的子閾值特性C1和有凸起的子閾值特性C2。在圖24中，在橫軸上示出柵電壓VG，在縱軸上示出漏電流ID，在理想的子閾值特性C1中，隨柵電壓的增加，漏電流以指數(shù)方式增加，而在有凸起的子閾值特性C2中，存在即使柵電壓增加漏電流也不增加的區(qū)域。由于這樣的凸起的存在使寄生晶體管的閾值電壓下降，寄生晶體管存在容易導(dǎo)通的問題，故防止氧化膜OX13的過度刻蝕是重要的。
<B．實施例2>
<B-1．裝置結(jié)構(gòu)>
在以上已說明的實施例1中，使用圖16示出的合并隔離氧化膜BT1的端部邊緣部的形狀為鳥翅形狀，作為結(jié)果，起到了增加氧化膜GO12和GO13的端部邊緣部的厚度的作用。而且，該兩端部邊緣部的形狀的左右鳥翅的形狀有一些不同，但也可將兩端部邊緣部的形狀作成顯著地不同的形狀。
在圖25中示出兩端部邊緣部的形狀顯著地不同的合并隔離氧化膜BT2的剖面結(jié)構(gòu)。再有，在圖25中，對于與圖16相同的結(jié)構(gòu)，附以相同的符號。
如圖25中所示，在合并隔離氧化膜BT2中，在用區(qū)域X示出的左側(cè)(柵電極GT12側(cè))端部邊緣部與用區(qū)域Y示出的右側(cè)(柵電極GT13側(cè))端部邊緣部處，厚度不同。即，與左側(cè)端部邊緣部的柵氧化膜GO12的端部邊緣部相當(dāng)?shù)牟糠值穆∑鹣啾龋c右側(cè)端部邊緣部的柵氧化膜GO13的端部邊緣部相當(dāng)?shù)牟糠值穆∑疠^低，作為結(jié)果，在柵氧化膜GO12和柵氧化膜GO13中，端部邊緣部的厚度不同。
<B-2．作用和效果>
這樣，通過使完全隔離氧化膜的一方的端部邊緣部比另一方的端部邊緣部厚，可形成端部邊緣部的厚度不同的種類的柵氧化膜，成為適合于在打算提高柵氧化膜的可靠性的MOS晶體管與利用寄生晶體管的特性而不是柵氧化膜的可靠性來設(shè)定晶體管特性的MOS晶體管之間形成的結(jié)構(gòu)。
即，在利用寄生晶體管的閾值電壓來控制晶體管特性的情況下，由于不希望柵氧化膜的端部邊緣部變厚以抑制電場集中來提高寄生晶體管的閾值電壓，由于柵氧化膜的端部邊緣部的厚度不變厚，故此時合并隔離氧化膜BT2那樣的結(jié)構(gòu)是有效的。
<B-3. 制造方法>
以下，使用圖26～圖31說明合并隔離氧化膜BT2的制造方法。再有，在以下的說明中，同時示出變更了在實施例1中已說明的槽內(nèi)壁的熱氧化工序的順序的例子。
首先，與抗蝕劑掩模RM11的開口圖形相一致地對氮化膜SN11進行刻蝕，其后，以氮化膜SN11為刻蝕掩模，對多晶硅層PS11、氧化膜OX11和SOI層3進行刻蝕，與局部隔離氧化膜PT1、PT2和合并隔離氧化膜BT1的形成位置相對應(yīng)，形成槽TR1、TR2和TR3。再有，到圖26為止的工序與使用圖3已說明的實施例1的合并隔離氧化膜BT1的工序相同。此外，圖26是詳細地示出了使用圖4已說明的槽TR1～TR3的工序中的槽TR2的部分的圖，對于與圖4相同的結(jié)構(gòu)，附以相同的符號。
其次，在圖27中示出的工序中，以氮化膜SN11為掩模，對在槽TR2內(nèi)已露出的SOI層3的表面進行熱氧化，形成氧化膜OX21.SOI層3的端面被熱氧化，變化為氧化膜OX21，但該變化的程度、即氧化膜OX21的厚度是不均勻的，其原因與使用圖15已說明的氧化膜OX12相同，在槽TR2的左右側(cè)壁面中，起因于多晶硅層PS11的端面與氮化膜SN11或SOI層3相比縮退了這一點，SOI層3的上部的端部邊緣部附近的氧化膜OX21的垂直方向和水平方向的厚度變厚了。但是，該厚度在左右側(cè)壁面上大致相同。這是因為，在該時刻多晶硅層PS11在左右都只是處于1次刻蝕，多晶硅層PS11的端面的縮退量是同等的。再有，不僅對于多晶硅層PS11的情況、即使在氮化膜SN11的端面縮退了的情況下，也是相同的。
其次，利用構(gòu)圖，形成抗蝕劑掩模RM21?？刮g劑掩模RM21具有槽TR2的規(guī)定部分和槽TR2的右側(cè)的氮化膜SN11上的一部分成為開口部那樣的圖形。更具體地說，具有與從以后被形成的合并隔離氧化膜BT2(圖25)中的貫通SOI層3到達埋入氧化膜2的部分對應(yīng)的區(qū)域到與區(qū)域Y對應(yīng)的氮化膜SN11上的部分成為開口部的圖形。而且，通過與抗蝕劑掩模RM21的開口圖形相一致地對槽TR2進行刻蝕，使埋入氧化膜2露出，如圖28中所示，槽TR2成為具有貫通了SOI層3的部分的槽TR21。
在圖28中，槽TR2的左側(cè)壁面的氧化膜OX21被抗蝕劑掩模RM1保護，故其形狀的變化少，但右側(cè)壁面的氧化膜OX21由于刻蝕其形狀發(fā)生了變化。此外，槽TR21的右側(cè)的氮化膜SN11被刻蝕，成為臺階差部SP1。
其次，在圖29中示出的工序中，對槽TR21的內(nèi)壁進一步熱氧化，在增加氧化膜OX21的厚度的同時，對已露出的SOI層3的表面進行氧化，形成氧化膜OX22。
氧化膜OX22與氧化膜OX21相比，SOI層3的上部的端部邊緣部附近的氧化膜OX22的垂直方向和水平方向的厚度進一步變厚，同時，與使用圖15已說明的氧化膜OX12相同，在SOI層3的下部的端部邊緣部處，垂直方向和水平方向的厚度也變厚。
用氧化膜OX13填埋被具有這樣的形狀的氧化膜OX22覆蓋了內(nèi)表面的槽TR21，在圖30中示出利用CMP進行了平坦化的狀態(tài)。
在圖30中，由于與左側(cè)的氮化膜SN11的端部相比，具有臺階差部SP1的右側(cè)的氮化膜SN11的端部的厚度變薄，故在平坦化后的氧化膜OX13的厚度方面，在左右產(chǎn)生差別。
即，在利用CMP的平坦化處理中，由于將氮化膜SN11作為中止層來使用，故具有臺階差部SP1并變薄的右側(cè)端部的附近的氧化膜OX13與左側(cè)端部的附近的氧化膜OX13相比，被研磨得較多，作為結(jié)果，在平坦化后的氧化膜OX13的厚度方面產(chǎn)生差別。
接著，通過除去多晶硅層PS11、氮化膜SN11和氧化膜OX11，得到圖31中示出的合并隔離氧化膜BT2的剖面形狀。
這是由于在平坦化后的氧化膜OX13的厚度方面在左右產(chǎn)生了差別，故即使利用多晶硅層PS11、氮化膜SN11和氧化膜OX11的刻蝕也消除不了該差別的結(jié)果。
這樣，通過使作為CMP的中止層使用的氮化膜的厚度在開口部的左右不同，使平坦化后的氧化膜的厚度在左右產(chǎn)生差別，可使完全隔離氧化膜的一方的端部邊緣部比另一方厚。
<B-4. 變形例>
在以上的說明中，說明了預(yù)先減薄作為CMP的中止層使用的氮化膜的一方的端部的厚度的例子，但以下，使用圖32～圖38說明的方法，也能減薄氮化膜的端部的厚度。
圖32是示出與使用圖27已說明的工序相同的工序的圖，對相同的結(jié)構(gòu)，附以相同的符號。
在圖32中，只有下述這一點與圖27不同，即，在槽TR2的左側(cè)的氮化膜SN11的端部邊緣部附近，也使用具有開口部OP11的抗蝕劑掩模RM31，來代替抗蝕劑掩模RM21。開口部OP11沿槽TR2的延伸方向而配置。
然后，與抗蝕劑掩模RM31的開口圖形相一致地對槽TR2進行刻蝕，在圖33中示出使埋入氧化膜2露出來形成槽TR21的狀態(tài)。
圖33是與圖28中示出的結(jié)構(gòu)對應(yīng)的圖，只有下述這一點與圖27不同，即，與抗蝕劑掩模RM31的開口部OP11對應(yīng)地在氮化膜SN11上形成了凹部CP11。
其次，在圖34中示出的工序中，對槽TR21進一步進行熱氧化，在增加氧化膜OX21的厚度的同時，對已露出的SOI層3的表面進行氧化，形成氧化膜OX22。
其次，在圖35中示出的工序中，用氧化膜OX13填埋被氧化膜OX22覆蓋了內(nèi)表面的槽TR21。
如前面所說明的那樣，利用HDP(高密度等離子體)-CVD法來形成氧化膜OX13。在此，作為利用HDP-CVD法的成膜的特征，可舉出，在平坦的寬的平面上進行成膜的情況和在具有凹凸的窄的平面上進行成膜的情況下，在被形成的膜的厚度方面產(chǎn)生大的差別。
即，如圖35中所示，由凹部CP11規(guī)定的氮化膜SN11的端部邊緣部的凸部DP的面積窄、在其上部被形成的區(qū)域P的氧化膜OX13的厚度比在凹部CP11的外側(cè)(與槽TR21相反的一側(cè))的氮化膜SN11上形成的氧化膜OX13的厚度薄。
在圖35中，如使用圖7所說明的那樣，在氧化膜OX13上形成了被構(gòu)圖的抗蝕劑掩模RM13，以便覆蓋反映了槽TR21的臺階差形狀的凹凸部，將抗蝕劑掩模RM13配置成覆蓋區(qū)域P的氧化膜OX13。
與抗蝕劑掩模RM13的開口圖形相一致地將氧化膜OX13刻蝕到規(guī)定的深度，在圖36中示出除去了抗蝕劑掩模RM13的狀態(tài)。在圖36中，用氮化膜SN11的臺階差部SP1上的區(qū)域S示出的氧化膜OX13的厚度與用區(qū)域P示出的氧化膜OX13的厚度為同等程度，在該狀態(tài)下，如果利用CMP處理對氧化膜OX13進行平坦化，則以相同的方式對兩區(qū)域進行研磨。
然后，如圖37中所示，在區(qū)域P中，氮化膜SN11的凸部DP也一起被研磨，凹部CP11消失，形成了臺階差部SP2。
其結(jié)果，在平坦化后的氧化膜OX13中，在氮化膜SN11的左右端部附近，厚度變得均勻。
接著，通過除去多晶硅層PS11、氮化膜SN11和氧化膜OX11，得到圖38中示出的合并隔離氧化膜BT3的剖面形狀。
在合并隔離氧化膜BT3中，在左右端部邊緣部處，具有同等高度的隆起，厚度變得相同。
這是因為，由于平坦化后的氧化膜OX13的厚度在左右是均勻的，故在多晶硅層PS11、氮化膜SN11和氧化膜OX11的刻蝕后，在左右也變得均勻。
這樣，通過在作為CMP的中止層使用的氮化膜的端部處形成面積窄的凹凸，起到了與預(yù)先減薄氮化膜的一方的端部的厚度相同的效果。
再有，在以上已說明的本發(fā)明的實施例1和2中，示出了以在SOI層3上層疊了氧化膜OX11、多晶硅層PS11、氮化膜SN11的結(jié)構(gòu)為刻蝕掩模進行槽刻蝕的例子，但也可不使用多晶硅層PS11而在氧化膜OX11上直接形成氮化膜SN11。此時，利用氧化膜OX11的熱氧化來形成鳥翅。
此外，在實施例1和2中，說明了在合并了完全隔離氧化膜和局部隔離氧化膜的合并隔離氧化膜BT1～BT3中任意地控制其兩端邊緣部的例子，但不用說，也可以同樣的方式來控制完全隔離氧化膜和局部隔離氧化膜。
此外，在實施例1和2中，說明了將本發(fā)明應(yīng)用于作為在SOI襯底上形成的MOS晶體管的隔離氧化膜的槽隔離氧化膜的例子，但本發(fā)明的應(yīng)用不限于此，不用說，也可應(yīng)用于使用槽隔離氧化膜作為在體硅襯底上形成的MOS晶體管的隔離氧化膜的情況。
<C. 在實施例1、2中共同的進一步的作用和效果>
在以上已說明的本發(fā)明的實施例1和2中，說明了使其端部邊緣部的形狀成為鳥翅形狀、作為結(jié)果，具有只增加?xùn)叛趸さ亩瞬窟吘壊康暮穸冗@樣的作用和效果，但除此以外，還起到以下的作用和效果。
圖39是示出圖2中的A-O-C線的剖面的結(jié)構(gòu)的圖。在圖39中，配置NMOS晶體管M11和M12的區(qū)域NR的體區(qū)BR成為由合并隔離氧化膜BT1和局部隔離氧化膜PT1規(guī)定范圍的濃度高的p型雜質(zhì)區(qū)。而且，成為通過局部隔離氧化膜PT1的下部的SOI層3(p型阱區(qū))與NMOS晶體管M11(和M12)的溝道區(qū)(p型)導(dǎo)電性地連接的結(jié)構(gòu)。
在圖39中，示出了用抗蝕劑掩模RM31覆蓋NMOS晶體管M11(和M12)、對體區(qū)BR和未圖示的PMOS晶體管的源、漏層注入p型雜質(zhì)的工序。
圖40示出了用抗蝕劑掩模RM32覆蓋體區(qū)BR和未圖示的PMOS晶體管、對NMOS晶體管M11(和M12)的源、漏層注入n型雜質(zhì)的工序。
圖39和圖40的工序的順序不作限定，但必須用p型雜質(zhì)區(qū)來連接體區(qū)BR與NMOS晶體管M11(和M12)的溝道區(qū)。
為此，必須防止在n型雜質(zhì)的的注入時用抗蝕劑掩模覆蓋局部隔離氧化膜PT1、貫通局部隔離氧化膜PT1注入n型雜質(zhì)。但是，也有利用抗蝕劑掩模的偏移等不完全地覆蓋局部隔離氧化膜PT1的情況，此時，如果局部隔離氧化膜PT1薄，則有n型雜質(zhì)貫通了的情況。
但是，在本發(fā)明中，在局部隔離氧化膜、完全隔離氧化膜和合并隔離氧化膜中，控制其端部邊緣部的形狀，在成為元件邊緣的端部邊緣部中，控制其形狀，但由于在端部邊緣部以外保持其厚度，故可防止隔離氧化膜變薄而不希望的雜質(zhì)發(fā)生貫通這樣的現(xiàn)象。
按照本發(fā)明的第1方面所述的半導(dǎo)體裝置，由于在槽隔離氧化膜的橫向剖面中的左側(cè)和右側(cè)的端部邊緣處，槽隔離氧化膜的端部邊緣部的輪廓形狀不同，可使在槽隔離氧化膜的左右形成的MOS晶體管的柵氧化膜的端部邊緣部的厚度互不相同，可根據(jù)規(guī)格不同的MOS晶體管使柵氧化膜的端部邊緣部的形狀達到最佳化。
按照本發(fā)明的第2方面所述的半導(dǎo)體裝置，由于半導(dǎo)體襯底是SOI襯底，槽隔離氧化膜被配置在SOI襯底的表面內(nèi)，故可得到防止了SOIMOS晶體管的柵氧化膜的絕緣破壞的、可靠性高的半導(dǎo)體裝置。此外，由于只加厚柵氧化膜的端部邊緣部的厚度，故不會象增加?xùn)叛趸ふw的厚度的情況那樣使晶體管特性變壞。
按照本發(fā)明的第3方面所述的半導(dǎo)體裝置，由于槽隔離氧化膜的上部端部邊緣部在半導(dǎo)體襯底的表面內(nèi)具有以鳥翅狀突出的輪廓形狀，故在半導(dǎo)體元件是MOS晶體管的情況下，通過這樣來形成柵氧化膜，即，使柵氧化膜銜接到槽隔離氧化膜的鳥翅上，作為結(jié)果，增加了柵氧化膜的端部邊緣部的厚度，可得到防止了電場容易集中的柵電極端部邊緣部附近的的柵氧化膜的絕緣破壞的、可靠性高的半導(dǎo)體裝置。此外，由于只加厚柵氧化膜的端部邊緣部的厚度，故不會象增加?xùn)叛趸ふw的厚度的情況那樣使晶體管特性變壞。
按照本發(fā)明的第4方面所述的半導(dǎo)體裝置，由于槽隔離氧化膜同時具有完全槽結(jié)構(gòu)和局部槽結(jié)構(gòu)，故在其形成過程中，可容易地在完全槽結(jié)構(gòu)側(cè)和局部槽結(jié)構(gòu)側(cè)使上部端部邊緣部的輪廓形狀不同。
按照本發(fā)明的第5方面所述的半導(dǎo)體裝置，由于完全槽結(jié)構(gòu)一側(cè)的上部端部邊緣部的鳥翅狀的突出部的基部的隆起的高度較低，局部槽結(jié)構(gòu)一側(cè)的上部端部邊緣部的鳥翅狀的突出部的基部的隆起的高度較高，故在與完全槽結(jié)構(gòu)一側(cè)銜接的MOS晶體管中，可減薄柵氧化膜的端部邊緣部的厚度，可得到適合于用寄生晶體管的特性來設(shè)定晶體管特性的MOS晶體管的柵氧化膜，在與局部槽結(jié)構(gòu)一側(cè)銜接的MOS晶體管中，可加厚柵氧化膜的端部邊緣部的厚度，可得到適合于打算提高柵氧化膜的可靠性的MOS晶體管的柵氧化膜。
按照本發(fā)明的第6方面所述的半導(dǎo)體裝置，由于完全槽結(jié)構(gòu)一側(cè)的上部端部邊緣部的鳥翅狀的突出部的長度較長，局部槽結(jié)構(gòu)一側(cè)的上部端部邊緣部的鳥翅狀的突出部的長度較短，故可根據(jù)規(guī)格不同的MOS晶體管使柵氧化膜的端部邊緣部的形狀達到最佳化。
按照本發(fā)明的第7方面所述的半導(dǎo)體裝置，由于局部槽結(jié)構(gòu)一側(cè)的上部端部邊緣部的第1傾斜部具有大致為直線的輪廓形狀，故在柵電極的成形中，在除去不需要的材料時，可防止柵材料殘留在隔離氧化膜的表面上。此外，由于第2傾斜部在SOI層一側(cè)具有帶有圓形地突出的輪廓形狀，故可緩和因半導(dǎo)體裝置的制造過程中進行的熱處理或氧化處理而產(chǎn)生的、在SOI層與隔離氧化膜的界面附近產(chǎn)生的應(yīng)力，可抑制因該應(yīng)力而在SOI層中產(chǎn)生結(jié)晶缺陷的情況。
按照本發(fā)明的第8方面所述的半導(dǎo)體裝置，由于局部槽結(jié)構(gòu)一側(cè)的上部端部邊緣部的第1傾斜部在SOI層一側(cè)具有帶有圓形地凹陷的輪廓形狀，故在柵電極的成形中，在除去不需要的材料時，可提高防止柵材料殘留在隔離氧化膜的表面上的效果，此外，可減薄槽隔離氧化膜的端部邊緣部的厚度，可降低從SOI層的主表面突出的臺階差，由此，柵電極的形成工序等變得容易。此外，由于第2傾斜部在SOI層一側(cè)具有帶有圓形地突出的輪廓形狀，故可緩和因半導(dǎo)體裝置的制造過程中進行的熱處理或氧化處理而產(chǎn)生的、在SOI層與隔離氧化膜的界面附近產(chǎn)生的應(yīng)力，可抑制因該應(yīng)力而在SOI層中產(chǎn)生結(jié)晶缺陷的情況。
按照本發(fā)明的第9方面所述的半導(dǎo)體裝置，由于槽隔離氧化膜的下部端部邊緣部具有在SOI層與埋入氧化膜之間以鳥翅狀突出的輪廓形狀，故可改善SOI層與埋入氧化膜的界面狀態(tài)。
按照本發(fā)明的第10方面所述的半導(dǎo)體裝置的制造方法，可得到同時具有貫通SOI層達到埋入氧化膜的完全槽結(jié)構(gòu)和在其下部具有SOI層的局部槽結(jié)構(gòu)的槽隔離氧化膜。此外，該槽隔離氧化膜的上部端部邊緣部在SOI層的表面內(nèi)具有以鳥翅狀突出的輪廓形狀，同時，其輪廓形狀在橫向剖面中的左側(cè)和右側(cè)的端部邊緣處不同。
按照本發(fā)明的第11方面所述的半導(dǎo)體裝置的制造方法，可得到同時具有貫通SOI層達到埋入氧化膜的完全槽結(jié)構(gòu)和在其下部具有SOI層的局部槽結(jié)構(gòu)的槽隔離氧化膜。此外，該槽隔離氧化膜的上部端部邊緣部在SOI層的表面內(nèi)具有以鳥翅狀突出的輪廓形狀，同時，其輪廓形狀在橫向剖面中的左側(cè)和右側(cè)的端部邊緣處類似。
按照本發(fā)明的第12方面所述的半導(dǎo)體裝置的制造方法，由于氧化伸展層具有在SOI層上配置的氧化膜以及在氧化膜上配置的多晶硅層，故在第1氧化膜的形成時，多晶硅層被氧化，槽隔離氧化膜的上部端部邊緣部的鳥翅成為更明顯的形狀。
按照本發(fā)明的第13方面所述的半導(dǎo)體裝置的制造方法，由于以掩模層為中止層、利用化學(xué)機械研磨處理使第2氧化膜平坦化，故調(diào)整平坦化的程度，可調(diào)整槽隔離氧化膜的端部邊緣部的形狀。
按照本發(fā)明的第14方面所述的半導(dǎo)體裝置的制造方法，由于除去掩模層的第1端部邊緣部以便具有臺階差而變薄，由于利用化學(xué)機械研磨處理減薄完全槽的部分的第2氧化膜，增加局部槽的部分的第2氧化膜，故最終可得到完全槽結(jié)構(gòu)一側(cè)的上部端部邊緣部的鳥翅狀的突出部的基部的隆起的高度較低、局部槽結(jié)構(gòu)一側(cè)的上部端部邊緣部的鳥翅狀的突出部的基部的隆起的高度較高的槽隔離氧化膜。
按照本發(fā)明的第15方面所述的半導(dǎo)體裝置的制造方法，與合并槽的形成相一致，在掩模層的第1和第2規(guī)定區(qū)域的至少一方上形成凹部，利用凹部來規(guī)定凸部，但在利用高密度等離子體CVD法來形成第2氧化膜的情況下，該凸部上的第2氧化膜的厚度變薄，在利用化學(xué)機械研磨處理進行平坦化時同時研磨凸部，結(jié)果，使掩模層的端部邊緣部成為具有臺階差而變薄的形狀。
權(quán)利要求
1．一種半導(dǎo)體裝置，具備半導(dǎo)體襯底；在上述半導(dǎo)體襯底上形成的多個半導(dǎo)體元件；以及在上述半導(dǎo)體襯底的表面內(nèi)形成的槽內(nèi)埋入了氧化膜的槽隔離氧化膜，利用上述槽隔離氧化膜導(dǎo)電性地隔離上述多個半導(dǎo)體元件，其特征在于在上述槽隔離氧化膜的橫向剖面中的左側(cè)和右側(cè)的端部邊緣處，上述槽隔離氧化膜的上述端部邊緣部的輪廓形狀不同。
2．如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于上述半導(dǎo)體襯底是具備硅襯底、在該硅襯底上配置的埋入氧化膜和在該埋入氧化膜上配置的SOI層的SOI襯底，上述槽隔離氧化膜被配置在上述SOI襯底的表面內(nèi)。
3．如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于上述槽隔離氧化膜的上部端部邊緣部在上述半導(dǎo)體襯底的表面內(nèi)具有以鳥翅狀突出的輪廓形狀。
4．如權(quán)利要求2中所述的半導(dǎo)體裝置，其特征在于上述槽隔離氧化膜的橫向剖面中的左右的形狀不同，上述槽隔離氧化膜同時具有貫通上述SOI層到達上述埋入氧化膜的完全槽結(jié)構(gòu)和在其下部具有SOI層的局部槽結(jié)構(gòu)。
5．如權(quán)利要求3中所述的半導(dǎo)體裝置，其特征在于上述槽隔離氧化膜的上述完全槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的基部的隆起的高度較低，上述槽隔離氧化膜的上述局部槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的基部的隆起的高度較高。
6．如權(quán)利要求3中所述的半導(dǎo)體裝置，其特征在于上述槽隔離氧化膜的上述完全槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的長度較長，上述槽隔離氧化膜的上述局部槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的長度較短。
7．如權(quán)利要求6中所述的半導(dǎo)體裝置，其特征在于上述槽隔離氧化膜的上述局部槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的基部的輪廓形狀在遠離上述SOI層的方向的第1傾斜部和朝向上述SOI層的第2傾斜部處不同，上述第1傾斜部具有大致為直線的輪廓形狀，上述第2傾斜部在上述SOI層一側(cè)具有帶有圓形地突出的輪廓形狀。
8．如權(quán)利要求6中所述的半導(dǎo)體裝置，其特征在于上述槽隔離氧化膜的上述局部槽結(jié)構(gòu)一側(cè)的上述上部端部邊緣部的上述鳥翅狀的突出部的基部的輪廓形狀在遠離上述SOI層的方向的第1傾斜部和朝向上述SOI層的第2傾斜部處不同，上述第1傾斜部在上述SOI層一側(cè)具有帶有圓形地凹陷的輪廓形狀，上述第2傾斜部在上述SOI層一側(cè)具有帶有圓形地突出的輪廓形狀。
9．如權(quán)利要求2中所述的半導(dǎo)體裝置，其特征在于上述槽隔離氧化膜的下部端部邊緣部具有在上述SOI層與上述埋入氧化膜之間以鳥翅狀突出的輪廓形狀。
10．一種半導(dǎo)體裝置的制造方法，其特征在于，具備(a)準(zhǔn)備具備硅襯底、在該硅襯底上配置的埋入氧化膜和在該埋入氧化膜上配置的SOI層的SOI襯底的步驟；(b)在上述SOI層上形成氧化伸展層的步驟；(c)在上述氧化伸展層上形成具有規(guī)定的開口圖形的掩模層的步驟；(d)使用上述掩模層、在不從表面起使上述SOI層貫通的情況下有選擇地除去上述SOI層以形成槽的步驟；(e)至少從上述槽的底面的規(guī)定位置到橫向剖面中的第1側(cè)壁面的第1區(qū)域成為開口部，形成覆蓋至少從上述規(guī)定位置到橫向剖面中的第2側(cè)壁面的第2區(qū)域的抗蝕劑掩模的步驟；(f)使用上述抗蝕劑掩模除去上述槽以便到達上述埋入氧化膜，形成與上述第2區(qū)域?qū)?yīng)的部分成為在其下部具有SOI層的局部槽、與上述第1區(qū)域?qū)?yīng)的部分成為貫通了上述SOI層的完全槽的合并槽的步驟；(g)對上述合并槽的內(nèi)壁和上述氧化伸展層進行熱氧化、在上述合并槽的內(nèi)壁上形成第1氧化膜的步驟；以及(h)用第2氧化膜埋入上述合并槽、形成同時具有貫通上述SOI層以到達上述埋入氧化膜的完全槽結(jié)構(gòu)和在其下部具有上述SOI層的局部槽結(jié)構(gòu)的槽隔離氧化膜的步驟。
11．一種半導(dǎo)體裝置的制造方法，其特征在于，具備(a)準(zhǔn)備具備硅襯底、在該硅襯底上配置的埋入氧化膜和在該埋入氧化膜上配置的SOI層的SOI襯底的步驟；(b)在上述SOI層上形成氧化伸展層的步驟；(c)在上述氧化伸展層上形成具有規(guī)定的開口圖形的掩模層的步驟；(d)使用上述掩模層、在不從表面起使上述SOI層貫通的情況下有選擇地除去上述SOI層以形成槽的步驟；(e)對上述槽的內(nèi)壁和上述氧化伸展層進行熱氧化、在上述槽的內(nèi)壁上形成第1氧化膜的步驟；(f)至少從上述槽的底面的規(guī)定位置到橫向剖面中的第1側(cè)壁面的第1區(qū)域成為開口部，形成覆蓋至少從上述規(guī)定位置到橫向剖面中的第2側(cè)壁面的第2區(qū)域的抗蝕劑掩模的步驟；(g)使用上述抗蝕劑掩模除去上述槽以便到達上述埋入氧化膜，形成與上述第2區(qū)域?qū)?yīng)的部分成為在其下部具有SOI層的局部槽、與上述第1區(qū)域?qū)?yīng)的部分成為貫通了上述SOI層的完全槽的合并槽的步驟；以及(h)用第2氧化膜埋入上述合并槽、形成同時具有貫通上述SOI層以到達上述埋入氧化膜的完全槽結(jié)構(gòu)和在其下部具有上述SOI層的局部槽結(jié)構(gòu)的槽隔離氧化膜的步驟。
12．如權(quán)利要求10或11中所述的半導(dǎo)體裝置的制造方法，其特征在于上述氧化伸展層具有在上述SOI層上配置的氧化膜；以及在上述氧化膜上配置的多晶硅層。
13．如權(quán)利要求10或11中所述的半導(dǎo)體裝置的制造方法，其特征在于上述步驟(h)具有(h-1)形成上述第2氧化膜、使其在埋入上述合并槽的同時覆蓋上述掩模層上的整個區(qū)域的步驟；以及(h-2)以上述掩模層為中止層、利用化學(xué)機械研磨處理使上述第2氧化膜平坦化的步驟。
14．如權(quán)利要求13中所述的半導(dǎo)體裝置的制造方法，其特征在于從上述第1區(qū)域起到與上述第1區(qū)域鄰接的上述掩模層的第1端部邊緣部上設(shè)置上述抗蝕劑掩模的上述開口部，與上述合并槽的形成相一致，除去上述掩模層的上述第1端部邊緣部以便具有臺階差，部分地減薄上述掩模層的厚度。
15．如權(quán)利要求13中所述的半導(dǎo)體裝置的制造方法，其特征在于還具有在與上述第1區(qū)域鄰接的上述掩模層的第1端部邊緣部的第1規(guī)定區(qū)域和與上述第2區(qū)域鄰接的上述掩模層的第2端部邊緣部的第2規(guī)定區(qū)域上的至少一方上被配置的局部開口部，與上述合并槽的形成相一致，在上述掩模層的上述第1和第2規(guī)定區(qū)域的至少一方上形成凹部。
全文摘要
本發(fā)明提供一種包含不加厚柵氧化膜而防止了柵氧化膜的絕緣破壞的的MOS晶體管的半導(dǎo)體裝置及其制造方法。合并隔離氧化膜BT1的柵電極GT13一側(cè)的部分貫通SOI層3到達埋入氧化膜2,而柵電極GT12一側(cè)的部分成為在其下部具有阱區(qū)的剖面形狀。而且,合并隔離氧化膜BT1的端部邊緣部的形狀成為LOCOS隔離氧化膜中的鳥翅狀。其結(jié)果,柵氧化膜G012和G013的端部邊緣部的部分的厚度在局部變厚。
文檔編號H01L27/12GK1309423SQ0013143
公開日2001年8月22日 申請日期2000年10月18日 優(yōu)先權(quán)日2000年2月17日
發(fā)明者巖松俊明, 一法師隆志, 松本拓治 申請人:三菱電機株式會社