專利名稱：具有電容器保護層的半導體存儲器件及其制備方法
技術領域：
本發(fā)明涉及半導體存儲器件及其制備方法，尤其是涉及具有電容器保護層的半導體存儲器件及其制備方法。
近年來，在制備半導體存儲器件領域中，利用鐵電材料形成電容器介質層的方法已引起極大關注。這是因為在非易失性半導體裝置中，鐵電材料的剩余極化強度(Pr)適應于二進制存儲器的概念，二進制存儲器形成已廣泛應用的數(shù)字存儲器裝置的基礎。目前，得到使用的兩種主要鐵電材料PZT(Pb(Zr、Ti)O3和SBT(SrBi2Ta2O9)。
然而，在利用鐵電材料形成半導體存儲器件的電容器介質層中，嚴重問題在于形成電容器之后完成的半導體存儲器件的集成步驟期間，鐵電材料的鐵電性能退化。具體而言，形成電容器之后，接之以層間介質(ILD)步驟、金屬間介質(IMD)步驟、鈍化步驟等。在這些步驟期間，衍生出雜質尤其是氫離子。在形成步驟期間，衍生的氫離子夾雜進入ILD層、IMD層或鈍化層之后，可直接擴散到電容器，或可逐漸擴散到電容器。結果，剩余極化強度(Pr)(用作電容器介質層的鐵電材料的鐵電性能的一種)下降到臨界水平，從而電容器不正常。
例如，當ILD步驟期間暴露形成在半導體上的鐵電電容器以便形成其上的氧化硅層的ILD膜時，電容器介質層惡化。即在使用等離子體增強化學汽相沉積(PECVD)形成具有氧化硅層的ILD步驟中，硅烷(SiH4)和氧氣(O2)用作反應氣體，衍生出作為副產物的氫離子。衍生的氫離子直接擴散到鐵電電容器的介質層或夾雜到ILD步驟形成的ILD膜，從而惡化了電容器介質層。結果，電容器介質層的Pr值下降到臨界水平，導致電容器介質層的鐵電性能的退化。在半導體存儲器件的集成步驟中的電容器介質層的惡化并不只限定于ILD步驟，在形成IMD膜的IMD步驟及其形成鈍化層的鈍化步驟中也發(fā)生。
為解決該問題，傳統(tǒng)半導體存儲器件的制備技術采用單絕緣層密封電容器的方法。例如，U．S．專利No．5822175公開了用氧化硅層、摻雜氧化硅層或氮化硅層密封電容器的方法，以便通過氫擴散防止電容器介質層的惡化。
同時，在形成電容器中，半導體基底上形成電容器介質層之后，氧氣氣氛下600-800℃的溫度下加熱以晶化，從而可提高其絕緣性能。此外，形成電容器之后，氧氣氣氛下450-600℃的溫度下進行熱處理，修復在形成電容器期間進行的干蝕刻步驟引起的損傷，并穩(wěn)定所得的電容器。
然而，在熱處理期間，氧擴散到接觸栓塞，接觸栓塞電連接摻雜區(qū)例如源區(qū)和電容器，從而提高接觸電阻。例如，在接觸栓塞由摻雜多晶硅形成的情況下，擴散到接觸栓塞的氧與多晶硅反應，從而在接觸栓塞與電容器之間的界面上形成氧化硅層。結果，接觸電阻升高到降低半導體存儲器件的運行速度的程度。
為解決上述問題，本發(fā)明的目的是提供具有電容器保護層和用于形成低電阻接觸的材料層的半導體存儲器件，電容器保護層可通過雜質的擴散防止電容器介質層的惡化。
本發(fā)明的另一目的是提供制備半導體存儲器件的方法，它確保形成電容器之后進行的半導體裝置集成的電容器保護。
為實現(xiàn)本發(fā)明的第一目的，按照本發(fā)明的半導體存儲器件的一個實施例包括具有下電極、上電極以及位于下和上電極之間的電容器介質層的電容器。還提供具有多層結構的密封層。密封層可覆蓋電容器的整個表面，并包括至少兩個由不同絕緣材料形成的材料層。介質層也形成在密封層上，而金屬接觸經密封層和介質層形成以便接觸上電極。
優(yōu)選密封層包括至少阻隔層和電容器保護層，阻隔層位于電容器保護層之下，而阻隔層和電容器保護層由不同材料層形成。如果密封層具有雙層結構，除在其上形成金屬接觸的上電極部分之外，阻隔層可以是覆蓋電容器整個表面的介質層，而電容器保護層可以是覆蓋阻隔層整個表面的介質層。優(yōu)選阻隔層由能防止形成在阻隔層之下的材料層和電容器保護層之間的反應的材料層形成，特別優(yōu)選阻隔層由TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。
優(yōu)選電容器保護層由能防止陷入介質層的氫擴散到電容器介質層的材料組成，介質層形成在電容器保護層上，特別優(yōu)選電容器保護層由Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。優(yōu)選電容器保護層的材料層不同于阻隔層的材料層。
半導體存儲器件還包括金屬接觸之上的鈍化層和介質層。此外，氫阻擋層可選擇性位于金屬接觸與鈍化層之間，阻礙氫(夾雜在鈍化層138中)擴散到電容器介質層。優(yōu)選氫阻擋層由Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。
按照本發(fā)明的半導體存儲器件還包括電容器的下層間介質膜和經層間介質膜形成的導電栓塞。導電栓塞與電容器下電極和硅化鈷層組成的層間電連接，硅化鈷層在電容器下電極和導電栓塞之間延伸。
按照本發(fā)明的半導體存儲器件還包括電容器之下的層間介質膜和經層間介質膜形成的導電栓塞。導電栓塞可與電容器下電極電連接。導電栓塞可只由硅化鈷層形成或作為導電層和硅化鈷層的雙層。
按照本發(fā)明的半導體存儲器件的另一實施例包括具有下電極、上電極以及位于下電極和上電極之間的電容器介質層的電容器。還提供密封層以覆蓋電容器的整個表面。密封層可具有至少包括由不同絕緣材料組成的阻隔層和電容器保護層的多層結構，其中阻隔層形成在電容器保護層之下。
按照本發(fā)明的半導體存儲器件的再一實施例包括具有下電極、上電極以及位于下電極和上電極之間的電容器介質層的電容器。介質層形成在電容器之上。金屬接觸經介質層形成以便與上電極接觸，而鈍化層形成金屬接觸之上。在該實施例中，氫阻擋層位于金屬接觸與鈍化層之間。
為實現(xiàn)本發(fā)明的第二目的，制備半導體存儲器件的方法的一個實施例包括形成具有下電極、上電極以及位于下電極和上電極之間的電容器介質層的電容器的步驟。還形成具有多層結構的密封層，從而覆蓋電容器的整個表面。
具有多層結構的密封層可包括由不同材料組成的阻隔層和電容器保護層。阻隔層可形成在電容器保護層之下。對于雙層密封層，阻隔層覆蓋電容器的整個表面，而電容器覆蓋阻隔層。
在按照本發(fā)明的半導體存儲器件制備方法中，形成阻隔層之后，可在約400-600℃的溫度下氧氣氣氛中進行熱處理過程。阻隔層可由能防止下層與電容器保護層之間的反應、和／或能防止電容器介質材料揮發(fā)的材料組成。優(yōu)選阻隔層可由TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。
電容器保護層可由能阻擋氫擴散到介質層的材料層組成。優(yōu)選電容器保護層可由TiO2層、Ta2O5層、Al2O3層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。在此，電容器保護層由與用于形成阻隔層的材料的不同材料組成。
在按照本發(fā)明的半導體存儲器件制備方法中，形成密封層之后，可進行在密封層上形成介質層、經介質層形成金屬接觸以便與上電極接觸以及在具有金屬接觸的半導體基底之上形成鈍化層的步驟。
在形成鈍化層之前，氫阻擋層可形成在半導體基底的整個表面之上。優(yōu)選氫阻擋層可由Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。優(yōu)選通過原子層沉積(ALD)工藝形成氫阻擋層。
在按照本發(fā)明的半導體存儲器件制備方法的另一實施例中，包括在半導體基底上形成預定半導體集成電路器件以及在具有半導體集成電路器件的半導體基底之上形成鈍化層的步驟。氫阻擋層也可在形成鈍化層之前形成在半導體基底的整個表面之上。
參考附圖，通過詳細描述優(yōu)選實施例，可更清楚本發(fā)明的上述目的和優(yōu)點。


圖1A是說明按照本發(fā)明的半導體存儲器件的第一實施例的剖面圖；圖1B是說明按照本發(fā)明的半導體存儲器件的第二實施例的剖面圖；圖2A-2E是部分說明5個示意結構的平面圖，每個具有導電栓塞、層間層和電容器，并可作為部件包括在按照本發(fā)明的半導體存儲器件中；圖3A-3J是說明按照本發(fā)明的制備半導體存儲器件方法的第一實施例的平面圖；圖4A和4B是說明按照本發(fā)明的制備半導體存儲器件方法的第二實施例的平面圖；圖5是說明按照本發(fā)明的制備半導體存儲器件方法的第六實施例的平面圖；圖6和7是相對通過按照本發(fā)明的方法制備的樣品C1，分別表示電容器的電容器介質層的滯后回路和電容器的泄漏電流性能的圖；圖8和9是對于按照本發(fā)明的方法制備的樣品C1以及由不同方法制備樣品C2和C3，表示滯后回路和阻隔層接觸電阻的曲線圖。
參考附圖詳細描述本發(fā)明，其中表示本發(fā)明的優(yōu)選實施例，涉及具有用多層密封電容器的半導體存儲器件及其制備方法。然而，本發(fā)明可以以不同形式體現(xiàn)并且不限定此處列出實施例來構成；而且，提供這些實施例使得該公開徹底并完全，將本發(fā)明的理念表達給本領域的技術人員。圖中，為闡明起見，夸大了層和區(qū)域的厚度。也應理解，當提到“一層在另一層或基底上”時，這表明，該一層可直接在另一層或基底上，或也存在中間層。在本發(fā)明的實施例中，參考圖1-圖5所述，半導體存儲器件的電容器以位線結構上的電容器(COB)形成。然而，本發(fā)明也可應用于電容器以位線結構下的電容器(CUB)形成的情況。
圖1A是說明按照本發(fā)明的第一實施例的半導體存儲器件結構的剖面圖。參考圖1A，通過硅局部氧化(LOCOS)工藝，隔離層101形成在半導體基底上，確定有源區(qū)，而場效應晶體管(FET)T形成在有源區(qū)上。確定有源區(qū)的隔離層101可通過溝槽隔離技術形成。場效應晶體管T包括柵極102、源區(qū)104和漏區(qū)106。由氧化物組成的柵氧化物層108位于柵極102與半導體基底100之間。同時，側壁間隔110由柵極102的側壁上的氮化物層形成。
具有隔離層101和場效應晶體管T的半導體基底100的整個表面被第一層間介質(ILD)膜112所覆蓋，而第二ILD膜114再次在第一ILD膜112上沉積。第一和第二ILD膜112和114可以是硼硅酸鹽玻璃(BSG)層、磷硅酸鹽玻璃(PSG)層、硼磷硅酸鹽玻璃(BPSG)層、四乙氧基原硅烷玻璃(TEOS)、未摻雜硅酸鹽玻璃(USG)層、臭氧(O3)-TEOS層、等離子體增強(PE)-TEOS層或這些層的復合層。此外，在第一ILD膜112中形成著陸栓塞116，而在第二ILD膜114中形成位線接觸墊118。而且，導電栓塞120經第一和第二ILD膜112和114形成。盡管未示出，位線接觸墊118與位線(未示出)電連接，而著陸栓塞116電連接半導體基底100的摻雜區(qū)例如漏區(qū)106以及位線接觸墊118。導電栓塞120與形成在第二ILD膜114上的電容器C以及半導體基底100的摻雜區(qū)例如源區(qū)104連接。半導體存儲器件的電容器C包括下電極122、電容器介質層124和上電極126，中層間128位于電容器C與第二ILD膜114之間。
圖1A中，示意性說明導電栓塞120、界面層128和電容器C，因為導電栓塞120、中層間128和電容器C的特定結構可分別在按照本發(fā)明的半導體存儲器件中改變。下面參考圖2A和2E，描述界面層128和電容器C的各種結構。
用于保護電容器C的具有多層結構的密封層EL形成在電容器C的整個表面(除上電極126的部分表面之外)和第二ILD膜114的表面上。同時，第三ILD膜134形成在密封層EL上，而上電極金屬接觸136形成在未被密封層EL覆蓋的上電極126的部分表面上。第三ILD膜134可以是BSG層、PSG層、BPSG層、TEOS層、USG層、O3-TEOS層、PE-TEOS層或這些層的復合層。
期望多層密封層EL在保護電容器的同時，完成如下功能。首先，密封層EL必須能防止電容器介質層124的揮發(fā)。例如，當電容器介質層124由鐵電層例如PZT、BST或PLZT層組成時，重要的是防止氧原子從電容器介質層124中除去。這是因為電容器介質層124的揮發(fā)可使電容器C的性能惡化，從而可退化通過聚積電荷而儲存信息的內在功能。其次，密封層EL應能阻擋氫擴散到電容器介質層124，氫夾雜在電容器C附近形成的材料層中例如第三ILD膜134。
優(yōu)選密封層EL包括至少不同絕緣材料組成的阻隔層和電容器保護層。電容器保護層起防止氫擴散到電容器介質層124中的作用。形成在電容器保護層之下的阻隔層防止電容器保護層和下面材料層之間的反應、和／或防止電容器介質層的揮發(fā)。阻隔層與電容器保護層的主要作用不同，但阻隔層和電容器保護層可共同完成這些保護作用。
至于密封層EL的多層結構，密封層EL可具有如下結構。例如，對于三層密封層EL，可具有阻隔層、緩沖層和電容器保護層順序疊層的結構。另一方面，對于雙層密封層EL，可具有阻隔層和電容器保護層順序疊層的結構。應理解密封層EL的結構并不限定雙層和三層結構以及構成密封層EL的材料層數(shù)量，其結構可以改變。
在表示按照本發(fā)明第一實施例的半導體存儲器件的結構的圖1A中，密封層具有雙層結構。阻隔層130直接覆蓋電容器C的表面(除上電極126的部分表面之外)以及第二ILD層114的表面。同時，電容器保護層132直接形成在阻隔層130上。
考慮到阻隔層130的功能，選擇用于阻隔層130的材料層。優(yōu)選阻隔層130可以是TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層。在選擇用于阻隔層130的材料層中，優(yōu)選不與電容器介質層124反應的材料層。因此，根據(jù)所選擇的材料層類型，確定用于阻隔層130的材料層類型以便形成電容器介質層124。例如，如果電容器介質層124由鐵電層例如PZT、BST或PLZT層組成，阻隔層130可由所謂濺射工藝形成的TiO2層的濺射TiO2層組成。然而，在選擇TiO2作為阻隔層130的材料的情況下，利用包括化學汽相沉積(CVD)、低壓化學汽相沉積(LPCVD)、次大氣壓化學汽相沉積(SACVD)、等離子體增強的化學汽相沉積(PECVD)、原子層沉積(ALD)和激光燒蝕(LA)的多種工藝，可形成阻隔層130。在利用非TiO2的其它材料作為阻隔層130的情況下，可采用上述技術。鑒于所需要的功能以及所選擇的作為阻隔層130的材料的物理和化學性能，確定阻隔層130的厚度。優(yōu)選阻隔層130的厚度約為50-150。同時，阻隔層130可以是在400-600℃溫度下氧氣氣氛中熱處理而穩(wěn)定阻隔層130的所需功能的材料層。
鑒于電容器保護層132的功能，確定用于電容器保護層132的材料。優(yōu)選電容器保護層132可以是TiO2層、Ta2O5層、Al2O3層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層。在此，根據(jù)所選擇的作為電容器介質層124和阻隔層130的材料層類型，可改變用于電容器保護層132的材料層類型。例如，易于與阻隔層130反應的材料層不適合電容器保護層132。此外，優(yōu)選電容器保護層132由不同于阻隔層130的材料層組成。例如，當電容器介質層124由鐵電層例如PZT、BST或PLZT層形成，而阻隔層130由濺射TiO2層形成時，優(yōu)選電容器保護層132由所謂ALD工藝形成的Al2O3層的ALD-Al2O3層組成，然而，在選擇Al2O3作為電容器保護層132的材料的情況下，利用包括化學汽相沉積(CVD)、低壓化學汽相沉積(LPCVD)、次大氣壓化學汽相沉積(SACVD)、等離子體增強的化學汽相沉積(PECVD)、原子層沉積(ALD)和激光燒蝕(LA)的多種工藝，可形成電容器保護層132。在利用非Al2O3的其它材料的情況下，上述技術可應用于電容器保護層132。電容器保護層132可以是400-600℃溫度下氧氣氣氛中熱處理而穩(wěn)定電容器保護層132的所需功能的材料層。鑒于所需要的功能以及形成電容器保護層的所選擇材料的物理和化學性能，確定電容器保護層132的厚度。優(yōu)選電容器保護層132的厚度約為50-5000，更優(yōu)選厚度約為50-1500。
在上電極金屬接觸136和第三ILD膜134之上形成鈍化層138。鈍化層138可以是氧化硅層、氮化硅層或氮氧化硅層。鈍化層138的厚度約為2000-20000。
為防止氫擴散到半導體存儲器件的電容器C中，氫阻擋層140可交替形成在第三ILD膜134和鈍化層138之間。氫阻擋層140基本上起與電容器保護層132相同的作用。換句話說，氫阻擋層140阻擋夾雜在鈍化層138中的氫經上電極金屬接觸136擴散到電容器中，從而保護電容器介質層124免受氫沖擊。優(yōu)選氫阻擋層140可以是Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或這些層的復合層。更優(yōu)選ALD-Al2O3層作為氫阻擋層140，因為其晶體結構穩(wěn)定而比其它層致密并具有100％的臺階覆蓋。在選擇Al2O3作為形成氫阻擋層140的材料的情況下，氫阻擋層140可以是CVD-Al2O3層、LPCVD-Al2O3層、SACVD-Al2O3層、PECVD-Al2O3層、濺射-Al2O3層或LA-Al2O3層。優(yōu)選氫阻擋層140的厚度約為50-2000，更優(yōu)選厚度約為200-300。
在一定情況下，氫阻擋層140可以是400-600℃溫度下氧氣氣氛中熱處理而穩(wěn)定的材料層。利用穩(wěn)定的材料層作為氫阻擋層140可提高氫擴散阻擋作用。
盡管未示出，緩沖層可以位于氫阻擋層140與第三ILD層134之間。例如，緩沖層可以是APCVD工藝(常壓CVD)形成的氧化物層或PECVD工藝形成的氧化物層。在緩沖中層是APCVD工藝形成的氧化物層的情況下，可以是O3-TEOS層、PSG層或BPSG層。同時，在緩沖中層是PECVD工藝形成的氧化物層的情況下，可以是PE-TEOS層或PE-SiH4層。優(yōu)選緩沖層厚度約為50-1000。
圖1B說明了按照本發(fā)明第二實施例的半導體存儲器件的結構。形成在半導體基底100上的隔離層101、場效應晶體管T、第一ILD膜112、第二ILD膜114、第一ILD膜112上的著陸栓塞116、第二ILD膜114上的位線接觸墊118、經第一與第二ILD膜112和114形成的導電栓塞120基本上與圖1A的結構相同。
參考圖1B，半導體存儲器件的導電栓塞120和電容器C電連接，而中層間128位于其間。電容器C包括下電極122、電容器介質層124和上電極126。電容器C的下電極122和電容器介質層124和第三ILD膜134上，擴散阻擋間隔142位于電容器介質層124的側壁與第三ILD膜134之間。
按照本發(fā)明第二實施例的半導體存儲器件的導電栓塞120、界面層128和電容器C可以以各種結構實現(xiàn)，如同圖1A的第一實施例的半導體存儲器件。下面參考圖2A-2E將描述這些結構。
優(yōu)選擴散阻擋間隔142由能防止夾雜在第三ILD膜中的氫擴散到電容器介質層124中的材料層組成。優(yōu)選擴散阻擋間隔142可以是Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層、PbTiO3層或這些層的復合層，更優(yōu)選擴散阻擋間隔142是ALD-Al2O3層。當形成非Al2O3層的材料層作為擴散阻擋間隔142時，最好采用ALD技術。
具有多層結構的密封層EL覆蓋第三ILD膜134的表面、電容器介質層124的部分表面以及電容器C的上電極126的部分表面和側壁。
對于本發(fā)明的第一實施例，第二實施例的半導體存儲器件的密封層EL也具有包括阻隔層130和電容器保護層132的雙層結構。第四ILD膜144形成在密封層EL上，而上電極金屬接觸136經第四ILD膜144和密封層EL形成。此外，鈍化層138形成在第四ILD膜144和上電極金屬接觸136之上。第三ILD膜134和第四ILD膜144基本上由與第一ILD膜112相同的材料層組成。用于鈍化層138的材料層類型已在按照本發(fā)明第一實施例的半導體存儲器件中描述過，因此不重復該描述。
至于按照本發(fā)明的半導體存儲器件的第一實施例，氫阻擋層140可以交替位于第四ILD膜144和鈍化層138之間，用于更有效保護電容器C遭受氫的擴散。用于氫阻擋層140的材料層類型及其厚度已在按照本發(fā)明第一實施例的半導體存儲器件中描述過，因此不重復該描述。
對于半導體存儲器件的第一實施例，緩沖層(未示出)可交替形成在擴散阻隔層140與第四ILD膜144之間。用于緩沖層的材料層類型及其厚度已在按照本發(fā)明第一實施例的半導體存儲器件中描述過，因此不重復該描述。
如上所述，在圖1A和1B中示意性說明導電栓塞120、界面層128和電容器C。因此，相對導電栓塞120結構的優(yōu)選實施例，下文將參考圖2A-2E詳細描述界面層128和電容器C。圖2A所述的導電栓塞120、界面層128和電容器C限定于圖1A和1B的R所示的區(qū)域，從而將電容器C的側面外形不予考慮。導電栓塞120、界面層128和電容器的如下各種結構可分別被圖1A和1B所示的半導體存儲器件所采用。
圖2A說明包含在按照本發(fā)明的半導體存儲器件中的第一實施例的導電栓塞120、界面層128和電容器C。參考圖2A，與摻雜區(qū)例如半導體基底100的源區(qū)104接觸的導電栓塞120a經半導體基底100上的第二和第一ILD膜114和112而形成。導電栓塞120a包括下栓塞200和上栓塞202。優(yōu)選下栓塞200由低電阻的導電材料形成，而優(yōu)選上栓塞202由抗氧化并具有熱穩(wěn)定薄膜電阻的導電材料組成。優(yōu)選下栓塞200可以是摻雜多晶硅層，而上栓塞202是硅化鈷層。上栓塞200可以由摻雜多晶硅層、鎢(W)層、鉭(Ta)層、釕(Ru)層、銥(Ir)層、鉑(Pt)層、鋨(Os)層、硅化鎢層、氮化鎢層或這些層的復合層。上栓塞202可以由硅化鎳層、硅化鈦、硅化鉭層、硅化鉻層或硅化鉿(Hf)層形成。上栓塞202的厚度約為50-1000，更優(yōu)選厚度約為300-500。
其中粘合層204和擴散阻隔層206順序疊層的界面層128a形成在第二ILD膜114上。此外，其中金屬氧化物層208和耐熱金屬層210順序疊層的電容器下電極122a形成在界面層128a上。同時，電容器介質層124a和電容器上電極126a順序形成在電容器下電極122a上。優(yōu)選粘合層204可由能改善擴散阻隔層206與其下面層即第二ILD膜114之間的粘合的材料層組成。因此，優(yōu)選粘合層204由過渡金屬層組成。擴散阻隔層206可以由能使金屬氧化物層208與形成在金屬氧化物層208上的材料層之間的反應最小的材料層以及導電栓塞120a形成。因此，優(yōu)選擴散阻隔層206由過渡金屬氮化物層或貴金屬層形成。例如，優(yōu)選Ti層作為粘合層，粘合層204的厚度范圍為20-150，更優(yōu)選50。此外，用于擴散阻隔層206的過渡金屬氮化物層可以由TiN層形成，而用于擴散阻隔層206的貴金屬層可以是Ir層和Ru層。優(yōu)選擴散阻隔層206的厚度約為500-1500，更優(yōu)選厚度約為1000。盡管在本實施例中分別引入Ti層與TiN層、Ir層與Ru層作為用于粘合層204與擴散阻隔層206的材料層，本領域的技術人員應理解用于粘合層204與擴散阻隔層206的材料層并不限定于上述材料層，任何合適材料可以適用于粘合層204和擴散阻隔層206。
當電容器介質層124a中的氧被除去時，優(yōu)選金屬氧化物層208由能提供氧給下電極122a上的電容器介質層124a的材料層組成，從而防止電容器介質層的介質性能的惡化。更優(yōu)選金屬氧化物層208由IrO2層組成。金屬氧化物層208可以由IrO2層、RuO2層、LaSrCoO3層、(Ca、Sr)RuO3層或這些層的復合層組成。根據(jù)形成金屬氧化物層的材料層，改變金屬氧化物層208的厚度。然而，優(yōu)選金屬氧化物層的厚度約為200-800。例如，如果選擇IrO2層作為金屬氧化物層208的材料層，可形成厚度約500的金屬氧化物層208。
優(yōu)選耐熱金屬層210由相對電容器介質層124a具有良好界面性能的材料層組成。耐熱金屬層210可以由Pt層組成。優(yōu)選耐熱金屬層210可以由Pt層、Ir層、Ru層、Rh層、Os層、鏷(Pa)層或這些層的復合層組成。根據(jù)形成耐熱金屬層的材料層，改變耐熱210的厚度。然而，優(yōu)選耐熱金屬層210的厚度約為1000-2000。例如，如果選擇Pt層作為耐熱金屬層210的材料層，可形成厚度約1500的耐熱金屬層210。
對于高容量的電容器C1，電容器介質層124a可由TiO2層、SiO2層、Ta2O5層、Al2O3層、SiO2／SiN層、BaTiO3層、SrTiO3層、(Ba、Sr)TiO3層、Bi4Ti3O12層、PbTiO3層、PZT(Pb、La)(Zr、TiO3)層、(SrBi2Ta2O3)(SBT)層或這些層的復合層構成。
電容器上電極126a可以是耐熱金屬層、金屬氧化物層或這些層的復合層。優(yōu)選形成具有雙層結構的電容器上電極126a，其中順序疊層金屬氧化物層212和耐熱金屬層214。優(yōu)選金屬氧化物層212是IrO2層，而耐熱金屬層214是Ir層。金屬氧化物層212可以是IrO2層、RuO2層、IrO2層、(Ca、Sr)RuO2層、LaSrCoO3層或這些層的復合層。耐熱金屬層214可以是Pt層、Ir層、Ru層、Rh層、Os層、Pd層或這些層的復合層。在電容器上電極126a具有包括IrO2層和Ir層的雙層結構的情況下，形成厚度約100-1000的IrO2層和厚度約400-2000的Ir層。
如上所述，在導電栓塞120a的上栓塞202由具有熱穩(wěn)定薄膜電阻的材料層例如硅化鈷層組成的情況下，電容器C1和導電栓塞120之間的接觸電阻降低，從而改善半導體存儲器件的運行速度。
圖2B說明了可包含在按照本發(fā)明的半導體存儲器件中的第二實施例的導電栓塞120、界面層128和電容器C。參考圖2B，與摻雜區(qū)例如源區(qū)104接觸的導電栓塞120b經半導體基底100上的第二和第一ILD膜114和112形成。與圖2A所示的接觸栓塞120a相反，圖2B的導電栓塞120b由單材料層形成。優(yōu)選導電栓塞120b由抗氧化并具有熱穩(wěn)定薄膜電阻的導電材料形成。例如，導電栓塞120b可以由硅化鈷層形成。各種材料層可用作導電栓塞120b，包括例如硅化鎳層、硅化鈦層、硅化鉭層、硅化鉿層和硅化鉻層。
順序疊層粘合層216和擴散阻隔層218的界面層128b形成在導電栓器120b上。此外，順序疊層金屬氧化物層220和耐熱金屬層222的電容器下電極122b形成在界面層128b上。而且，電容器介質層124b和電容器上電極126b順序形成在電容器下電極126b上。用于粘合層216、擴散阻隔層218、金屬氧化物層220、耐熱金屬層222、電容器介質層124b和電容器上電極126b的材料層類型以及這些層的結構和厚度基本上與圖2A所示的結構相同。
當導電栓塞120b由具有熱穩(wěn)定薄膜電阻的材料層例如硅化鈷層形成時，電容器C2與導電栓塞120b之間的接觸電阻可降低，從而改善半導體存儲器件的運行速度。
圖2C說明了可包含在按照本發(fā)明的半導體存儲器件中的第三實施例的導電栓塞120、界面層128和電容器C。參考圖2C，具有單層結構的導電栓塞120c經半導體基底100上的第二和第一ILD膜114和112形成。導電栓塞120a與摻雜區(qū)例如半導體基底的源區(qū)104接觸。導電栓塞120c基本上可由圖2A的下栓塞200相同材料形成。例如，導電栓塞120c可由摻雜多晶硅組成。順序疊層導電層224、硅化物層226和擴散阻隔層228的界面層形成在導電栓塞120c和第二ILD膜114上。導電層224基本上與圖2A的下栓塞200的材料層相同。例如，導電層224可由摻雜多晶硅形成。優(yōu)選導電層224的厚度約為3000-10000。此外，優(yōu)選硅化物層226是硅化鈷層，厚度約為300-500。擴散阻隔層228基本上由與圖2A的擴散阻隔層206的相同材料組成。例如，擴散阻隔層228可以是Ir層，厚度約為300-1500。
此外，順序疊層金屬氧化物層230和耐熱金屬層232的電容器下電極122c形成在界面層128c上。電容器介質層124c和電容器上電極126c順序形成在電容器下電極122c上。用于金屬氧化物層230、耐熱金屬層232、電容器介質層124c和電容器上電極126c的材料層類型以及這些層的結構和厚度基本上與圖2A所示的結構相同。
如上所述，在耐熱并具有熱穩(wěn)定薄膜電阻的硅化物層226例如硅化鈷層包含在界面層128c中的情況下，電容器C3與導電栓塞210c之間的接觸電阻可降低，從而改善半導體存儲器件的運行速度。
圖2D說明了可包含在按照本發(fā)明的半導體存儲器件中的第四實施例的導電栓塞120、界面層128和電容器C。參考圖2D，具有單層結構的導電栓塞120d經半導體基底100上的第二和第一ILD膜114和112形成。導電栓塞120d與摻雜區(qū)例如半導體基底100的源區(qū)104接觸。此外，作為導電層的界面層128d形成在導電栓塞120d和第二ILD膜114上。導電栓塞120d和界面層128d基本上可由與圖2A的下栓塞200相同材料形成。例如，導電栓塞120d和界面層128d可由摻雜多晶硅組成。優(yōu)選界面層128d可由導電層形成，具有約3000-10000的厚度。電容器下電極122d形成在具有導電材料層的界面層128d上，導電材料層耐熱并具有熱穩(wěn)定薄膜電阻。電容器介質層124d和電容器上電極126d順序疊層在電容器下電極122d上。電容器下電極122d可基本上由與圖2A的上栓塞202的相同材料組成，例如，電容器下電極122d可以是硅化鈷層而厚度約為500-3000。用于電容器介質層124d和電容器上電極126d的材料類型及其結構和厚度基本上與圖2A的電容器介質層124a和電容器上電極126a相同。
如上所述，在電容器下電極122d由耐熱并具有熱穩(wěn)定薄膜電阻的導電材料層例如硅化鈷層組成的情況下，電容器C4與導電栓塞120d之間的接觸電阻可降低，從而改善半導體存儲器件的運行速度。
圖2E說明了可包含在按照本發(fā)明的半導體存儲器件中的第五實施例的導電栓塞120、界面層128和電容器C。參考圖2E，具有單層結構的導電栓塞120e經半導體基底100上的第二和第一ILD膜114和112形成。導電栓塞120e與摻雜區(qū)例如半導體基底100的源區(qū)104接觸。導電栓塞120e基本上可由圖2A的下栓塞200相同材料形成。例如，導電栓塞120e可由摻雜多晶硅組成。此外，順序疊層硅化物層232和擴散阻隔層234的界面層128e形成在導電栓塞120e和第二ILD膜114上。硅化物層232可基本上由與圖2A的上栓塞202相同材料組成。例如，硅化物層232可以是硅化鈷層，厚度約為50-1000。擴散阻隔層234基本上由與圖2A的擴散阻隔層206的相同材料組成。例如，擴散阻隔層234可以由Ir層組成。
此外，順序疊層金屬氧化物層236和耐熱金屬層238的電容器下電極122e形成在界面層128e上。電容器介質層124e和電容器上電極126e順序形成在電容器下電極122e上。用于金屬氧化物層236、耐熱金屬層238、電容器介質層124e和電容器上電極126e的材料層類型以及這些層的結構和厚度基本上與圖2A所示的結構相同。
如上所述，在耐熱并具有熱穩(wěn)定薄膜電阻的硅化物層232例如硅化鈷層包含在界面層128e中的情況下，電容器C5與導電栓塞210e之間的接觸電阻可降低，從而改善半導體存儲器件的運行速度。
參考附圖，下文將詳細描述按照本發(fā)明的半導體存儲器件制備方法的優(yōu)選實施例。
圖3A-3J是說明按照本發(fā)明第一實施例的半導體存儲器件制備工藝的剖面圖。參考圖3A，隔離層302形成在半導體基底300上以便確定有源區(qū)，而晶體管T形成在有源區(qū)上。通過一般工藝例如LOCOS工藝形成隔離層302。溝槽隔離技術可用于隔離層302的形成，以便確定有源區(qū)。晶體管T可以是具有柵極308以及漏區(qū)310和源區(qū)312的場效應晶體管(FET)，柵極308在其側壁具有間隔壁304并形成在半導體基底300的柵絕緣層306上。
接著，著陸栓塞314和位線接觸墊316通過普通工藝形成。尤其是第一ILD膜318形成在具有晶體管T的結構上，然后著陸栓塞314經第一ILD膜318形成，從而與晶體管T的漏區(qū)310接觸。換句話說，開口315通過光刻法形成以暴露摻雜區(qū)例如漏區(qū)310，而開口315被導電層例如摻雜多晶硅層所填充。然后在著陸栓塞314上形成位線接觸墊316，對于位線接觸墊316的形成，導電層例如摻雜多晶硅層在第一ILD膜318上沉積，并通過光刻法構圖成位線接觸墊316。之后，第二ILD膜320形成在位線接觸墊316上。
各種材料層可用作第一ILD膜318和第二ILD膜320，包括例如氧化硅層、氮氧化硅層、BSG層、PSG層、BPSG層、TEOS層、O3-TEOS層、PE-TEOS層、USG層以及這些層的復合層。通過一般技術例如CVD、LPCVD或PECVD工藝可形成第一和第二ILD膜318和320。
接著，暴露晶體管T的源區(qū)312的接觸孔322通過光刻法經第一和第二ILD膜318和320形成。
參考圖3B，利用一般技術可用導電層填充接觸孔322，形成導電栓塞324。例如，利用濺射技術導電層沉積在半導體基底300的整個表面上并利用化學機械拋光(CMP)或深蝕刻技術使之成平面54，直至暴露第二ILD膜320的表面。導電栓塞324可由摻雜多晶硅層組成。更優(yōu)選導電栓塞324由摻雜多晶硅層、W層、Ta層、Ru層、Ir層、Os層、Pt層、硅化鎢層、硅化鈷層、氮化鎢層或這些層的復合層組成。
在接觸孔322形成導電栓塞324之后，對半導體基底300的整個表面進行預清潔工藝，之后去除導電栓塞324上的自然氧化物層。例如，當導電栓塞324由摻雜多晶硅組成時，運送半導體基底300到隨后工序期間或預清潔期間導電栓塞324被自然氧化物層污染。因此，為防止由于自然氧化物引起的半導體存儲器件的接觸電阻提高，必須在隨后工序之前去除自然氧化物層。
尤其是在預清潔之后，通過干狀態(tài)下將特定頻率例如13．56MHz的射頻(RF)施加給半導體基底300的整個表面，可清潔半導體基底300，從而將自然氧化物層從導電栓塞324上去除掉?？赏ㄟ^各種方法完成RF清潔工藝。然而，優(yōu)選利用濺射設備中強電場所加速的氬離子(Ar+)，完成清潔工藝。
在利用上述清潔方法去除形成在導電栓塞324上的自然氧化物層之后，通過普通技術例如濺射或CVD方法在半導體基底300的整個表面上順序形成高熔點的難熔金屬層326和平面化層328。當導電栓塞324由摻雜多晶硅層組成時，優(yōu)選形成難熔金屬層326的材料層，此材料層在隨后硅化處理期間表現(xiàn)出良好的朝導電栓塞324的擴散性能，并在經隨后硅化處理轉變?yōu)楣杌飳又缶哂蟹€(wěn)定的高溫電阻性能例如低的薄膜電阻。因此，優(yōu)選形成鈷層的難熔金屬層326。難熔金屬層326可以由Ni層、Ti層、Ta層、Hf層或Cr層組成。當導電栓塞324由摻雜多晶硅形成時，難熔金屬層326充當隨后硅化處理的源材料。因此，鑒于隨后硅化處理所形成的硅化物層厚度，優(yōu)選形成足夠厚度的難熔金屬層326。難熔金屬層326的厚度約為50-200，更優(yōu)選厚度約為130。
平面化層328的作用是防止難熔金屬層326在隨后硅化處理期間變得粗糙，避免了隨后硅化處理期間氧經過難熔金屬層326擴散到導電栓塞324中。為此，平面化層328可由TiN層組成。優(yōu)選形成厚度約50-150的平面化層328，更優(yōu)選厚度約100。
為減少半導體存儲器件制備所需的步驟數(shù)量，優(yōu)選在同一設備中的原位置完成RF清潔、形成難熔金屬層326和形成平面化層328的步驟。
參考圖3C，形成圖3B所示的難熔金屬層326和平面化層328之后，進行熱處理工藝，在難熔金屬層326與導電栓塞324之間引起硅化。優(yōu)選通過快速熱處理(RTP)模式進行熱處理工藝。例如，對于導電栓塞324的硅化，在400-1000℃溫度下氮氣氣氛中進行快速熱處理，更優(yōu)選在約480℃下約90秒?？筛鶕?jù)硅化物層的所希望的厚度，改變快速熱處理的持續(xù)時間。在熱處理工藝期間，構成難熔金屬層326的原子例如Co原子以預定比率連續(xù)與構成導電栓塞324的原子例如Si原子反應。在熱處理工藝之后，抗氧化的難熔金屬硅化物層形成在導電栓塞324的上部分。
在硅化處理之后，通過濕蝕刻技術去除平面化層328(參見圖3B)和未轉變成硅化物層的難熔金屬層326(參見圖3B)的一部分。例如，利用含有磷酸和硝酸的溶液可去除平面化層328和難熔金屬層326的非硅化部分。之后，所得到的結構可在大于650℃下快速熱處理一次，使反應穩(wěn)定。例如，可在氮氣氣氛下進行用于反應穩(wěn)定的快速熱處理約30秒。
至于硅化處理的結果，由導電層組成的下栓塞330和由難熔金屬硅化物層組成的上栓塞332形成在接觸孔322中，導電層保留構成導電栓塞324的材料。例如，當導電栓塞324由摻雜多晶硅層組成，摻雜多晶硅層的下栓塞330和硅化鈷層的上栓塞332形成在接觸孔330中。
硅化物層例如硅化鈷層的上栓塞332可用作歐姆接觸層，經上述系列步驟在導電栓塞324的上部分形成硅化物層。優(yōu)選上栓塞332的厚度約30-1000。
參考圖3D，界面層334形成在上栓塞332和第二ILD膜320上。盡管未詳細描述，通過在上栓塞332和第二ILD膜320之上順序沉積粘合層和擴散阻隔層，可形成界面層334。
粘合層由材料層和擴散阻隔層組成，材料層能提高在上栓塞332和第二ILD膜320之間的粘合。為此，粘合層可由過渡金屬層例如Ti層組成。根據(jù)形成粘合層所選擇的材料層，可改變粘合層的厚度，優(yōu)選形成厚度約10-200的粘合層。如果選擇Ti層作為粘合層，可形成厚度約50的粘合層。
擴散阻隔層的作用是防止在隨后工序期間形成在界面層334上的材料層與界面層334之下的導電栓塞324之間的反應，以及在氧氣氣氛下隨后工藝期間由于氧擴散而引起的導電栓塞324的惡化。優(yōu)選擴散阻隔層由適合這些功能的材料層組成。例如，擴散阻隔層可由Ir層組成。優(yōu)選擴散阻隔層由Ti層、Ta層、W層、Ni層、Cr層、Ir層、Ru層、氮化物、硼化物、碳化物或硅化物層、或這些的復合層組成。此外，擴散阻隔層可由Ti-Si-N系列層、Ti-B-N系列層、Ta-Si-N系列層、Ta-B-N系列層、Ta-Al-N系列層、W-B-N系列層、W-Si-N系列層、Ti-Al系列層或Ta-Al系列層組成。根據(jù)形成擴散阻隔層所選擇的材料層，可改變擴散阻隔層的厚度，優(yōu)選形成厚度約40-1800的擴散阻隔層。如果選擇Ir層作為擴散阻隔層，可形成厚度約1100的擴散阻隔層。
在形成界面層334之后，下導電層336形成在界面層334上。優(yōu)選在界面層334上順序沉積金屬氧化物層和耐熱金屬層，形成下導電層336。
當氧原子從下導電層336上的介質層338中除去時，優(yōu)選金屬氧化物層由具有導電率并能將氧供給介質層338的材料層組成。對于該作用，金屬氧化物層可由IrO2層組成。多種材料層可用作金屬氧化物層，包括例如IrO2層、RuO2層、(Ca、Sr)RuO3層和這些層的復合層。利用包括CVD工藝、ALD工藝、PVD工藝和LA工藝的多種工藝，可形成金屬氧化物層。然而，根據(jù)形成金屬氧化物層所選擇的材料層，可改變適合于形成金屬氧化物層的方法。如果選擇IrO2層作為金屬氧化物層的材料層，可使用濺射工藝以便形成金屬氧化物層。此外，金屬氧化物層的厚度約100-1000。如果選擇IrO2層作為金屬氧化物層的材料層，可形成厚度約500的金屬氧化物層。
優(yōu)選形成金屬氧化物層之后進行熱處理工藝，以便晶化金屬氧化物層。根據(jù)形成金屬氧化物層所選擇的材料層，改變熱處理溫度。如果選擇IrO2層作為金屬氧化物層，金屬氧化物層可在600℃下加熱。
優(yōu)選耐熱金屬層可由具有誘導介質層338的晶體生長以及使晶體生長均勻的能力的材料層組成，介質層338以后形成在下導電層336上。為此，優(yōu)選耐熱金屬層由Pt層組成。然而，耐熱金屬層可由Pt層、Ir層、Ru層、Rh層、Os層、Pd層或這些層的復合層組成。對于耐熱金屬層的形成，可采用CVD、PVD、AD、濺射或LA。如果選擇Pt層作為耐熱金屬層的材料層，優(yōu)選使用濺射法形成耐熱金屬層。根據(jù)形成耐熱金屬層所選擇的材料層，改變耐熱金屬層的厚度，優(yōu)選耐熱金屬層的厚度約400-2500。例如，在選擇Pt層作為耐熱金屬層的情況下，可形成厚度約1500的耐熱金屬層。
在已形成下導電層336之后，介質層338形成在下導電層336上。介質層338可由TiO2層、Ta2O5層、Al2O3層、BaTiO3層、SrTiO3層、Bi4Ti3O12層、PbTiO3層、SiO2層、SiN層、(Ba、Si)TiO3層、(Pb、La)(Zr、Ti)O3層、Pb(Zr、Ti)O3層、(SrBi2Ta2O3)層或這些層的復合層組成。對于進一步提高隨后步驟中形成的電容器的電容，介質層338可由鐵電材料層形成。例如，介質層338可以是PZT層、BST層、PLZT層或這些層的復合層。根據(jù)形成介質層338所選擇的材料層，改變形成介質層338所采用的方法。優(yōu)選介質層338可利用溶膠-凝膠法由PZT層組成。此外，根據(jù)形成介質層所選擇的材料層，改變介質層338的厚度，優(yōu)選介質層338的厚度約500-2000。在選擇PZT層作為介質層338的情況下，可形成厚度約2000的介質層338。
對所形成的介質層338在600-900℃下氧氣氣氛中進行熱處理。在選擇PZT層作為介質層338的情況下，可在約750℃下對介質層338進行熱處理。熱處理工藝使介質層338的質量致密，從而提高電容器的電容并改善泄漏電流性能。同時，因為在氧氣氣氛進行熱處理工藝，氧可擴散到導電栓塞324中。然而，由于具有擴散阻隔層的界面層324以及由難熔金屬硅化物層例如硅化鈷層組成的上栓塞332在導電栓塞324上，防止了氧擴散到下栓塞330中。
在已形成介質層338之后，上導電層340形成在介質層338上。多種材料層可用作上導電層340，包括例如耐熱金屬層、金屬氧化物層和這些層的復合層。在此，金屬層可包括Pt層、Ir層、Rh層、Os層或Pd層，而金屬氧化物層可以是RuO2層、IrO2層、(Ca、Sr)RuO3層和LaSrCoO3層。優(yōu)選上導電層340具有包括順序疊層IrO2層和Ir層的雙層結構。在氧原子從介質層338脫出時，IrO2層也提供氧給介質層338。當然，根據(jù)形成上導電層所選擇的材料層，可改變上導電層340的厚度，優(yōu)選上導電層340的厚度約500-3000。在選擇其中金屬氧化物層和耐熱金屬層順序疊層的雙層結構作為上導電層340的結構的情況下，金屬氧化物層的厚度約為100-1000，而形成厚度約400-2000的耐熱金屬層。在選擇包括IrO2層和Ir層的雙層結構作為上導電層340的結構的情況下，可形成厚度約300的IrO2層，而形成厚度約1200的Ir層。
參考圖3E，分別通過構3D的界面層334、下導電層336、介質層338和上電極層340，形成界面層構圖334′、電容器下電極336′、電容器介質層338′和電容器上電極340′。以一個或兩個或更多光刻步驟可進行電容器C的構圖。涉及兩個光刻步驟的構圖，形成電容器C，首先對上導電層340進行構圖，形成上電極340′。接著，對介質層338、下導電層336和界面層334進行構圖，形成電容器介質層338′、電容器下電極336′和界面層構圖334′。涉及三個光刻步驟的構圖，形成電容器C，可通過單獨的光刻步驟，對上導電層340、介質層338和下導電層336、以及界面層334進行構圖。另一方面，通過單獨光刻步驟可對上導電層340和介質層338進行構圖，而通過另一光刻步驟可對下導電層336和界面層同時進行構圖。
參考圖3F和3G，與圖3E所示的電容器C進行比較，如果進行兩個或三個光刻步驟以形成電容器C，電容器C可具有階進的側壁外形。圖3F說明進行兩個光刻步驟所得到的電容器C，而圖3G說明進行三個光刻步驟所得到的電容器C。
在已完成電容器C的形成之后，優(yōu)選對結構進行在約450-600℃溫度下氧氣氣氛中的熱處理工藝。熱處理工藝穩(wěn)定電容器C并修復進行蝕刻工藝期間形成電容器C引起的電容器C的損傷。尤其是在選擇甚至900℃溫度下具有穩(wěn)定的薄膜電阻的硅化鈷層作為導電栓塞324的上栓塞332的情況下，可有效避免在600℃或更高溫度下進行高溫熱處理工藝期間電容器C與下栓塞330之間的接觸電阻惡化，在形成下導電層336的金屬氧化物層和介質層338之后或形成電容器C之后，進行高溫熱處理工藝。
如上，一旦形成電容器C，對電容器C進行ILD處理、IMD處理和鈍化處理。然而，這些工藝可使電容器介質層338′的介質性能惡化。例如，氫基氣體例如ILD、IMD和鈍化處理期間產生的氫氣可導致電容器介質層338′的惡化。因此，為保護電容器C免受污染例如形成電容器C之后進行隨后工藝產生的氫，形成可密封電容器C的功能層。按照本發(fā)明的半導體存儲器件制備方法為具有多層結構的密封層EL提供了該功能層。
希望密封層EL具有如下功能。首先，通過密封層EL必須防止電容器介質層338′的揮發(fā)。尤其是當電容器介質層338′由鐵電層例如PZT層、BST層或PLZT層組成時，在隨后集成工藝中必須通過密封層EL防止電容器介質層338′的揮發(fā)。這是因為鐵電層的揮發(fā)使電容器C惡化，從而通過聚積電荷而儲存信息的內在功能消失。第二，密封層EL必須不與電容器介質層338′反應。第三，在隨后集成工藝期間密封層EL必須防止氫基氣體擴散到電容器介質層338′中。第四，密封層EL必須有效阻擋氫基氣體的擴散到電容器介質層338′中，在隨后集成工藝期間氫基氣體夾雜在ILD膜中、IMD層或鈍化層中。
為滿足上述要求，本發(fā)明提供包括阻隔層和電容器保護層的密封層EL。電容器保護層的主要功能是在隨后集成工藝期間防止氫基氣體擴散到電容器介質層338′中。形成在電容器保護層下的阻隔層防止形成在阻隔層下的材料層與電容器保護層之間的反應，和／或防止電容器介質層338′的揮發(fā)。應理解阻隔層和電容器保護層的主要功能不同，然而，通過密封層EL的這些兩個層的結合可滿足所需要的所有上述功能。阻隔層和電容器保護層的功能主要在密封層EL的形成或形成電容器之后的集成工藝中得以體現(xiàn)。兩個層的功能效果將在下面詳述。
在形成多層的密封層EL的情況下，構建密封層EL具有覆蓋電容器C的如下結構。例如，在形成三層密封層EL的情況下，通過順序疊層阻隔層、緩沖層和電容器保護層而形成密封層EL，覆蓋電容器C。在形成二層密封層EL的情況下，通過順序疊層阻隔層和電容器保護層而是形成密封層EL，覆蓋電容器C?？筛淖冃纬擅芊鈱覧L的疊層材料層的數(shù)量及其結構。鑒于密封層EL形成工藝的限制等等，確定形成密封層EL的疊層材料層的數(shù)量。
參考圖3H，按照本發(fā)明的半導體存儲器件制備方法的第一實施例提供了雙層密封層EL。阻隔層342首先形成在半導體基底300上，直接覆蓋電容器C。接著，電容器保護層344直接形成在阻隔層342上?？紤]需要阻隔層342產生的功能，選擇用于阻隔層的材料層。優(yōu)選阻隔層342可由TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層組成。優(yōu)選選擇不與電容器保護層344反應的材料層，形成阻隔層342。因此，根據(jù)用于形成電容器介質層338′的材料層，優(yōu)選選擇用作阻隔層的材料層。例如，如果選擇鐵電層例如PZT層、BST層或PLZT層作為電容器介質層338′，阻隔層342可由TiO2層組成。此外，按照阻隔層342的所需功能、形成阻隔層342所選擇的材料層的物理和化學性能等，確定阻隔層342的厚度。優(yōu)選形成厚度50-1500的阻隔層342。
另一方面，根據(jù)形成阻隔層所選擇的材料層類型，改變用于形成阻隔層342的特定方法。這是因為根據(jù)從上述材料層選擇的材料層作為阻隔層342，可改變形成阻隔層342的工藝以便更方便應用?？蓱枚喾N工藝以形成阻隔層342，包括例如CVD、PVD、濺射、ALD和LA工藝。然而，如果TiO2層用作阻隔層，優(yōu)選濺射工藝。當然，在形成阻隔層342中可應用除濺射工藝之外的工藝。
例如，在利用濺射方法形成TiO2層的阻隔層342的情況下，鈦可用作靶材料，Ar可用作濺射氣體而O2可用作反應氣體。在利用DC濺射設備形成阻隔層342的情況下，可設定工藝條件如下。施加于DC濺射設備的功率可以是1-6kW，腔溫度可設定為25-700℃，而腔壓力可調節(jié)為1-5mTorr。此外，Ar和O2的流速可保持在8-14sccm。更優(yōu)選在約6kW的功率、腔溫度約630℃、腔壓力約1mtorr、Ar的流速約10sccm和O2的流速約10sccm的條件下，進行形成阻隔層342的濺射。
考慮需要電容器保護層344產生的功能，選擇形成作為電容器保護層344的材料層。優(yōu)選電容器保護層344可以是TiO2層、Ta2O5層、Al2O3層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層。用作電容器保護層344的材料層類型取決于形成電容器介質層338′和阻隔層342所選擇的材料層。例如，不希望選擇與阻隔層342反應的材料層作為電容器保護層344。優(yōu)選電容器保護層344由不同于阻隔層342的材料組成，更優(yōu)選由Al2O3層組成。
考慮電容器保護層344的功能以及形成電容器保護層所選擇的材料層的物理和化學性能，確定電容器保護層344的厚度。優(yōu)選形成厚度約50-5000的電容器保護層344，更優(yōu)選厚度約50-1500。如果電容器保護層344的厚度超過1500，電容器保護層344可用作ILD膜，從而無需進行后面的ILD工藝。
由于與形成阻隔層342的相同原因，按照從上述材料層中選擇材料層作為電容器保護層344，可改變用于形成電容器保護層344的工藝?？刹捎枚喾N工藝形成電容器保護層344，包括例如CVD、PVD、濺射、ALD和LA工藝。
然而，由于如下優(yōu)點，在形成電容器保護層344中更優(yōu)選ALD工藝。即ALD工藝可在低溫下進行。此外，ALD工藝導致物理和化學穩(wěn)定的電容器保護層，從而可增強電容器保護層344的上述功能。同時，在利用ALD工藝形成電容器保護層344中，單原子層重復疊層，使得電容器保護層344的厚度精確控制。此外，無論電容器保護層形成在其上的表面的布局多么復雜，可形成提供100％臺階覆蓋的電容器保護層344。
當電容器保護層利用ALD工藝由Al2O3層形成時，鋁源氣體首先加以脈沖加給裝在ALD設備的腔中的半導體基底的上表面上。三甲基鋁(TMA)、二甲基氫化鋁(DAMH)、二甲基乙胺鋁烷(DMEAA)、三異丁基鋁(TIBA)或這些氣體的復合氣體可用作鋁源氣體。脈沖鋁源氣體在半導體基底的整個表面上化學或物理吸收。之后，在去除腔中保留的鋁源氣體后，用惰性氣體清潔半導體基底的上表面，去除物理吸附在半導體基底表面上的鋁源氣體。惰性氣體可以是Ar、N2、N2O或這些氣體的復合氣體。然后，氧源氣體加以脈沖加給半導體基底的上表面上。氧源氣體可以是H2O、N2O、O3或這些氣體的復合氣體。鋁源氣體與氧源氣體之間的反應只在半導體基底的上表面上發(fā)生，鋁源氣體已化學吸附在半導體基底的上表面上，從而形成具有單或多原子層的厚度水平的薄膜。此后，從腔中去除保留的氧源氣體，用上述惰性氣體中選擇出的惰性氣體清潔半導體基底的上表面，去除物理吸附在半導體基底表面上的氧源氣體。形成具有單或多原子層的厚度水平的薄膜稱為ALD工藝的1個循環(huán)。重復預定數(shù)量的ALD工藝循環(huán)，直至電容器保護層344達到所希望的厚度例如100。
在利用ALD工藝形成Al2O3層的電容器保護層中，基底的溫度范圍可以是150-500℃，更優(yōu)選約300℃。此外，鋁源氣體的脈沖時間可以是0．1-2秒，更優(yōu)選約1秒。此外，用于去除物理吸附鋁源氣體的惰性氣體的清潔時間可以是0．1-10秒，更優(yōu)選約5秒。氧源氣體的脈沖時間可以是0．1-20秒，更優(yōu)選約0．2秒。用于去除物理吸附氧源氣體的惰性氣體的清潔時間可以是0．1-20秒，更優(yōu)選約6秒。
此外，為進一步改善密封層EL的功能，可在形成阻隔層342和／或形成電容器保護層344之后可選擇性進行熱處理工藝。詳細而言，在形成阻隔層342之后，為提高阻隔層342的介質性能，可在O2氣氛下進行熱處理工藝。優(yōu)選在600℃或更低的溫度下進行熱處理工藝。這是因為當在例如600℃或更高的高溫下對阻隔層342進行熱處理，氧可擴散到導電栓塞324中。更優(yōu)選在約400-600℃的溫度下進行熱處理工藝。
在形成電容器保護層344之后，為提高電容器保護層344的介質性能，可在O2氣氛下選擇性進行熱處理工藝，優(yōu)選在600℃或更低的溫度。優(yōu)選在約400-600℃的溫度下可進行熱處理工藝。
在一定情況下，可在形成電容器保護層344之后進行600℃或更高的溫度下的熱處理工藝。這是因為導電栓塞324由于完成的密封層EL對氧的擴散不敏感。在采用除ALD工藝之外的工藝以便形成電容器保護層344，優(yōu)選在形成電容器保護層344之后可進行熱處理工藝。根據(jù)形成電容器保護層344所選擇的工藝，這與電容器保護層344的化學和物理學能有關。換句話說，因為ALD工藝形成的電容器保護層344相對比其它工藝形成的電容器保護層要更穩(wěn)定，ALD工藝使電容器保護層128有效而不進行熱處理工藝。然而，在用除ALD工藝之外的其它工藝形成電容器保護層344的情況下，需要經過600℃或更高的溫度下的熱處理工藝提高電容器保護層344的介質性能。尤其是在形成阻隔層342之后未進行熱處理工藝以及利用除LAD工藝之外的工藝形成電容器保護層344的情況下，優(yōu)選在600℃或更高的溫度下進行退火處理。
同時，因為利用ALD工藝形成的電容器保護層344穩(wěn)定，可以可靠地防止熱處理工藝期間氧擴散到導電栓塞324中，從而提高對電容器保護層344的熱處理工藝的處理界限。
如上所述利用密封層EL覆蓋電容器C，可防止隨后工藝中的電容器C的惡化，現(xiàn)給以描述。
參考圖3I，在形成密封層EL之后，進行ILD處理。即在半導體基底300的整個表面上形成第三ILD膜346。第三ILD膜346可由氧化硅層、氮氧化硅層、BSG層、PSG層、BPSG層、TEOS層、O3-TEOS層、PE-TEOS層、USG層或這些層的復合層組成。
例如，在利用CVD工藝形成氧化硅層的第三ILD膜346的情況下，硅烷(SiH4)和氧氣(O2)用作反應氣體。硅烷與氧氣之間反應所得到的氫氣可使電容器介質層338′退化。然而，因為按照本發(fā)明的電容器C覆蓋有雙層結構的密封層EL，基本上阻擋了ILD期間氫擴散到電容器C中。密封層EL的電容器保護層344特別有助于阻擋氫的擴散。阻隔層342也有助于防止氫的擴散，盡管其作用不比電容器保護層344的要高。
此后，進行金屬化工藝。尤其是利用普通工藝首先對電容器保護層344和阻隔層342進行構圖，形成暴露部分電容器上電極340′的接觸孔348。利用氟基濕或干蝕刻對第三ILD膜46進行構圖。此外，可在Ar和CF4氣氛下利用反應離子蝕刻對電容器保護層344進行構圖。在已形成接觸孔348之后，形成上電極金屬接觸350。在形成接觸348之后，可進行修復熱處理工藝?？稍贠2氣氛下例如450-500℃的溫度下進行修復熱處理工藝。盡管圖3I中未示出，與上電極金屬接觸350一起形成下電極金屬接觸。
參考圖3J，在已形成上電極金屬接觸350之后，對結構進行鈍化處理以形成鈍化層352、鈍化層352可由氧化硅層、氮化硅層、氮氧化硅層或這些層的復合層組成，更優(yōu)選由氮化硅層或氮氧化硅層組成。形成厚度約2000-20000的鈍化層352?？蓱枚喾N工藝形成鈍化層352，包括例如CVD工藝、PVD工藝、ALD工藝、濺射工藝或LA工藝，但更優(yōu)選PECVD工藝形成鈍化層352。
在利用PECVD工藝形成氮化硅層的鈍化層352之后，優(yōu)選施加約400W的RF功率給形成鈍化層352所用的設備。此外，反應室的壓力范圍1-15torr，優(yōu)選約5torr。反應室的溫度范圍150-500℃，優(yōu)選約300℃。作為反應氣體供給的硅烷(SiH4)流速范圍50-500sccm，優(yōu)選約150sccm。此外，作為反應氣體使用的氨氣(NH4)流速范圍20-200sccm，優(yōu)選約40sccm。
此外，在利用PECVD工藝形成由氮氧化硅層組成的鈍化層352的情況下，反應室的壓力和溫度基本上與鈍化層352由氮化硅層組成的情況相同。優(yōu)選作為反應氣體使用的硅烷(SiH4)流速范圍10-200sccm，更優(yōu)選約50sccm。作為反應氣體使用的氨氣(NH4)流速范圍20-500sccm，優(yōu)選約150sccm。此外，作為反應氣體使用的N2O的流速范圍20-500sccm，優(yōu)選約150sccm。
在形成鈍化層352期間，氫基氣體擴散到電容器C中，如同在ILD工藝中。然而，電容器保護層344保護電容器C免受氫基氣體的擴散，從而在鈍化處理期間也防止了電容器C的退化。當然，阻隔層342也有助于防止氫的擴散，盡管其作用不比電容器保護層344的要高。
前面已描述在用于上電極金屬接觸350的形成接觸孔348期間去除形成在電容器上電極340′上的部分密封層EL。為此，在鈍化處理期間氫基氣體可經過密封層EL的去除部分進入電容器上電極340′。此外，因為鈍化層352自身包含俘獲的氫基氣體，甚至在鈍化處理之后夾雜其中的氫基氣體可擴散到電容器C中，又使電容器介質層338′惡化。為避免由氫的擴散引起電容器介質層338的惡化問題，在進行鈍化處理之前可選擇性形成氫阻擋層354。氫阻擋層354阻擋氫基氣體的擴散，為在形成鈍化層352期間或之后發(fā)生，從而防止電容器介質層338′的惡化。
氫阻擋層354基本上提供與構成密封層EL的電容器保護層344相同的功能。因此，氫阻擋層354所需要的物理、化學和晶體性能基本上與電容器保護層344相同。氫阻擋層354可由Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層、PbTiO3層或這些層的復合層形成。優(yōu)選氫阻擋層354由Al2O3層組成。可應用多種工藝形成阻隔層354，包括例如CVD工藝、PVD工藝、濺射工藝、ALD工藝和LA工藝。優(yōu)選應用ALD工藝形成氫阻擋層354。在形成氫阻擋層354中應用ALD工藝的優(yōu)點基本上也與形成電容器保護層344中應用ALD工藝所得到的相同。此外，形成氫阻擋層354中ALD工藝的所希望的處理條件基本上與利用ALD工藝形成鈍化保護層344所應用的相同。
優(yōu)選氫阻擋層354的厚度50-20000，更優(yōu)選厚度200-300。
盡管未示出，在形成氫阻擋層354之前，緩沖層可選擇性由氧化物層形成。在形成緩沖層中，可應用APCVD工藝或PEVCD工藝。例如，在通過APCVD工藝形成緩沖層的情況下，緩沖層可由O2-TEOS層、PSG層或BPSG層組成。在應用PEVCD工藝形成緩沖中層的情況下，緩沖層可由PE-TEOS層或PE-SiH4層組成。
在利用PECVD工藝形成緩沖中層的情況下，優(yōu)選硅烷或TEOS氣體用作反應氣體。當利用PECVD工藝形成PE-TEOS層的緩沖層時，優(yōu)選RF功率范圍100-500W，最佳200W。反應室壓力范圍1-15torr，優(yōu)選5torr。優(yōu)選反應室溫度范圍15-450℃，更優(yōu)選300℃。
參考圖3A和3I的如上所述，在電容器C覆蓋有密封層(EL)之后進行ILD處理和鈍化處理，從而可防止電容器介質層338′的惡化。此外，在進行鈍化處理之前可進一步形成氫阻擋層354，從而更有效防止形成電容器C之后進行的隨后半導體集成工序期間發(fā)生的電容器介質層338′的惡化。
除導電栓塞324(參見圖3B)由摻雜多晶硅組成以及整個導電栓塞324(參見圖3B)在隨后硅化處理期間轉變成硅化物層之外，按照本發(fā)明的半導體存儲器件制備方法的第二實施例仿照第一實施例的步驟。
在第二實施例中，由于應用硅化以便將整個導電栓塞324(參見圖3B)轉變成硅化物層，優(yōu)選形成難熔金屬層326(參見圖3B)，用作硅化處理期間的源材料層，比第一實施例中要厚些。優(yōu)選形成厚度130或更厚些的難熔金屬層326(參見圖3B)，從而在硅化處理之后仍保留難熔金屬層。在與第一實施例基本上相同的處理條件下進行用于整個導電栓塞324(參見圖3B)的硅化的熱處理。
按照本發(fā)明的半導體存儲器件制備方法的第三實施例與第一實施例不同，難熔金屬硅化物層例如硅化鈷層形成在界面層334(參見圖3D)中，而不是形成上栓塞(參見圖3C)中。
參考圖4A，利用與第一實施例基本相同的步驟，經第一和第二ILD膜318和320形成導電栓塞324。導電栓塞324可由基本上與下栓塞330(參見圖3C)的材料層相同的材料層組成。例如，導電栓塞324可由摻雜多晶硅層組成。接著，導電層356、難熔金屬層358和平面化層360順序疊層在導電栓塞324和第二ILD膜320之上。導電層356可由基本上與圖3C所示的下栓塞330相同的材料層組成。例如，導電層356可由厚度約3000-10000的摻雜多晶硅層形成。難熔金屬層358可由基本上與圖3B所示的金屬層326的材料層相同的材料層組成。例如，難熔金屬層358可由厚度約50-200的鈷層形成。平面化層360可由基本上與圖3B所示的平面化層328的材料層相同的材料層組成。例如，平面化層360可由厚度50-150的氮化鈦層組成。
在摻雜多晶硅層用作導電層356的情況下，自然氧化物層可形成在導電層356的表面上。因此，優(yōu)選在形成難熔金屬層358之前從導電層356去除自然氧化物層。用于去除該自然氧化物層的技術已在第一實施例中給予描述過，因此不再重復描述。
參考圖4B，在已沉積導電層356、高熔點金屬層358和平面化層360之后，對結構進行熱處理工藝，將導電層356的上部分轉變成硅化物層362。例如，當高熔點金屬層356由鈷層組成時，在用于硅化的熱處理期間導電層356的上部分轉變成硅化鈷層。利用基本上與形成圖3C所示的上栓塞332的硅化相同的步驟，可完成用于硅化的熱處理工藝。
在用于導電栓塞356的硅化的熱處理工藝之后，去除未轉變成硅化物層的平面化層360和一部分的難熔金屬層358。去除難熔金屬層358的未反應部分以及平面化層360的技術基本上與半導體存儲器件制備方法的第一實施例所用技術的相同。
在已去除平面化層360以及難熔金屬層358的未反應部分之后，擴散阻隔層(未示出)形成在硅化物層362上。從形成擴散阻隔層到完成半導體存儲器件的步驟基本上與第一實施例相同，因此不再重復描述。
在上述按照本發(fā)明的半導體存儲器件制備方法的第二實施例中，利用單獨步驟得到導電栓塞324和導電層356。然而，利用單個步驟可形成導電栓塞324和導電層356，從而減少處理步驟的數(shù)量。例如，摻雜多晶硅可沉積在第二ILD膜320上，從而填充接觸孔322，然后使第二ILD膜320上的多晶硅層平面化，直至在第二ILD膜320上保留預定厚度的多晶硅層。由此，通過單個步驟可得到的導電栓塞324和導電層356。
除忽略擴散阻隔層和下導電層的形成之外，按照本發(fā)明的半導體存儲器件制備方法的第四實施例基本上仿照第三實施例的步驟。換句話說，半導體存儲器件制備方法的第四實施例中形成的硅化物層例如硅化鈷層充當擴散阻隔層和電容器下電極，因此無需單獨形成擴散阻隔層和下導電層。
此外，因為利用硅化處理形成的硅化物層例如硅化鈷層用作第四實施例中的電容器下電極，優(yōu)選形成足夠厚的硅化期間用作硅源的導電層356(參見圖4A)。優(yōu)選導電層356(參見圖4A)的厚度約3000-10000。此外，優(yōu)選控制用于硅化處理的處理條件以便形成厚度約3000-10000的硅化物層362(參見圖4B)。
按照本發(fā)明的半導體存儲器件制備方法的第五實施例基本上仿照本發(fā)明的第三實施例的相同步驟。然而，半導體存儲器件制備方法的第五實施例不同于第三實施例，在形成下導電層之前硅化物層和阻擋擴散層順序形成在導電栓塞和第二ILD膜之上，通過CVD或濺射工藝形成硅化物層。優(yōu)選硅化物層由基本上與圖3C所示的上導電栓塞332相同的材料層組成，厚度約50-1000。擴散阻隔層由基本上與包括在圖3D所示的界面層334中的擴散阻隔層相同的材料層組成。
參考圖5，利用與第一實施例相同的步驟，完成按照本發(fā)明的半導體存儲器件制備方法的第六實施例，直到形成包括下栓塞330和上栓塞332的導電栓塞324。
接著，在導電栓塞324的上栓塞332之上形成界面層構圖364和電容器下電極366。尤其是界面層和下導電層順序疊層在上栓塞332和第二ILD膜320之上，上栓塞332和第二ILD膜320基本上分別與圖3D所示的界面層334和下導電層336相同。緊接著，利用光刻法對界面層和下導電層進行構圖，形成界面層構圖364和電容器下電極366。
在已形成界面層構圖364和電容器下電極366之后，利用普通工藝例如PECVD工藝，第三ILD膜368形成在半導體基底300之上。用于第三ILD膜368的材料層類型基本上與第一ILD膜318的材料層相同。接著，通過光刻法對第三ILD膜368進行構圖，形成暴露電容器下電有366的頂表面的開口370。然后，擴散阻擋間隔372形成在開口370的側壁上。擴散阻擋間隔372可由基本上與圖3H所示的電容器保護層342相同的材料層組成。例如，擴散阻擋間隔372可由ALD-Al2O3層組成。在約400-600℃的溫度下氧氣氣氛中選擇性對所形成的擴散阻擋間隔372進行熱處理工藝，從而穩(wěn)定擴散阻擋間隔372用于增強功能。利用普通工藝例如溶膠-凝膠工藝，開口370被電容器介質層374所填充。電容器介質層374可由基本上與圖3E電容器介質層338′的相同材料層組成。之后，為提高電容器介質層374的介質性能，對電容器介質層374進行熱處理工藝?？稍诩s600-800℃的溫度下氧氣氣氛中對電容器介質層374進行熱處理工藝。此后，在電容器介質層374形成電容器上電極376。對于形成電容器上電極376，利用普通工藝例如濺射工藝，在半導體基底的整個表面上形成上導電層，通過光刻法進行構圖，形成電容器上電極376。用于上導電層的材料層的類型、厚度和結構以及形成上導電層所用的工藝基本上與形成圖3D的上導電層340的相同。此后，形成密封層EL′，覆蓋所得到的結構，這樣與在其上未形成電容器上電極層376的部分電容器介質層374以及電容器上電極376的表面接觸。優(yōu)選形成多層結構的密封層EL′，如同圖3H的密封層EL。此外，優(yōu)選形成密封層EL′，包括至少阻隔層378和電容器保護層380。用于阻隔層378和電容器保護層380的材料層類型和厚度以及形成這些層所用的工藝基本上與形成圖3H的阻隔層342和電容器保護層344的相同。此外，在形成阻隔層342和／或電容器保護層380之后，可進行熱處理工藝。在與按照本發(fā)明的半導體存儲器件制備方法的第一實施例相同條件下，可進行熱處理工藝。
在已形成密封層EL′之后，利用ILD處理，在半導體基底300的整個表面上形成第四ILD膜382。用于第四ILD膜382的材料層類型基本上與用于第一ILD膜318的相同。接著，對第四ILD膜382進行金屬化處理，經第四ILD膜382形成上電極金屬接觸384，上電極金屬接觸384與電容器上電極376接觸。盡管未示出，在該金屬化處理期間可形成下電極金屬接觸。接著，在半導體基底300上形成鈍化層386。用于鈍化層386的材料層的類型、厚度和結構以及形成鈍化層386所用的工藝基本上與形成圖3J的鈍化層352的相同。
在按照本發(fā)明的半導體存儲器件制備方法的第六實施例中，電容器介質層374直接被密封層EL′和擴散阻擋間隔372所覆蓋，如同按照本發(fā)明的半導體存儲器件制備方法的上述實施例，從而可保護電容器介質層374免受隨后ILD和鈍化處理期間產生的氫基氣體的擴散。
另一方面，在進行如同第一實施例中的鈍化處理之前，氫阻擋層388可形成在半導體基底300的整個表面上。此外，盡管未示出，在形成氫阻擋層388之前，可在半導體基底300的整個表面上選擇性形成緩沖層。用于氫阻擋層388和緩沖層的材料層類型、厚度和結構以及形成這些層所用的工藝基本上與按照本發(fā)明的半導體存儲器件制備方法的第一實施例的相同。在進行鈍化處理之前形成緩沖層和／或氫阻擋層388，確保更有效保護電容器介質層374免受氫基氣體經上電極金屬接觸384進入其中。
除填充經第一和第二ILD膜318和320形成的接觸孔322的導電栓塞342完全由難熔金屬硅化物層組成之外，按照本發(fā)明的半導體存儲器件制備方法的第七實施例仿照半導體存儲器件制備方法的第六實施例的步驟。在半導體存儲器件制備方法的第二實施例中描述了形成通過第一和第二ILD膜318和320的接觸孔322中的難熔金屬硅化物層，因此不再重復描述。
按照本發(fā)明的半導體存儲器件制備方法的第八實施例不同于第六實施例，具有單層結構例如只由摻雜多晶硅組成的導電栓塞324只填充通過第一和第二ILD膜318和320的接觸孔322，而界面層構圖364具有三層結構，其中導電層構圖和擴散阻隔層構圖順序疊層。
對于具有三層結構的界面層構圖364，導電層、硅化物層和擴散阻隔層順序沉積在導電栓塞324和第二ILD膜320之上。在此，沉積三層所用的工藝基本上與按照本發(fā)明的半導體存儲器件制備方法的第三實施例相同。當然，用作導電層和硅化物層和擴散阻隔層的材料類型和厚度基本上與上述半導體存儲器件制備方法的第三實施例相同。
按照本發(fā)明的半導體存儲器件制備方法的第九實施例仿照第七實施例的步驟，直至在經第一和第二ILD膜318和320形成的接觸孔322中形成具有單層結構例如摻雜多晶硅的導電栓塞324。此后，通過半導體存儲器件制備方法的第四實施例所用的步驟，在導電栓塞324和第二ILD膜320上形成摻雜多晶硅層和硅化物層。利用光刻法對硅化物層和摻雜多晶硅層進行構圖，得到電容器下電極366和界面層構圖364。在已形成電容器下電極366之后，對結構進行基本上與第六實施例所采用的相同步驟。
按照本發(fā)明的半導體存儲器件制備方法的第十實施例仿照第七實施例的步驟，直至在經第一和第二ILD膜318和320形成的接觸孔322中形成具有單層結構例如摻雜多晶硅的導電栓塞324。此后，硅化物層和擴散阻隔層順序沉積在導電栓塞324和第二ILD膜320之上，并利用光刻法構圖成界面層構圖364。在結構上完成與半導體存儲器件制備方法的第六實施例相同步驟，形成半導體存儲器件。
下文通過如下實驗例，將描述在防止ILD處理、IMD處理等期間產生的氫基氣體對電容器C的惡化的這點上雙層EL的效果。為此，在如下條件下形成樣品1。之后，將-5～5V電壓施加于樣品1的電容器，測量電容器的極化程度和泄漏電流。結果如圖6和7所示。
通過如下步驟制備樣品1。首先，在半導體基底上形成鐵電電容器。電容器的面積1．44×10-6cm2，而電容器介質層由厚度約2000的PZT組成。電容器的上電極是Ir層和IrO2層的雙層，而這些層的厚度分別是1200和300。電容器的下電極也是Pt和IrO2層的雙層，而這些層的厚度分別是1500和500。
接著，形成雙層密封層EL。即通過濺射工藝和在O2氣氛中450℃下熱處理30分鐘，形成厚度約1000的TiO2層的阻隔層。此后，利用ALD工藝形成厚度約120的Al2O3層的電容器保護層。
此后，進行ILD處理，ILD處理期間產生氫源氣體，在半導體基底的整個表面上形成層間介質層，然后形成部分暴露上和下電有的接觸孔。為修復形成接觸孔期間引起的損傷，在氧氣氣氛中在450℃下對樣品1進行熱處理30分鐘。接著，形成上電極金屬接觸和下電極金屬接觸。
參考圖6，可從約25μC／cm2的剩余極化值推理，近似與初始水平相同，在形成TiO2和Al2O3層的雙層密封層EL之后，采用ILD處理并不使電容器介質層惡化。該結果證實雙層密封層EL防止電容器介質層的惡化。
參考圖7，可看到在1-4V的電壓下電容器的泄漏電流約10-10安培。即確定電容器的泄漏電流在半導體存儲器件的運行電壓范圍內具有穩(wěn)定分布。從該結果，也可推理出雙層密封層EL防止了電容器介質層的惡化。
制造樣品2和3以同樣品1比較。為方便比較，利用形成樣品1的相同方法，在樣品1中分別作為阻隔層和電容器保護層形成的TiO2和Al2O3層，分別作為樣品2和3的單密封層EL單獨形成。即通過濺射工藝形成除TiO2之外的樣品2的密封層EL，而通過ALD工藝形成除Al2O3之外的樣品3的密封層EL。
詳細而言，制備樣品2和3，采用電容器形成工藝，在與樣品1的相同條件下形成半導體基底上的電容器。之后，形成單層的密封層EL。在如下條件下形成樣品2和3的單層密封層EL。
在樣品2的情況下，通過濺射工藝形成厚度約1000的TiO2層的密封層EL。接著，在O2氣氛中650℃下對密封層EL進行熱處理30分鐘。在此，同形成樣品1的阻隔層相比，熱處理工藝的溫度升高。
在樣品3的情況下，通過ALD工藝形成厚度約120的Al2O3層的密封層EL。在此，Al(CH4)3和H2O氣體分別用作鋁源氣體和氧源氣體。然而，未對樣品3的密封層EL進行熱處理工藝。
之后，以樣品1的相同方法對樣品2和3進行ILD和金屬化處理，形成下電極金屬接觸和上電極金屬接觸。此后，如同樣品1的情況下，改變電壓，測量樣品2和3的極化程度，從而得到滯后回路(分別由圖8的S2和S3所示)。樣品1的滯后回路(由S1所示)也在圖8中所示。
此外，從樣品1、2和3中選擇12個芯片小片，測量阻隔層接觸電阻。圖9中示出結果。在圖11中樣品1、2和3的阻隔層接觸電阻分別由S1、S2和S3表示。
如圖8所示，由S2所示的樣品2的滯后回路面積比S1所示的樣品1的要小。這表明與樣品1相比，ILD處理期間樣品2的電容器介質層的鐵電性能惡化。此外，從幾乎為零的由S3所示的樣品3的剩余極化值，可推理樣品3的電容器介質層的鐵電性能幾乎完全惡化。從這些結果，可得到如下結論。
首先，ILD處理期間樣品2的密封層EL(TiO2層)可阻擋氫的擴散。然而，與包括TiO2和Al2O3層的雙層密封層EL的樣品1相比，該阻擋效果弱。
第二，對樣品1的阻隔層(TiO2層)進行熱處理工藝的溫度比樣品2的密封層EL(TiO2)要低。因此，與樣品2的密封層EL相比，樣品1的阻隔層的絕緣性能要弱。但樣品1的阻擋氫的效果好。這表明阻擋氫的擴散的功能主要通過樣品1的電容器保護層來實現(xiàn)。
第三，甚至在形成單層密封層EL之后密封層EL(樣品2)的絕緣性能通過在600℃或更高溫度下進行熱處理工藝來改善的情況下，不能完全防止由氫擴散引起的電容器惡化問題。
第四，樣品3的電容器介質層的惡化與形成密封層EL(Al2O3層)所用的工藝有關。即惡化原因是使用了充當氧源氣體的H2O。同時，在樣品1的情況下，在形成阻隔層之后形成電容器保護層。即因為電容器覆蓋有阻隔層，H2O可用作通過ALD方法形成電容器保護層(Al2O3層)的氧源氣體，而不導致電容器介質層的惡化。
如圖9所示，樣品1的阻隔層接觸電阻低于樣品3。此外，提高樣品2的阻隔層接觸電阻到約1MΩ或更大的程度。從圖12可提出如下結論。
首先，形成樣品1的阻隔層的熱處理工藝溫度(450℃)低于形成樣品2的密封層EL的熱處理工藝溫度(600℃)。即樣品2的阻隔層接觸電阻的升高是由于密封層EL的高溫熱處理工藝而使氧擴散到接觸栓塞。
第二，在防止氧擴散方面，樣品3的密封層EL(Al2O3層)比樣品2的密封層EL(TiO2層)更有效。盡管在與形成樣品1的電容器保護層相同條件下形成樣品3的密封層EL，樣品1的密封層EL的阻擋氧擴散的能力優(yōu)良。因此，通過形成雙層的密封層EL，可改善阻擋氧擴散的效果。
在按照本發(fā)明的半導體存儲器件方面，可防止集成工藝期間由于氫攻擊引起的電容器介質層的惡化，集成工藝在電容器形成之后進行。在按照本發(fā)明的半導體存儲器件的另一方面，由于按照本發(fā)明的半導體存儲器件具有低接觸電阻的阻隔層，可提高運行速度。
在制備按照本發(fā)明的半導體存儲器件方面，通過用具有多層結構的密封層覆蓋電容器可保護電容器免受氫基氣體。換句話說，可防止由于氫基氣體引起的電容器介質層的惡化，氫基氣體產生于在形成電容器之后隨后進行的集成工藝。在制備按照本發(fā)明的半導體存儲器件另一方面，避免了氧氣氣氛中高溫熱處理工藝期間半導體存儲器件的接觸電阻的提高。而且，如果在鈍化層形成之前形成緩沖層和／或氫阻擋層，可防止由于鈍化處理期間產生的氫引起的電容器介質層的惡化。
參考優(yōu)選實施例，已部分示出和描述了本發(fā)明，應理解本領域的技術人員可對形式和細節(jié)作出多種改變，而不脫離附屬權利要求所確定的本發(fā)明的精神和范圍。
權利要求
1．一種半導體存儲器件，包括電容器，具有下電極、上電極以及位于下和上電極之間的電容器介質層；密封層，具有多層結構，密封層覆蓋電容器的整個表面并包括至少由不同絕緣材料形成的兩個材料層；介質層，形成在密封層上；和金屬接觸，經密封層和介質層形成，與上電極接觸。
2．按照權利要求1的半導體存儲器件，其中密封層包括至少阻隔層和電容器保護層，阻隔層位于電容器保護層之下，而阻隔層和電容器保護層由不同材料層組成。
3．按照權利要求2的半導體存儲器件，其中密封層具有雙層結構，除形成金屬接觸的部分上電極之外，阻隔層是覆蓋電容器的整個表面的介質層，而電容器保護層是覆蓋阻隔層的整個表面的介質層。
4．按照權利要求2的半導體存儲器件，其中阻隔層由能防止形成在阻隔層之下的材料層與電容器保護層之間反應的材料層組成，而電容器保護層由能防止陷入在介質層中的氫擴散到電容器介質層中的材料層組成，介質層形成在電容器保護層上。
5．按照權利要求2的半導體存儲器件，其中阻隔層由能防止電容器介質層揮發(fā)的材料層組成，而電容器保護層由能防止陷在介質層中的氫擴散到電容器介質層中的材料層組成，介質層形成在電容器保護層上。
6．按照權利要求2的半導體存儲器件，其中阻隔層由能防止電容器介質層揮發(fā)并能防止形成在阻隔層之下的材料層與電容器保護層之間反應的材料層組成，而電容器保護層由能防止陷在介質層中的氫擴散到電容器介質層中的材料層組成，介質層形成在電容器保護層上。
7．按照權利要求2的半導體存儲器件，其中阻隔層是通過在氧氣氣氛中在約400-600℃溫度下的熱處理工藝而穩(wěn)定的材料層。
8．按照權利要求2的半導體存儲器件，其中電容器保護層是通過原子層沉積工藝而形成的材料層。
9．按照權利要求2的半導體存儲器件，其中阻隔層和電容器保護層均具有50-1500的厚度。
10．按照權利要求2的半導體存儲器件，其中阻隔層由TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。
11．按照權利要求2的半導體存儲器件，其中電容器保護層由Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成，用于電容器保護層的材料層不同于用于阻隔層的材料層。
12．按照權利要求1的半導體存儲器件，還包括在金屬接觸和介質層之上的鈍化層。
13．按照權利要求12的半導體存儲器件，還包括位于金屬接觸與鈍化層之間的氫阻擋層。
14．按照權利要求14的半導體存儲器件，其中氫阻擋層是金屬氧化物層。
15．按照權利要求13的半導體存儲器件，其中氫阻擋層是通過原子層沉積工藝而形成的材料層。
16．按照權利要求13的半導體存儲器件，其中氫阻擋層由Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。
17．按照權利要求13的半導體存儲器件，其中氫阻擋層是通過在氧氣氣氛中在400-600℃溫度下的熱處理工藝而穩(wěn)定的材料層。
18．按照權利要求13的半導體存儲器件，還包括位于金屬接觸與氫阻擋層之間的緩沖層。
19．按照權利要求1的半導體存儲器件，其中電容器下電極由硅化鈷層組成。
20．按照權利要求1的半導體存儲器件，還包括層間介質膜，位于電容器之下；導電栓塞，經層間介質膜形成，導電栓塞電連接電容器下電極；和界面層，由電容器下電極與導電栓塞之間的硅化鈷層組成。
21．按照權利要求1的半導體存儲器件，還包括層間介質膜，位于電容器之下；和導電栓塞，經層間介質膜形成，導電栓塞電連接電容器下電極；其中導電栓塞只由硅化鈷層或導電層與硅化鈷層的雙層組成。
22．一種半導體存儲器件，包括電容器，具有下電極、上電極以及位于下和上電極之間的電容器介質層；密封層，覆蓋電容器的整個表面，密封層具有至少包括由不同絕緣材料組成的阻隔層和電容器保護層的多層結構，其中阻隔層形成在電容器保護層之下。
23．一種半導體存儲器件，包括電容器，具有下電極、上電極以及位于下和上電極之間的電容器介質層；介質層，形成在電容器之上；金屬接觸，經介質層形成，與上電極接觸；和鈍化層，形成在金屬接觸之上，其中氫阻擋層位于金屬接觸與鈍化層之間。
24．按照權利要求23的半導體存儲器件，其中氫阻擋層由Al2O3層、TiO2層、Ta2O5層、BaTiO3層、SrTiO3層、Bi4Ti3O12層或PbTiO3層形成。
25．按照權利要求23的半導體存儲器件，其中氫阻擋層是通過原子層沉積工藝而形成的材料層。
26．一種制備半導體存儲器件的方法，包括形成具有下電極、上電極以及位于下和上電極之間的電容器介質層的電容器；形成具有多層結構的密封層，從而覆蓋電容器的整個表面。
27．一種集成電路器件，包括集成電路電容器結構，具有下電極、上電極以及在下和上電極之間延伸的電容器介質層；保護層，密封所述集成電路電容器結構，所述保護層包括至少在電容器介質層上延伸的內擴散阻隔層以及在內擴散阻隔層上的外擴散阻隔層的組合，其中內擴散阻隔層由從TiO2、Ta2O5、BaTiO3、SrTiO3、Bi4Ti3O12或PbTiO3構成的組中選擇出的材料組成，而外擴散阻隔層由Al2O3組成；和層間絕緣層，位于所述保護層上。
28．按照權利要求27的裝置，其中所述內擴散阻隔層阻擋電容器介質層的成分向外擴散以及通過。
29．按照權利要求27的裝置，其中外擴散阻隔層阻擋氫離子擴散通過。
全文摘要
具有電容器保護層的半導體存儲器件以及制備半導體存儲器件的方法。半導體存儲器件的電容器被具有多層結構的密封層覆蓋。密封層包括由不同材料組成的阻隔層和電容器保護層。阻隔層由能防止電容器介質層揮發(fā)和/或能防止位于阻隔層之下的材料層與電容器保護層之間反應的材料組成。電容器保護層由能防止氫擴散到電容器介質層中的材料層組成。此外,半導體存儲器件可具有在電容器與鈍化層之間的作為另一電容器保護層的氫阻擋層。
文檔編號H01L27/108GK1292571SQ0013189
公開日2001年4月25日 申請日期2000年9月10日 優(yōu)先權日1999年9月10日
發(fā)明者李容卓, 趙學柱, 金榮寬 申請人:三星電子株式會社