專利名稱：金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種耐壓性高而電阻低的功率MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)半導(dǎo)體器件的結(jié)構(gòu)及該結(jié)構(gòu)的制造方法。
圖6是傳統(tǒng)功率MOSFET的剖面圖。為了達(dá)到高的耐壓性和低的導(dǎo)通電阻，在結(jié)構(gòu)漏極的漂移區(qū)域內(nèi)局部地引入所謂體擴(kuò)散。在MOSFET截止期間，空白層(Void layer)從深體擴(kuò)散的兩側(cè)擴(kuò)展而在中間彼此接觸。具體地說(shuō)，在這種情況下，柵極下面的漂移區(qū)域直至基本上等于深體擴(kuò)散深度的深度都成了空白層。由于空白層的寬度非常大，電場(chǎng)張弛作用就大，因而耐壓性得以提高，而不必降低漂移區(qū)域的雜質(zhì)濃度。另一方面，由于漂移區(qū)域的密度無(wú)需降低，也就不必降低導(dǎo)通狀態(tài)期間的漂移寄生電阻，于是還可以使MOSFET保持低的導(dǎo)通電阻。
但是，為了實(shí)現(xiàn)傳統(tǒng)的結(jié)構(gòu)，必須多次進(jìn)行深體區(qū)域的外延生長(zhǎng)和選擇性形成，而且增加制造工序，致使制造成本激增，制造周期延長(zhǎng)。
例如，當(dāng)實(shí)現(xiàn)幾百伏或更高的漏極耐壓性時(shí)，深體區(qū)域需要5至12微米的厚度，但是，在這種情況下，深體區(qū)域的外延生長(zhǎng)和選擇性形成需要重復(fù)約6次。
為了解決上述問(wèn)題，本發(fā)明采用以下措施。
(1)提供一種半導(dǎo)體器件，它包括高密度某一導(dǎo)電類型的半導(dǎo)體基片；在半導(dǎo)體基片的表面層上形成的低密度某一導(dǎo)電類型的半導(dǎo)體層；在低密度半導(dǎo)體層中從表面選擇性地形成的溝槽；在所述溝槽的側(cè)壁和底部形成的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；與所述相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層部分重疊并選擇性地在所述低密度某一導(dǎo)電類型半導(dǎo)體的表面層上形成的相對(duì)較淺的相反導(dǎo)電類型半導(dǎo)體擴(kuò)散層；選擇性地在所述相對(duì)較淺的低密度的相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層中形成的高密度某一導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；在所述低密度某一導(dǎo)電類型的半導(dǎo)體層和所述相對(duì)較淺的低密度的相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層上形成的柵極絕緣膜；以及在所述柵極絕緣膜上選擇性地形成的柵極。
(2)在所述半導(dǎo)體器件中用絕緣膜填充在低密度某一導(dǎo)電類型的半導(dǎo)體層中形成的所述溝槽的內(nèi)部。
(3)在所述半導(dǎo)體器件中用某一導(dǎo)電類型的多晶硅填充在低密度某一導(dǎo)電類型的半導(dǎo)體層中形成的所述溝槽的內(nèi)部。
(4)一種半導(dǎo)體器件制造方法，它包括以下步驟用外延生長(zhǎng)法在高密度某一導(dǎo)電類型的半導(dǎo)體基片上形成低密度某一導(dǎo)電類型的半導(dǎo)體層；在所述低密度的半導(dǎo)體層中從表面選擇性地形成溝槽；在所述溝槽的兩側(cè)和底部形成低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；用位于所述溝槽側(cè)壁和底部的相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層部分地重疊所述相對(duì)較淺的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層，并在所述低密度某一導(dǎo)電類型的半導(dǎo)體層中選擇性地形成相對(duì)較淺的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；在所述相對(duì)較淺的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層中形成高密度某一導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；在所述低密度某一導(dǎo)電類型的半導(dǎo)體層和所述相對(duì)較淺的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層上形成柵極絕緣膜；以及在所述柵極絕緣膜上選擇性地形成柵極。
(5)所述半導(dǎo)體器件制造方法還包括用絕緣膜填充在所述低密度某一導(dǎo)電類型的半導(dǎo)體層中形成的所述溝槽的內(nèi)部的步驟。
(6)所述半導(dǎo)體器件制造方法還包括用多晶硅填充在所述低密度某一導(dǎo)電類型的半導(dǎo)體層中形成的所述溝槽的內(nèi)部的步驟。
(7)在所述半導(dǎo)體器件制造方法中，在所述溝槽的側(cè)壁和底部形成所述低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層的步驟包括利用包含雜質(zhì)的氧化膜的固相擴(kuò)散。
(8)在所述半導(dǎo)體器件制造方法中，在所述溝槽的側(cè)壁和底部形成所述低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層的步驟包括利用包含雜質(zhì)的多晶硅的固相擴(kuò)散。
(9)在所述半導(dǎo)體器件制造方法中，在所述溝槽的側(cè)壁和底部形成所述低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層的步驟包括分子層摻雜過(guò)程。


圖1是表示本發(fā)明半導(dǎo)體器件的第一實(shí)施例的示意的剖面圖。
圖2是表示本發(fā)明半導(dǎo)體器件的第二實(shí)施例的示意的剖面圖。
圖3A至3G是按照工序次序的剖面圖，表示本發(fā)明半導(dǎo)體器件的第一實(shí)施例的第一制造方法。
圖4A至4C是按照工序次序的剖面圖，表示本發(fā)明半導(dǎo)體器件的第一實(shí)施例的第二制造方法。
圖5A至5E是按照工序次序的剖面圖，表示本發(fā)明半導(dǎo)體器件的第二實(shí)施例的第一制造方法。
圖6是表示傳統(tǒng)半導(dǎo)體器件的一個(gè)實(shí)例的示意的剖面圖。
下面將參照附圖描述本發(fā)明的各個(gè)實(shí)施例。
圖1是表示本發(fā)明半導(dǎo)體器件的第一實(shí)施例的示意的剖面圖。在如高密度單晶硅的半導(dǎo)體基片101上設(shè)置低密度漂移層102之后，在漂移層上選擇性地形成溝槽103，在該溝槽的側(cè)壁和底部形成擴(kuò)散層104，并形成絕緣膜109以填充該溝槽的內(nèi)部，并進(jìn)一步形成源極106、體擴(kuò)散層105、柵極絕緣膜107和柵極108，以便構(gòu)成功率MOSFET。體擴(kuò)散層105與擴(kuò)散層104部分重疊。
當(dāng)功率MOSFET是NMOS時(shí)，例如，使用包括密度為1×1019/cm3至1×1020/cm3的銻或砷的單晶硅基片，并，例如用帶有密度為1×1014/cm3至5×1016/cm3的磷的外延層作為漂移層。外延層的厚度隨所要求的耐壓性而不同，工作電壓高達(dá)約幾百伏時(shí)通常范圍在5至12微米。與外延層的厚度相似，溝槽的厚度取決于要求的耐壓性，但范圍約在3至10微米，略淺于外延層。在溝槽的側(cè)壁和底部形成的擴(kuò)散層的密度通常在1×1016/cm3至1×1018/cm3的范圍內(nèi)，而深度和橫向擴(kuò)散約為0.5至2μm(微米)。體擴(kuò)散層、源極和柵極絕緣膜的諸如密度、深度和厚度等參數(shù)顯示與通常的功率MOSFET類似的數(shù)值。
在圖1中，該結(jié)構(gòu)產(chǎn)生單元性能效果。具體地說(shuō)，當(dāng)MOSFET截止時(shí)，空白層從在溝槽側(cè)壁上形成的體擴(kuò)散層兩側(cè)延伸彼此在中間接觸，使得柵極下面的漂移區(qū)域直至基本上等于深體擴(kuò)散的深度的深度完全形成空白層。由于空白層的寬度非常大，電場(chǎng)張馳作用就大，耐壓性可以提高，而不必降低漂移層的雜質(zhì)密度。由于漂移層的雜質(zhì)密度不必降低，MOSFET導(dǎo)通期間的漂移寄生電阻就不必降低，MOSFET的導(dǎo)通電阻就可以保持低。和傳統(tǒng)的實(shí)例類似地獲得這些效果。另外，與傳統(tǒng)方法相比，不必進(jìn)行多次深體擴(kuò)散的外延生長(zhǎng)和選擇性形成，溝槽和擴(kuò)散層的形成可以一次完成，使得制造工序得以顯著簡(jiǎn)化，帶來(lái)諸如成本降低和制造周期縮短等效果。
另外，在圖1的實(shí)施例中，擴(kuò)散層104可以與體擴(kuò)散層105同時(shí)形成，在這種情況下，所述效果得以擴(kuò)大。后面還將詳細(xì)描述。
圖2是表示本發(fā)明半導(dǎo)體器件的第二實(shí)施例的示意的剖面圖?；靖拍钆c圖1的實(shí)施例相似，但是第二實(shí)施例具有以下特征溝槽103的內(nèi)部用包含雜質(zhì)的多晶硅110填充。使用這樣的結(jié)構(gòu)，位于溝槽側(cè)壁和底部的擴(kuò)散層可以利用從多晶硅110擴(kuò)散雜質(zhì)的方法形成，因此有可能進(jìn)一步減少工序。在這種情況下，在用多晶硅填充的過(guò)程中必須同時(shí)使用進(jìn)行摻雜的多處理過(guò)程(doped poly-process)等方法來(lái)預(yù)先把雜質(zhì)引入多晶硅110。本實(shí)施例的制造方法后面還將詳細(xì)描述。
圖3表示按照工序次序的剖面圖，表示本發(fā)明半導(dǎo)體器件的第一實(shí)施例的第一制造方法。作為例子，使用N-型功率MOSFET。
圖3A表示一種方法，它包括在包括密度為1×1019/cm3至1×1020/cm3的銻或砷作為N-型雜質(zhì)的高密度半導(dǎo)體基片101上用外延生長(zhǎng)法形成以密度為1×1014/cm3至5×1016/cm3的磷作為N-型雜質(zhì)的厚約5至12微米的低密度漂移層102；隨后用電爐氧化等方法生長(zhǎng)約500埃的氧化膜111；隨后用化學(xué)汽相淀積法(CVD)淀積約1000埃至2000埃的氮化膜112；用CVD法進(jìn)一步淀積約2000埃至1微米的掩模氧化膜113；隨后用光刻法和蝕刻法使掩模氧化膜113形成圖案；以及剝?nèi)ス庵驴刮g劑，并利用形成圖案的掩模氧化膜113作為掩模、用干刻蝕法在氮化膜112、氧化膜111和低密度漂移層102中形成溝槽103。在面積方面，溝槽103的寬度狹窄一些較為有利，但考慮到隨后的溝槽內(nèi)部的填充和向溝槽底部和側(cè)壁摻入雜質(zhì)，寬度宜在約0.5至2微米的范圍內(nèi)。另外，至于溝槽的深度，由于底部需要保持在低密度漂移層狀態(tài)，所以深度宜為3至10微米。
利用掩模氧化膜113作為掩模對(duì)氮化膜112、氧化膜111和溝槽103的干刻蝕可以借助針對(duì)每一種待處理的材料的更換氣體(changinggas)來(lái)進(jìn)行。此外，掩模氧化膜113可以是非摻雜硅酸鹽玻璃(NSG)、磷硅玻璃(PSG)或原硅酸四乙酯(TEOS)的氧化膜。
隨后如圖3B所示，例如，利用離子注入法，采用傾斜(angle)注入或旋轉(zhuǎn)注入把硼作為P-型雜質(zhì)引入溝槽的側(cè)壁和底部，隨后進(jìn)行熱處理，形成擴(kuò)散層104。另外，如圖中所示，甚至可以用分子層摻雜法來(lái)形成擴(kuò)散層104。擴(kuò)散層104的硼密度通常在1×1016/cm3至1×1018/cm3的范圍內(nèi)。深度方向和橫向擴(kuò)散約0.5至2微米。
隨后，如圖3C所示，用濕刻蝕法選擇性地剝?nèi)パ谀Ｑ趸?13，用CVD法在溝槽103的內(nèi)部和氮化膜112上淀積絕緣膜109。從覆蓋的角度看，使用TEOS氧化膜時(shí)，絕緣膜109可以容易地填充到溝槽的內(nèi)部。在這種情況下，由于厚度需要等于或大于溝槽的寬度，所以淀積可以在約0.5至2微米的范圍內(nèi)進(jìn)行。當(dāng)這個(gè)厚度無(wú)法一步完成時(shí)，可以分開(kāi)多次進(jìn)行淀積。
隨后，如圖3D所示，用干刻蝕法反向蝕刻絕緣膜109。通過(guò)直至暴露氮化膜112的終點(diǎn)檢測(cè)來(lái)結(jié)束蝕刻過(guò)程。另外，這個(gè)步驟可以用化學(xué)機(jī)械拋光法(CMP)來(lái)完成。
接著，通過(guò)用磷酸的濕刻蝕法或干刻蝕法去除氮化膜112，進(jìn)一步用濕刻蝕法去除氧化膜111，接著在電爐中用氧化法形成柵極絕緣膜107，便獲得圖3E所示的結(jié)構(gòu)。柵極氧化膜的厚度取決于所要求的耐壓性，但通常在200至800埃的范圍內(nèi)。
隨后，如圖3F所示，通過(guò)用光刻法和干刻蝕法構(gòu)成摻有高密度雜質(zhì)的多晶硅的圖案，以形成柵極108，利用柵極108作為掩模，利用離子注入法和熱處理選擇性地在低密度漂移層102中形成體擴(kuò)散層105作為功率MOSFET體。對(duì)于體擴(kuò)散層105的垂直和橫向的密度和擴(kuò)散量，類似于擴(kuò)散層104，使用硼作為P-型雜質(zhì)時(shí)，密度約為1×1016/cm3至1×1018/cm3，擴(kuò)散量約為0.5至2微米。在形成過(guò)程中，例如，BF2離子以約1×1013/cm2至5×1014/cm2的劑量注入，進(jìn)行1000℃至1100℃的熱處理幾十分鐘，并使用其他條件。此外，使體擴(kuò)散層105與以前形成的擴(kuò)散層104可靠地接觸。
隨后，如圖3G所示，利用柵極108作為掩模，進(jìn)行離子注入和熱處理，形成功率MOSFET的源極106。用砷作為N-型雜質(zhì)，密度約為1×1019/cm3至1×1020/cm3。
用上述制造方法獲得本發(fā)明第一實(shí)施例所示的結(jié)構(gòu)。
圖4表示按照工序順序的剖面圖，表示按照本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的第二制造方法。
進(jìn)行與圖3A直至形成溝槽的那些步驟相似的步驟，隨后用圖4A所示的濕刻蝕法選擇性地剝?nèi)パ谀Ｑ趸?13，用CVD法或旋涂玻璃法(SOG)在溝槽103內(nèi)部和氮化膜112上形成包含所述雜質(zhì)的絕緣膜114。在N-型功率MOSFET的情況下，例如，使用BSG、亦即包括硼的氧化膜作為包括所述雜質(zhì)的絕緣膜114。
隨后，如圖4B所示，通過(guò)反向蝕刻或CMP去除包含所述雜質(zhì)的絕緣膜114，直至暴露出氮化膜112為止。
接著，通過(guò)進(jìn)行熱處理以便讓硼從包含所述雜質(zhì)的絕緣膜擴(kuò)散，如圖4C所示形成擴(kuò)散層104。此后，與參照?qǐng)D3所描述的制造方法類似，在溝槽內(nèi)部留下包含所述雜質(zhì)的絕緣膜114的同時(shí)，去除氮化膜和氧化膜，依次形成柵極氧化膜、柵極、體擴(kuò)散層和源極?；蛘?，在通過(guò)濕刻蝕法一次去除包含所述雜質(zhì)的絕緣膜114之后，可以與圖3類似地進(jìn)行絕緣膜109的填充步驟。除非出現(xiàn)特殊問(wèn)題，由于工序數(shù)少，所以，在讓包含所述雜質(zhì)的絕緣膜114留在溝槽內(nèi)的同時(shí)進(jìn)行隨后的步驟在成本和工作周期方面部是有利的。
圖5表示按照工序順序的剖面圖，表示按照本發(fā)明的半導(dǎo)體器件第二實(shí)施例的第一制造方法。
圖5A表示一種方法，它包括用外延生長(zhǎng)法在N-型高密度半導(dǎo)體基片101上形成N-型低密度漂移層102；隨后用CVD法淀積掩模氧化膜113約2000埃至1微米；接著，用光刻法和蝕刻法構(gòu)成掩模氧化膜113的圖案；隨后剝?nèi)ス庵驴刮g劑層，并利用已經(jīng)形成圖案的掩模氧化膜113作為掩模用干刻蝕法在低密度漂移層102內(nèi)形成溝槽103。
高密度半導(dǎo)體基片的密度以及低密度漂移層的密度和厚度，還有溝槽的寬度和深度都與圖3所示的相似。
另外，與圖3類似，掩模氧化膜113可以是NSG,PSG或TEOS的氧化膜。
接著，如圖5B所示，通過(guò)用離子注入法或分子層摻雜法引入所述雜質(zhì)，并隨后進(jìn)行熱處理，在溝槽的側(cè)壁或底部形成P-型擴(kuò)散層104。關(guān)于擴(kuò)散層的密度和擴(kuò)散量，與圖3的實(shí)施例相似，密度約為1×1016/cm3至1×1018/cm3，而擴(kuò)散量約為0.5至2微米。
隨后，如圖5C所示，用CVD法在溝槽103內(nèi)部和掩模氧化膜113上淀積多晶硅110。在這種情況下，由于多晶硅的厚度要等于或大于溝槽寬度，所以，要進(jìn)行約0.5至2微米的淀積。對(duì)于多晶硅，膜的應(yīng)力大，采用一次淀積，半導(dǎo)體基片的撓曲有時(shí)可能大，因而為了避免這一點(diǎn)，可以分開(kāi)多次進(jìn)行淀積。
接著，如圖5D所示，用干刻蝕法反向蝕刻多晶硅110。通過(guò)終點(diǎn)檢測(cè)在暴露掩模氧化膜113時(shí)結(jié)束蝕刻。另外，這個(gè)步驟可以用化學(xué)機(jī)械拋光法(CMP)完成。
隨后，通過(guò)與圖3的實(shí)施例類似地去除掩模氧化膜113并依次地形成柵極氧化膜、柵極體擴(kuò)散層和源極，即可形成如圖5E所示的本發(fā)明的半導(dǎo)體器件的第二實(shí)施例的結(jié)構(gòu)。
在圖5所示的制造方法中，涉及溝槽形成和填充的掩模步驟可以只進(jìn)行一次，因而與圖3的實(shí)施例相比，有工序數(shù)目減少的優(yōu)點(diǎn)。
另外，在圖5所示的實(shí)施例中，擴(kuò)散層104是在溝槽形成之后形成的，但與圖4的實(shí)施例相似，也可以用包含所述雜質(zhì)的多晶硅，就是說(shuō)，利用摻雜的多處理過(guò)程把多晶硅嵌入所述溝槽中，隨后進(jìn)行熱處理，以便從多晶硅擴(kuò)散雜質(zhì)，在溝槽的側(cè)壁和底部形成擴(kuò)散層，并在嵌入的多晶硅原樣留下的同時(shí)進(jìn)行隨后的工序，即可獲得圖2所示本發(fā)明的半導(dǎo)體器件的第二實(shí)施例中所示的結(jié)構(gòu)。
已經(jīng)通過(guò)圖解說(shuō)明N-型功率MOSFET來(lái)描述上述實(shí)施例，但是另外反轉(zhuǎn)所述導(dǎo)電類型也能制造出P-型功率MOSFET。
如上所述，按照本發(fā)明的功率MOSFET的結(jié)構(gòu)和制造方法，可以以低的成本和短的制造周轉(zhuǎn)時(shí)間提供耐壓性高而電阻低的功率MOSFET。
權(quán)利要求
1．一種半導(dǎo)體器件，它包括高密度某一導(dǎo)電類型的半導(dǎo)體基片；在所述半導(dǎo)體基片的表面層上形成的低密度某一導(dǎo)電類型的半導(dǎo)體層；在所述低密度的半導(dǎo)體層中從表面選擇性地形成的溝槽；在所述溝槽的側(cè)壁和底部形成的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；與所述相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層部分重疊并選擇性地在所述低密度某一導(dǎo)電類型的半導(dǎo)體的表面層上形成的相對(duì)較淺的相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；選擇性地在所述相對(duì)較淺的低密度的相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層中形成的高密度某一導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；在所述低密度某一導(dǎo)電類型的半導(dǎo)體層和所述相對(duì)較淺的低密度的相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層上形成的柵極絕緣膜；以及在所述柵極絕緣膜上選擇性地形成的柵極。
2．按照權(quán)利要求1的半導(dǎo)體器件，其特征在于用絕緣膜填充在所述低密度某一導(dǎo)電類型的半導(dǎo)體層中形成的所述溝槽的內(nèi)部。
3．按照權(quán)利要求1的半導(dǎo)體器件，其特征在于用某一導(dǎo)電類型的多晶硅填充在所述低密度某一導(dǎo)電類型的半導(dǎo)體層中形成的所述溝槽的內(nèi)部。
4．一種按照權(quán)利要求1的半導(dǎo)體器件的制造方法，它包括以下步驟用外延生長(zhǎng)法在高密度某一導(dǎo)電類型的半導(dǎo)體基片上形成低密度某一導(dǎo)電類型的半導(dǎo)體層；在所述低密度的半導(dǎo)體層中從表面選擇性地形成溝槽；在所述溝槽的兩側(cè)和底部形成低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；用位于所述溝槽側(cè)壁和底部的相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層部分地重疊相對(duì)較淺的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層，并在所述低密度某一導(dǎo)電類型的半導(dǎo)體層中選擇性地形成相對(duì)較淺的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；在所述相對(duì)較淺的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層中形成高密度某一導(dǎo)電類型的半導(dǎo)體擴(kuò)散層；在所述低密度某一導(dǎo)電類型的半導(dǎo)體層和所述相對(duì)較淺的低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層上形成柵極絕緣膜；以及在所述柵極絕緣膜上選擇性地形成柵極。
5．一種按照權(quán)利要求1或4的半導(dǎo)體器件的制造方法，其特征在于還包括用絕緣膜填充在所述低密度某一導(dǎo)電類型的半導(dǎo)體層中形成的所述溝槽的內(nèi)部的步驟。
6．一種按照權(quán)利要求1或4的半導(dǎo)體器件的制造方法，其特征在于還包括用多晶硅填充在所述低密度某一導(dǎo)電類型的半導(dǎo)體層中形成的所述溝槽的內(nèi)部的步驟。
7．一種按照權(quán)利要求1或4的半導(dǎo)體器件的制造方法，其特征在于在所述溝槽的內(nèi)側(cè)和底部形成所述低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層的步驟包括利用包含雜質(zhì)的氧化膜的固相擴(kuò)散。
8．一種按照權(quán)利要求1或4的半導(dǎo)體器件的制造方法，其特征在于在所述溝槽的內(nèi)側(cè)和底部形成所述低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層的步驟包括利用包含雜質(zhì)的多晶硅的固相擴(kuò)散。
9．一種按照權(quán)利要求1或4的半導(dǎo)體器件的制造方法，其特征在于在所述溝槽的內(nèi)側(cè)和底部形成所述低密度相反導(dǎo)電類型的半導(dǎo)體擴(kuò)散層的步驟包括分子層摻雜過(guò)程。
全文摘要
公開(kāi)一種以低成本和短的制造周轉(zhuǎn)時(shí)間提供耐壓性高而電阻低的功率MOSFET半導(dǎo)體器件。在平面型功率MOSFET中,制造方法包括在漂移層中形成溝槽,并在溝槽的側(cè)壁和底部形成體擴(kuò)散層(形成溝槽并隨后進(jìn)行擴(kuò)散)以獲得一種結(jié)構(gòu)。深體擴(kuò)散形成對(duì)獲得高耐壓性和低電阻是有效的,但是為了獲得該結(jié)構(gòu),一般要進(jìn)行多次深體區(qū)域的外延生長(zhǎng)和選擇性形成,致使制造工序增多、成本激增和制造周期延長(zhǎng)。但是,本結(jié)構(gòu)可以更簡(jiǎn)單地帶來(lái)類似的效果。
文檔編號(hào)H01L29/78GK1305231SQ0013378
公開(kāi)日2001年7月25日 申請(qǐng)日期2000年10月25日 優(yōu)先權(quán)日1999年10月25日
發(fā)明者小山內(nèi)潤(rùn) 申請(qǐng)人:精工電子有限公司