專利名稱：晶片整合剛性支持環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常是關(guān)于用焊料堆互連的半導(dǎo)體晶片。特別是關(guān)于蒸發(fā)脫水的焊料堆。更特別的是關(guān)于改善的用于蒸發(fā)脫水焊料堆的障板。
半導(dǎo)體晶片的制作是形成連接晶片上電路的觸點。由焊料堆形成的叩焊晶片結(jié)合被越來越多地用作觸點，因為大量觸點可以在區(qū)域陣列內(nèi)提供。人們一直通過對由鉬薄層做成的障板進行蒸發(fā)脫水或濺射，形成焊料堆。
傳統(tǒng)地，高可靠性的焊料堆連接可通過提供鉛含量非常高的焊料堆實現(xiàn)。這已經(jīng)被接受用作陶瓷基底的焊料堆觸點，陶瓷基底可以承受熔化高鉛含量焊料的高溫。但是，對低溫基底，例如塑料基底的連接來說，需要在標準回流高鉛成分焊料堆上，提供低熔點錫帽的成分，如在公開的美國專利5,729,896到Dalal及其它所描述，這里引入?yún)⒖?。形成這些錫帽焊料堆的兩多孔障板過程在公開的美國專利5,922,496到Dalal及其它中描述，這里引入?yún)⒖?。但是，本發(fā)明的發(fā)明者發(fā)現(xiàn)，用于錫帽沉積的第二多孔障板會損壞在第一多孔障板步驟形成的高熔點焊料堆。這樣，需要一種解決方案改善過程，避免對在第一多孔障板步驟形成的焊料堆的損壞。
而且，本發(fā)明還提供解決另一問題的解決方案。在第一障板被定位后，晶片被送到等離子體蝕刻步驟，去除可能覆蓋在觸點墊上的氧化物，減少觸點墊與位于焊料堆之下的球界特性冶金間的觸點電阻。當位于多孔障板孔之下的觸點被送到等離子體中并將氧化物去除時，由鉬多孔障板覆蓋的晶片部分被保護在等離子體外。但是，整個晶片上氧化物去除的均勻性是個問題，晶片的部分區(qū)域被發(fā)現(xiàn)比其它區(qū)域具有較低的觸點電阻。這樣，需要提供一種等離子體蝕刻的一個較好的解決方案的方法，來在整個晶片上提供更均勻的低觸點電阻。提供充分改善的觸點電阻均勻性，同時如果第二多孔障板和沉積步驟被使用時，避免焊料堆的損壞，這種方法在下面的發(fā)明中被提供。
這樣本發(fā)明的一個目標是提供一個具有周邊芯片的晶片，其中附加虛設(shè)焊料堆位于每個周邊芯片的附近。
本發(fā)明的另一個目標是提供一個障板，用于在晶片的芯片上沉積球界特性冶金和焊料堆，其中附加孔被提供在多孔障板上所有周邊芯片附近。
本發(fā)明的另一個目標是通過在多孔障板上所有周邊芯片附近提供的附加孔，由障板的孔改善芯片觸點等離子體蝕刻的均勻性。
本發(fā)明的另一個目標是當障板被放置在晶片上，通過在晶片上所有周邊芯片附近提供附加焊料堆，進行第二焊料沉積時，避免對芯片焊料堆的損壞。
本發(fā)明的一個特點是，在附加焊料堆上提供界線實現(xiàn)晶片分塊。
本發(fā)明的一個特點是，甚至如果產(chǎn)品芯片上的焊料堆陣列沒有被完全填充時，附加焊料堆完全填充的陣列被提供在分塊界線間，至少沿晶片外圍伸到去除區(qū)。
本發(fā)明的一個優(yōu)點是，電離區(qū)的均勻性保持在超過晶片上周邊芯片的半徑之外。
本發(fā)明的一個優(yōu)點是，觸點電阻的均勻性被改善，并且周邊芯片的觸點電阻被減小。
本發(fā)明的一個優(yōu)點是，當?shù)诙噶铣练e被通過第二障板提供時，對周邊芯片焊料堆的損壞被減少或避免，因為附加焊料堆對第二障板提供支持。
本發(fā)明的這些和其它目標、特點和優(yōu)點通過晶片實現(xiàn)，晶片包括一組具有觸點的芯片陣列。觸點包括焊料堆。芯片陣列包括沿晶片外圍伸出的周邊芯片。附加虛設(shè)焊料堆位于多數(shù)周邊芯片的附近，其中附加虛設(shè)焊料堆用于改善周邊芯片的觸點工藝。
改善的觸點工藝是通過附加焊料沉積到焊料堆上的第二多孔障板過程中以避免損壞。還包括芯片金屬和球界特性冶金間較低的觸點電阻，作為位于沿芯片陣列周邊觸點的較好的濺射蝕刻結(jié)果。球界特性冶金包括如鉻、銅、金這樣的金屬。
本發(fā)明的第二個方面是障板，包括相應(yīng)于晶片上芯片陣列的觸點在障板上的孔陣列。芯片陣列包括沿晶片外圍伸出的周邊芯片。附加虛設(shè)孔在障板上，位于相應(yīng)于多數(shù)周邊芯片的孔附近。附加虛設(shè)孔用于改善周邊芯片的觸點工藝。
本發(fā)明前面和其他的目標、特點和優(yōu)點，通過本發(fā)明下面如附圖中所說明的具體描述將變得更加明顯的，其中

圖1a是晶片的頂視圖，包括具有焊料堆的芯片；
圖1b是圖1a所示晶片的剖視圖，畫出了晶片金屬界線和焊料堆觸點的接線端金屬間的氧化物，焊料堆位于圖1a所示晶片的周邊芯片上；圖2a是現(xiàn)有技術(shù)的障板的頂視圖，包括鉬層上的孔，用于在晶片上真空沉積接線端金屬；圖2b是本發(fā)明障板的頂視圖，包括圖2a所示多孔障板的孔，加上晶片上周邊芯片位置之外的附加孔；圖2c是圖2b部分的擴展視圖；圖2d是相應(yīng)于圖2b所示多孔障板部分的晶片的頂視圖；圖2e是具有相應(yīng)于產(chǎn)品芯片上陣列的，附加焊料堆陣列的晶片部分的頂視圖；圖3a是在焊料堆已被回流后夾在晶片上的第二障板的剖面圖，畫出了晶片周邊芯片上焊料堆的損壞；圖3b是在焊料堆被回流后夾在晶片上的第二障板的剖面視圖，具有附加虛設(shè)焊料堆，畫出了附加虛設(shè)焊料堆的損壞，但不損壞晶片周邊芯片上的焊料堆；圖4a是現(xiàn)有技術(shù)對齊條的頂視圖，位于晶片上周邊芯片位置之外，用來將多孔障板與晶片對齊；圖4b是本發(fā)明對齊孔的頂視圖，用來將多孔障板與晶片對齊；圖4c是印刷在晶片上的對齊標記的頂視圖，用于與圖4a的對齊條或圖4b的對齊孔對齊；圖4a′是圖4c晶片對齊標記的頂視圖，是它們沿圖4a的對齊條在X射線下的視圖；圖4b′是圖4c晶片對齊標記的頂視圖，是它們沿圖4b的對齊孔在X射線下的視圖；圖5是C4多孔障板檢查工具基準的頂視圖，位于晶片周邊芯片位置之外，本發(fā)明的多孔障板之上，并超過去除區(qū)，用于為多孔障板檢查對齊；圖6是堆疊在本發(fā)明障板上的多孔障板的頂視圖，以可選的對齊方法用于多孔障板檢查；圖7a是夾在晶片上的障板的剖面圖，準備用于濺射清洗和接線端金屬沉積；圖7b是在濺射清洗和鉻、銅和金以高的溫度沉積后，圖7a所示障板和晶片的剖面圖；圖7c是在鉛和錫以低于鉻、銅和金沉積溫度沉積后，圖7b所示障板和晶片的剖面圖；圖7d是在多孔障板被去除后，圖7c所示障板和晶片的剖面圖；圖7e是在焊料回流后，圖7d所示障板和晶片的剖面圖；圖8a是圖7e所示步驟完成后，并且第二障板被夾在晶片上，用于錫帽沉積之后，晶片的剖視8b是錫帽沉積完成后，第二障板和晶片的剖視圖；并且圖8c是在第二障板被去除，留下錫覆蓋的焊料堆后，圖8b所示晶片的剖視圖。
本發(fā)明的發(fā)明者發(fā)現(xiàn)，在普通產(chǎn)品的半導(dǎo)體晶片如晶片24中，周邊芯片22的觸點20具有比中心芯片26高的觸點電阻，如圖1a所示。我們發(fā)現(xiàn)較高的觸點電阻與遺留在周邊芯片22的觸點20上的氧化物28有關(guān)，氧化物在氬等離子體蝕刻步驟，將接線端金屬29在觸點20進行真空沉積所產(chǎn)生，如圖1b所示。氧化物28位于最終金屬層30與接線端金屬第一層，即鉻層31之間。周邊芯片22是晶片層24上最外面的完整印刷芯片。接線端金屬29還包括鉻層31上的銅和金和焊料堆32。最終金屬層30由銅、鋁或其它半導(dǎo)體組成。
發(fā)明者認識到，在氬等離子體蝕刻步驟，氧化物28沒有沿晶片24外圍38的金屬層30上被完全去除。他們還認識到等離子體能量低于晶片24的外圍38，因為障板34的幾何形狀在沿多孔障板外圍46的孔39a處，不同于在多孔障板中心區(qū)域48的孔39b，如圖2a所示。一個解釋是等離子體能量相對于電流密度成比例增加。電流密度在多孔障板外圍46較低，因為暴露于等離子體的多孔障板34的表面區(qū)域在多孔障板外圍46較大，這是因為相應(yīng)于晶片24上的周邊芯片22，超出多孔障板34的周邊芯片區(qū)域49，多孔障板34上沒有用于觸點的孔。由于沒有孔意味著多孔障板半導(dǎo)體較高的區(qū)域，存在較低的電流密度。較低的電流密度提供了較低的能量密度，這樣沿多孔障板34外圍46的本地區(qū)域產(chǎn)生較少的蝕刻。還可能有其它的解釋，但發(fā)明者發(fā)現(xiàn)通過在多孔障板34上提供附加的孔，以減少在周邊芯片邊緣的部分獨立的孔，這樣確實改善了觸點凈化。
發(fā)明者依據(jù)實驗發(fā)現(xiàn)，在多孔障板外圍46具有附加孔50的多孔障板34′上，如圖2b和2c所示，減小了周邊芯片22的觸點20的觸點電阻，解決了觸點電阻的不均勻問題，有效地改善了在周邊芯片22的觸點20的氧化物28的蝕刻，提高了產(chǎn)出。
使用具有附加孔50的障板34′，氧化物層28在周邊芯片22如同在晶片24更中間的芯片26一樣被去除了。發(fā)明者發(fā)現(xiàn)，由于在障板34′上存在附加孔50，在周邊芯片區(qū)域49的本地等離子體能量，隨電流密度增加而成比例增加。發(fā)明者發(fā)現(xiàn)，多孔障板上周邊芯片區(qū)域49附近的附加孔，改善了晶片24上等離子體的均勻性，所以周邊芯片22具有與中心芯片26大約相等的能量密度。在半徑超出多孔障板34的周邊芯片區(qū)49處，附加孔50使等離子體電離區(qū)均勻，這樣，改善了整個晶片24上觸點蝕刻的均勻性。結(jié)果是，周邊芯片22的觸點電阻減小，整個晶片上觸點電阻的均勻性顯著改善。
甚至在發(fā)現(xiàn)多孔障板34′的附加孔50可以改善氧化物的去除之前，發(fā)明者發(fā)現(xiàn)位于晶片24上周邊芯片22之外的附加焊料堆32′，可以解決他們在用錫覆蓋的焊料堆制作晶片時發(fā)現(xiàn)的問題。發(fā)明者發(fā)現(xiàn)，在夾緊第二障板60(見圖3a)，將低熔點焊料沉積在第一回流焊料堆觸點32的錫覆蓋過程，位于晶片24上周邊芯片22上的焊料堆觸點32經(jīng)常損壞，錫覆蓋過程在公開的美國專利5,729,896中描述，這里引入?yún)⒖?。他們還發(fā)現(xiàn)焊料堆的損壞，可以通過在晶片24上所有周邊芯片22附近，提供幾行附加焊料堆32′來避免。附加焊料堆32′對第二障板60在周邊芯片22外提供支持。他們發(fā)現(xiàn)當這些附加堆32可能被損壞時，在功能周邊芯片22上所需的焊料堆32由于它們的存在而免于受損。附加焊料堆通過在障板34′上提供附加孔50而形成，如上所述。這樣，發(fā)明者發(fā)現(xiàn)一個解決方法——在多孔障板34′上提供附加孔50——解決了兩個完全獨立的問題。其中觸點電阻問題是一個影響所有焊料堆晶片的問題，而焊料堆損壞問題是一個只影響到具有接受錫帽的焊料堆的晶片的問題。
在錫帽真空沉積之前，在將第二障板60夾到晶片24上的過程中，產(chǎn)生周邊芯片22上焊料堆的損壞，，如圖3a所示。在常規(guī)生產(chǎn)過程中，夾具69使多孔障板60靠著晶片24的裸露表面64變平。作為夾環(huán)69向下彎折第二障板60的結(jié)果，回流焊料堆32a的前幾行可能被損壞，。如圖3b所示，如果附加虛設(shè)焊料堆提供在晶片24上周邊芯片22附近的空間，這一損壞可以避免?，F(xiàn)在這些附加虛設(shè)焊料堆65可以被多孔障板34損壞，但芯片焊料堆32a本身保持原來的狀況。通過在用于沉積原始焊料堆觸點32的同一個障板34’上，提供附加孔50形成附加虛設(shè)焊料堆。
發(fā)明者還發(fā)現(xiàn)，在附加焊料堆32′的陣列內(nèi)提供分塊界線62可以實現(xiàn)分塊。這樣，產(chǎn)品芯片間的分塊界線通過附加焊料堆連續(xù)，所以附加焊料堆不與分塊鋸刃相互干涉。
相似的，附加焊料堆32′的陣列在其它結(jié)構(gòu)所需的區(qū)域被去掉，如多孔障板34上的條形圖型101或孔型圖型103，用來將多孔障板34與晶片24對齊，如圖4a和圖4b所示。具有條形圖型101或孔型圖型103的多孔障板34被放置在晶片24上，將圖型105在晶片24上對齊，如圖4c所示。晶片24上的圖型105以用于開放觸點20的相同光刻多孔障板形成?，F(xiàn)有技術(shù)中條形圖型101的一個問題是，回流后形成的焊料堆比觸點焊料堆高，它們可能與用于檢測晶片34的探針相互干涉。焊料堆較高是因為條形圖型101的條107的長度和寬度比普通觸點焊料堆32a的直徑大的多，并且焊點在回流后凸起。發(fā)明者發(fā)現(xiàn)孔型圖型是有利的，因為在晶片24上回流后形成堆的焊料高度，與在晶片24上形成的其它焊料堆32a的高度是一樣的。而且發(fā)現(xiàn)，圖型105通過孔型圖型101的可見性比通過條形圖型103的要好?？仔蛨D型103的孔109緊湊在一起，使它們與圓形圖型105的邊界在晶片24上重疊?？仔蛨D型103的孔113可以與晶片24的圓形圖型115對中。這些因素的每一個導(dǎo)致多孔障板32′與晶片24的對齊的過程，比現(xiàn)有技術(shù)的條形圖型所能達到的要好?？仔蛨D型103的孔最好具有比用于產(chǎn)品芯片的孔相同或較小的尺寸。
他們還發(fā)現(xiàn)，在超過多孔障板34′的附加孔50處提供去除區(qū)64，可以實現(xiàn)用真空工具處理晶片24，使其精確地將晶片24放置在分塊位置。多孔障板34和34′的去除區(qū)64將焊料堆沿晶片24外圍38限制在去除區(qū)66以外。他們還發(fā)現(xiàn)在分塊界線間附加焊料堆陣列填充所有位置，并伸出去除區(qū)66外，在晶片24上提供了焊料堆陣列，對第二陰影模提供了很好的支持，甚至如果芯片22、26上的焊料堆沒有完全填充的焊料堆陣列也是如此。他們還發(fā)現(xiàn)在多孔障板34′的孔50中較高的填充，不會相反地影響觸點電阻的均勻性。當然，在多孔障板34″上的孔和晶片24上的附加焊料堆的排行可以相應(yīng)于產(chǎn)品芯片22、26上的布置，如圖2e所示。這些部分芯片32′中每個的孔形圖型伸展到去除區(qū)。如果晶片處理用非上述真空方法的其他方法完成，可以去除圖2b、2c和2d所示的去除區(qū)。
障板34、34′制作的步驟之一被檢查，本發(fā)明的發(fā)明者發(fā)現(xiàn)，附加孔50的存在可以與使用自動檢查工具檢查的多孔障板對齊發(fā)生相互干涉。這一檢查工具，名為C4多孔障板檢查工具B型，在普通受讓的美國專利4,570,180中描述，這里引入?yún)⒖肌4多孔障板檢查工具與用于檢查的多孔障板對齊，需要排行在圖型的方形角的一組孔的存在。這個圖型可以在現(xiàn)有技術(shù)多孔障板34的周邊芯片的邊緣得到，但是多孔障板34′的附加孔50可以去掉方形角圖型。在一些情況中，一些附加孔50的去除產(chǎn)生多孔障板分塊界線62′，這一去除提供了為C4多孔障板檢查工具對齊步驟所需的方形角排行。但是，這依靠設(shè)計的特點，方形排行并不總是產(chǎn)生。
本發(fā)明的發(fā)明者采用的一項解決方法是，在圖型上增加更多的附加孔到多孔障板上，如圖2b所示，并且在圖5中放大更高的倍數(shù)。附加孔用于對齊檢查的工具，并且這個圖型名為C4多孔障板檢查工具基準68。如圖2b所示，這些基準中的幾個排行在多孔障板的周邊，實現(xiàn)對齊。但是發(fā)明者認識到，如果C4多孔障板檢查工具基準確實將焊料堆印刷在晶片外圍的去除區(qū)，這是不希望的，因為這將與后面將晶片24放置在粘性膜上進行分塊的真空處理相互干涉。這樣，發(fā)明者將C4多孔障板檢查工具基準放置在多孔障板位置，多孔障板位置是將多孔障板34′夾到晶片24上的夾環(huán)69所覆蓋的位置。這樣C4多孔障板檢查工具基準，被安置在C4多孔障板檢查工具的檢查工具識別的區(qū)域之內(nèi)，但是暴露于真空沉積的多孔障板區(qū)域之外，因為這些位置由保護環(huán)覆蓋。C4多孔障板檢查工具基準在所有設(shè)計中位于同一位置，并包含于用于其它標準特征的所有多孔障板的基本框架數(shù)據(jù)中。
一個同樣工作很好的可選解決方案是，在多孔障板檢查過程中為附加孔提供一個蓋。這一用于附加孔的蓋由膠帶紙構(gòu)成。它還可以由環(huán)70構(gòu)成，具有剪切塊72，與周邊芯片22外側(cè)邊緣形狀相匹配，如圖6所示。環(huán)70只在多孔障板檢查步驟中使用。環(huán)70的設(shè)計根據(jù)多孔障板設(shè)計數(shù)據(jù)，使用標準電路板生成軟件，如Infinite Graphics公司的PAR軟件。而另一解決方案是在附加的完全虛設(shè)芯片上加孔，這些芯片夾在有源周邊芯片22和去除區(qū)64的孔之間。這些完全虛設(shè)芯片提供C4多孔障板檢查工具檢查所需的工具的合適角度的圖型。伸到去除區(qū)64的部分芯片還可以解決第二陰影多孔障板的支持問題和等離子體能量問題，但這些一般不提供C4檢查工具檢查所需的合適角度的圖型，如圖2d所示。這樣，部分芯片可以用于C4檢查芯片檢查所不需要或另外容納的位置。
當多孔障板和晶片在接線端金屬29沉積過程中處于高的溫度，多孔障板34、34′上必須帶有定位孔，因此這些孔可以定位在正確位置上。在室溫時，多孔障板不如此對齊(除了在多孔障板中心)，如圖7a所示。最高溫度發(fā)生在鉻、銅、金接線端金屬29的沉積過程，并且多孔障板34、34′上必須具有定位孔，使它們通常在這一高溫沉積過程中，與相應(yīng)的晶片24上的觸點20對中，如圖7b所示。圖7a-7e中是并非成比例的或極度夸大的多孔障板34′和晶片24在室溫的非對齊情況。在晶片24夾到多孔障板32′后進行的氬濺射清洗步驟中，根據(jù)非對齊情況的實際溫度不足以模糊觸點，如圖7a所示。
多孔障板34′由環(huán)69和夾具(未畫出)夾到晶片24上。然后，在焊料沉積過程中，溫度較低，于是接線端金屬29的焊料堆部分32、32′偏心沉積，如圖7c和圖7d所示，特別是沿著晶片24的外圍區(qū)域。圖7d畫出了接線端金屬29在多孔障板32′去除后的情況。然而，在后續(xù)的回流步驟中，焊料堆部分32、32′將自身對中在鉻-銅-金上，提供回流焊料堆32a、32a′和接線端金屬29a、29a′，如圖7e所示。
相似的，用于錫帽沉積的第二障板78，必須使自身上的孔80對溫度進行熱補償，這里溫度是指晶片和多孔障板在回流的焊料堆32a、32a′上進行錫帽沉積達到的溫度，如圖8b所示。圖8a畫出了室溫時放置在晶片24上的多孔障板，畫出了第二障板孔84不直接位于回流焊料堆32a、32a′上，特別是沿晶片24的外圍的情況。在錫帽82沉積后，多孔障板78被去除，將錫帽82留在回流焊料堆32a、32a′上。
本發(fā)明的幾個實施例還有其改型在這里已經(jīng)予以具體描述，并由所附圖示說明，很明顯具有共同設(shè)計構(gòu)思的各種進一步改型是可能的，這些可能的改型也包括在本發(fā)明的范圍之內(nèi)。上述說明書中的敘述不會將發(fā)明限制在比所附的權(quán)利要求更窄的范圍內(nèi)，給出的例子只用于說明而不是排除。
權(quán)利要求
1一種晶片，包括一個芯片陣列，具有觸點，所述觸點包括焊料堆，所述芯片陣列包括沿晶片外圍伸出的周邊芯片；和附加虛設(shè)焊料堆，位于多數(shù)所述周邊芯片附近，其中所述附加虛設(shè)焊料堆用于改善所述周邊芯片的觸點工藝。
2如權(quán)利要求1所述的晶片，其特征在于，所述附加虛設(shè)焊料堆對障板提供支持，障板用于在所述焊料堆上沉積材料，使所述障板不會損壞周邊芯片的焊料堆。
3如權(quán)利要求2所述的晶片，其特征在于，所述焊料堆包括一層所述材料。
4如權(quán)利要求3所述的晶片，其特征在于，所述材料包括錫。
5如權(quán)利要求3所述的晶片，其特征在于，所述材料沉積在回流堆上。
6如權(quán)利要求1所述的晶片，其特征在于，所述附加虛設(shè)焊料堆在鋸刃線處被去除。
7如權(quán)利要求6所述的晶片，其特征在于，所述附加虛設(shè)焊料堆在沿所述晶片外圍的環(huán)形去除區(qū)處被去除。
8如權(quán)利要求7所述的晶片，其特征在于，所述附加虛設(shè)焊料堆在對齊輔助工具區(qū)域被去除。
9如權(quán)利要求8所述的晶片，其特征在于，所述對齊輔助工具包括一個焊料堆圖型。
10如權(quán)利要求9所述的晶片，其特征在于，所述焊料堆圖型包括一個圖型，具有比用于觸點的更緊湊的焊料堆空間。
11如權(quán)利要求7所述的晶片，其特征在于，周邊芯片附近的所述附加虛設(shè)焊料堆，在所述鋸刃線外所述陣列的所有位置，以堆的規(guī)則陣列排行，并填滿所述去除區(qū)。
12如權(quán)利要求1所述的晶片，其特征在于，所述附加虛設(shè)焊料堆包括一個在所述周邊芯片附近的單行堆。
13如權(quán)利要求1所述的晶片，其特征在于，所述附加虛設(shè)焊料堆包括相應(yīng)于部分芯片的堆的附加圖型。
14如權(quán)利要求1所述的晶片，其特征在于，所述改善所述周邊芯片的觸點工藝是，在晶片上觸點絕緣體更均勻的等離子體蝕刻，和周邊芯片更低的電阻。
15如權(quán)利要求1所述的晶片，其特征在于，所述周邊芯片的觸點具有與非周邊芯片大約相等的觸點電阻。
16如權(quán)利要求1所述的晶片，其特征在于，所述周邊芯片的觸點具有與非周邊芯片大約相等的絕緣體。
17一種障板，包括一個在障板上的孔陣列，相應(yīng)于晶片上芯片陣列的觸點，所述芯片陣列包括沿晶片外圍伸出的周邊芯片；和附加在障板上的虛設(shè)孔，在相應(yīng)于多數(shù)所述周邊芯片孔的附近，其中所述附加虛設(shè)孔用于改善所述周邊芯片的觸點工藝。
18如權(quán)利要求17所述的障板，其特征在于，所述附加虛設(shè)孔用于提供附加虛設(shè)焊料堆，以支持第二障板，它用于將附加材料層沉積到所述堆上，使所述第二障板不損壞周邊芯片焊料堆。
19如權(quán)利要求18所述的障板，其特征在于，所述用于沉積附加材料層的孔位于用于補償沉積錫時的溫度的位置。
20如權(quán)利要求18所述的障板，其特征在于，所述附加材料層用于通過所述第二障板，將錫沉積到芯片的回流焊料堆上。
21如權(quán)利要求17所述的障板，其特征在于，所述附加虛設(shè)孔在鋸刃線處去除。
22如權(quán)利要求21所述的障板，其特征在于，所述附加虛設(shè)孔在沿所述障板外圍，超出所述周邊芯片和超出所述虛設(shè)孔的環(huán)形去除區(qū)去除。
23如權(quán)利要求17所述的障板，其特征在于，所述周邊芯片的所述改善觸點工藝是將與所述周邊芯片觸點接觸的絕緣體去除，和所述周邊芯片的更低的觸點電阻。
24如權(quán)利要求17所述的障板，其特征在于，所述附加虛設(shè)孔位于實質(zhì)上所有所述周邊芯片孔的附近。
25如權(quán)利要求17所述的障板，其特征在于，所述孔相應(yīng)于所述周邊芯片，位于補償沉積鉻、銅、金時的溫度的位置。
26一種制作半導(dǎo)體晶片的方法，包括步驟(a)提供一種晶片，包括一組具有觸點的芯片陣列，所述觸點包括焊料堆，所述芯片陣列包括沿晶片外圍伸出的周邊芯片；并且(b)提供附加虛設(shè)焊料堆，位于多數(shù)所述周邊芯片附近，其中所述附加虛設(shè)焊料堆用于改善所述周邊芯片的觸點工藝。
27如權(quán)利要求26所述的制作半導(dǎo)體晶片的方法，其特征在于，所述步驟(b)包括步驟1)提供一個包括觸點的晶片，；2)提供一個陰影多孔障板，包括相應(yīng)于所述附加虛設(shè)焊料堆的附加孔，并將所述多孔障板的孔與所述晶片的觸點對齊；3)通過所述多孔障板上的所述孔，等離子體蝕刻所述觸點的氧化物，其中周邊芯片觸點上的氧化物，也同非周邊芯片觸點大約一樣被蝕刻，作為所述附加孔存在的結(jié)果；并且4)在所述孔中沉積用于焊料堆的焊料和球界特性冶金。
28如權(quán)利要求27所述的制作半導(dǎo)體晶片的方法，其特征在于，所述周邊芯片的所述改善的觸點工藝是，在晶片上觸點氧化物的更均勻的等離子體蝕刻，和周邊芯片更低的觸點電阻。
29如權(quán)利要求28所述的制作半導(dǎo)體晶片的方法，其特征在于，所述周邊芯片的觸點具有與非周邊芯片大約相等的觸點電阻。
30如權(quán)利要求28所述的制作半導(dǎo)體晶片的方法，其特征在于，所述周邊芯片的觸點具有與非周邊芯片大約相等的氧化物。
31如權(quán)利要求27所述的制作半導(dǎo)體晶片的方法，其特征在于，還包括回流所述焊料堆的步驟。
32如權(quán)利要求31所述制作半導(dǎo)體晶片的方法，其特征在于，還包括提供一個焊料堆冒障板，其中提供附加虛設(shè)焊料堆的所述步驟(b)，是用來對所述焊料堆冒障板提供支持，多孔障板用于在所述焊料堆上沉積材料，使所述焊料堆冒障板不損壞周邊芯片焊料堆。
33如權(quán)利要求32所述的制作半導(dǎo)體晶片的方法，其特征在于，還包括通過所述焊料堆冒障板沉積一層所述材料在所述焊料堆上。
34如權(quán)利要求33所述的制作半導(dǎo)體晶片的方法，其特征在于，所述材料包括錫。
35如權(quán)利要求26所述的制作半導(dǎo)體晶片的方法，其特征在于，所述附加虛設(shè)焊料堆在鋸刃線處去除。
36如權(quán)利要求26所述的制作半導(dǎo)體晶片的方法，其特征在于，所述附加虛設(shè)焊料堆在沿晶片外圍的環(huán)形去除區(qū)去除。
37如權(quán)利要求26所述的制作半導(dǎo)體晶片的方法，其特征在于，所述附加虛設(shè)孔位于實質(zhì)上所有所述周邊芯片孔的附近。
38一種用于制作障板的方法，包括如下步驟a)提供一個在障板上的孔陣列，相應(yīng)于晶片上芯片陣列的觸點，所述芯片陣列包括沿晶片外圍伸出的周邊芯片，b)提供在障板上的附加虛設(shè)孔，位于相應(yīng)于多數(shù)所述周邊芯片的孔附近，其中所述附加虛設(shè)孔用于改善所述周邊芯片的觸點工藝。
39如權(quán)利要求38所述的制作障板的方法，其特征在于，所述改善所述周邊芯片的觸點工藝是，附加虛設(shè)焊料堆支持第二障板，它用于在所述焊料堆上沉積附加層材料，使所述第二障板不損壞周邊芯片焊料堆。
40如權(quán)利要求38所述的制作障板的方法，其特征在于，所述附加虛設(shè)孔在鋸刃線處去除。
41如權(quán)利要求40所述的制作障板的方法，其特征在于，所述附加虛設(shè)孔在環(huán)形去除區(qū)，沿所述障板外圍超出周邊芯片和超出虛設(shè)孔的位置去除。
42如權(quán)利要求40所述的制作障板的方法，其特征在于，還包括檢查多孔障板的步驟，沿分塊界線邊緣使用虛設(shè)孔，將障板與檢查設(shè)備對齊。
43如權(quán)利要求40所述的制作障板的方法，其特征在于，還包括使用附加孔的圖型檢查多孔障板的步驟，所述附加孔超過相應(yīng)于所述周邊芯片的孔，所述附加孔用于將障板與檢查工具對齊，其中所述附加孔圖型不印在晶片上。
44如權(quán)利要求43所述的制作障板的方法，其特征在于，所述附加孔的圖型的位置使其可以被保護環(huán)覆蓋。
45如權(quán)利要求40所述的制作障板的方法，其特征在于，還包括檢查多孔障板的步驟，使用所述附加虛設(shè)孔的遮蓋物實現(xiàn)。
46如權(quán)利要求40所述的制作障板的方法，其特征在于，所述用于附加孔的遮蓋物是一個環(huán)，其內(nèi)邊緣相應(yīng)于周邊芯片的外邊緣。
47如權(quán)利要求38所述的制作障板的方法，其特征在于，所述周邊芯片的所述改善觸點工藝是，晶片上觸點更均勻的等離子體蝕刻和周邊芯片較低的觸點電阻。
48一種晶片，包括一個晶片陣列，具有焊料堆觸點；和一個焊料堆的圖型，用于將晶片與焊料堆沉積多孔障板對齊，焊料堆圖型包括堆，其直徑大約等于或會小于所述焊料堆觸點。
49如權(quán)利要求48所述的晶片，其特征在于，所述焊料堆的對齊具有比所述焊料堆觸點更緊湊的空間。
50如權(quán)利要求48所述的晶片，其特征在于，所述焊料堆的對齊的位置相應(yīng)于晶片上第二對齊圖型的邊緣。
全文摘要
一個障板用于沉積焊料堆,包括附加虛設(shè)孔,位于晶片上相應(yīng)于多數(shù)周邊芯片的孔附近。附加虛設(shè)物提供了晶片觸點更均勻的等離子體蝕刻,改善了周邊芯片觸點的蝕刻,并降低了周邊芯片觸點的觸點電阻。多余孔還提供了周邊芯片外的焊料堆,可以用于支持第二障板,它用于附加材料,如錫,沉積在回流焊料堆上,用于以低的溫度將芯片安裝在塑料基底上。改善的對齊輔助工具避免對檢測探針的損壞,并提供改善的對齊過程。
文檔編號H01L23/485GK1308374SQ0013385
公開日2001年8月15日 申請日期2000年9月16日 優(yōu)先權(quán)日1999年10月21日
發(fā)明者H·D·科希, D·P·丹尼爾, L·J·加德基, A·J·格雷戈里特斯奇三世, R·A·M·朱利亞內(nèi)勒, C·H·基勒, D·P·普拉斯基, M·A·謝弗, D·L·史密斯, D·J·斯佩希特, A·E·維爾辛 申請人:國際商業(yè)機器公司