專利名稱：具有低導(dǎo)通電阻的高壓功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法
相關(guān)申請本申請與1999年6月3日提交的名稱為“具有相當(dāng)?shù)偷膶?dǎo)通電阻的高壓MOS柵結(jié)構(gòu)(A High Voltage MOS-Gated Structure with aRelatively Low On-Resistance)”的美國臨時專利申請No.相關(guān)。


圖1顯示了N溝道功率MOSFET的典型結(jié)構(gòu)。在該器件中，對于兩個MOSFET單元來說，形成在N+硅襯底2上的N-外延硅層1包含p體區(qū)5a和6a、N+源區(qū)7和8。p體區(qū)5和6還可以包含深的p體區(qū)5b和6b。源-體電極12跨越外延層1的某些表面部分延伸，以接觸源區(qū)和體區(qū)。在圖1中，由N外延層1延伸到半導(dǎo)體上表面的部分形成兩個單元的N型漏區(qū)。在N+襯底2的底部設(shè)置漏極(未獨立示出)。包括氧化物和多晶硅層的絕緣柵極18位于體的溝道和漏區(qū)部分上。
圖1所示的傳統(tǒng)MOSFET的導(dǎo)通電阻很大程度上由外延層1中的漂移區(qū)電阻決定。該漂移區(qū)電阻又由外延層1的摻雜和層厚決定。然而，為了增加器件的擊穿電壓，外延層1的摻雜濃度必須減小，而層厚增加。圖2顯示了傳統(tǒng)的MOSFET每單位面積的導(dǎo)通電阻與擊穿電壓之間的函數(shù)曲線圖。遺憾的是，如曲線20所示，當(dāng)擊穿電壓增加時，器件的導(dǎo)通電阻快速增加。當(dāng)MOSFET工作在高壓、特別是比幾百伏更高的電壓時，這種電阻的快速增加會產(chǎn)生問題。
圖3顯示了所設(shè)計的工作在更高電壓、具有減小的導(dǎo)通電阻的MOSFET。該MOSFET公開于1998年的IEDM會刊(Proceedings of theIEDM，1998)26.2期第683頁。除了該MOSFET包含從器件的體區(qū)5和6下面延伸到漂移區(qū)的p型摻雜區(qū)40和42之外，該MOSFET與圖2所示的傳統(tǒng)MOSFET相同。上述P型摻雜區(qū)40和42引起反壓，該反壓將不僅像傳統(tǒng)的MOSFET一樣在垂直方向建立，而且在水平方向也建立了反壓。結(jié)果該器件可以得到與傳統(tǒng)器件一樣的反壓，并具有減小的外延層1的厚度和增加的漂移區(qū)摻雜濃度。圖2中的曲線25顯示了圖3所示的MOSFET每單位面積的導(dǎo)通電阻與擊穿電壓之間的函數(shù)關(guān)系。從圖中可以清楚地看出，在更高的工作電壓下，相對于圖1所示的器件，基本上減小了該器件的導(dǎo)通電阻，器件的導(dǎo)通電阻與擊穿電壓主要是線性增加關(guān)系。
可以用包含多個外延淀積步驟的工藝順序來制造圖3所示的結(jié)構(gòu)，每個淀積步驟后接著引入適當(dāng)?shù)膿诫s劑。遺憾的是，進行外延淀積步驟很昂貴，因此制造的該結(jié)構(gòu)的成本較高。
因此，希望提供一種制造圖3所示的MOSFET結(jié)構(gòu)的方法，該方法只需要最少數(shù)量的淀積步驟，以便能夠制造廉價的器件。
發(fā)明綜述根據(jù)本發(fā)明，提供了一種功率MOSFET，該功率MOSFET包含第一導(dǎo)電類型的襯底。在該襯底上淀積第一導(dǎo)電類型的外延層。第一體區(qū)和第二體區(qū)位于外延層中，并在它們之間限定了漂移區(qū)。體區(qū)具有第二導(dǎo)電類型。第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)分別位于第一體區(qū)和第二體區(qū)中。在外延層的漂移區(qū)中，多個溝槽位于體區(qū)下面。從第一體區(qū)和第二體區(qū)向襯底延伸的溝槽用包含第二導(dǎo)電類型的摻雜劑的材料填充。摻雜劑從溝槽擴散到與溝槽相鄰的外延層的部分中，這樣就形成了P型摻雜區(qū)，該P型摻雜區(qū)將在水平方向和垂直方向建立反壓。
根據(jù)本發(fā)明的一個技術(shù)方案，填充溝槽的材料是多晶硅。
根據(jù)本發(fā)明的另一個技術(shù)方案，填充溝槽的多晶硅至少局部氧化?？蛇x的是，該多晶硅可以接著再結(jié)晶以形成單晶硅。
根據(jù)本發(fā)明的另一個技術(shù)方案，填充溝槽的材料是電介質(zhì)，例如二氧化硅。
根據(jù)本發(fā)明的再一個技術(shù)方案，填充溝槽的材料可以既包含多晶硅又包含電介質(zhì)。
根據(jù)本發(fā)明的再一個技術(shù)方案，提供一種用于形成功率MOSFET的方法。該方法由提供第一導(dǎo)電類型的襯底和在襯底上淀積外延層開始。上述外延層具有第一導(dǎo)電類型。第一體區(qū)和第二體區(qū)形成在外延層中，以在其間限定漂移區(qū)。上述體區(qū)具有第二導(dǎo)電類型。第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)分別形成在第一體區(qū)和第二體區(qū)中。在外延層的漂移區(qū)中形成多個溝槽。用具有第二導(dǎo)電類型的摻雜劑的材料填充溝槽。溝槽從第一體區(qū)和第二體區(qū)向襯底延伸。至少一部分摻雜劑從溝槽擴散到與溝槽相鄰的外延層部分中。
圖2顯示了對于傳統(tǒng)的功率MOSFET和根據(jù)本發(fā)明構(gòu)造的MOSFET來說，作為擊穿電壓的函數(shù)的每單位面積的導(dǎo)通電阻。
圖3顯示了一種MOSFET結(jié)構(gòu)，與圖1所示的結(jié)構(gòu)相比，在相同的電壓下工作，該MOSFET結(jié)構(gòu)具有更低的每單位面積的導(dǎo)通電阻。
圖4-6顯示了根據(jù)本發(fā)明構(gòu)造的功率MOSFET的各種實施例的相關(guān)部分。
圖7顯示了根據(jù)本發(fā)明構(gòu)造的完整的功率MOSFET。
詳細描述根據(jù)本發(fā)明，通過首先蝕刻一對溝槽形成圖3所示的P型區(qū)40和42，該對溝槽位于P型區(qū)40和42將要形成的位置的中心處。接著用富含摻雜劑的材料填充溝槽。材料中的摻雜劑擴散到溝槽的外面并進入形成器件漂移區(qū)的相鄰的外延層中。所得到的外延層的摻雜部分形成P型區(qū)。填充溝槽的材料隨著沒有擴散到溝槽外面的摻雜劑一起留在最后的器件中。因此，該材料應(yīng)選擇那些不會對器件特性產(chǎn)生不利影響的材料?？梢员挥糜谔畛錅喜鄣牡湫筒牧习ǘ嗑Ч杌蛑T如二氧化硅之類的電介質(zhì)。
圖4-6顯示了用來填充形成在外延硅層1中的溝槽44和46的材料的幾種不同的組合。圖4-6顯示了溝槽44和46、外延層1和襯底2，為了清楚圖4-6沒有顯示包含p體區(qū)和源區(qū)的功率MOSFET結(jié)構(gòu)的上部。
在圖4中，用摻雜的電介質(zhì)，例如摻硼的二氧化硅，填充溝槽44和46。填充溝槽之后，硼擴散到相鄰的外延層1中，以形成p型區(qū)40和42。填充溝槽的摻硼的二氧化硅留在最后的MOSFET器件中。
在圖5中，至少用摻硼的多晶的硅即摻硼的多晶硅部分填充溝槽。填充溝槽之后，硼擴散到相鄰的外延層1中以形成p型區(qū)40和42，填充溝槽所留下來的摻硼的多晶硅保留在最后的MOSFET器件中?；蛘?，在進行擴散步驟之后可以全部或部分氧化多晶硅，以形成二氧化硅。因此用電介質(zhì)即二氧化硅和所有殘留的多晶硅填充留在最后的MOSFET器件中的溝槽?；蛘?，在升高的溫度下使溝槽中所有摻硼的多晶硅再結(jié)晶以形成單晶硅。在這種情況下，遺留在最后的MOSFET器件中的溝槽用單晶硅或與二氧化硅或其它的電介質(zhì)相結(jié)合的單晶硅填充。
在圖6中，首先用摻雜的多晶硅部分填充溝槽44和46，接著通過淀積電介質(zhì)來完全填充溝槽。填充溝槽之后，硼擴散到相鄰的外延層1中以形成p型區(qū)40和42。填充溝槽而遺留下來的摻硼的多晶硅和電介質(zhì)保留在最后的MOSFET器件中。在某些情況下，在升高的溫度下使摻硼的多晶硅再結(jié)晶以形成單晶硅。因此，遺留在最后的MOSFET器件中的溝槽用單晶硅和電介質(zhì)填充。
圖7顯示了根據(jù)本發(fā)明構(gòu)造的功率MOSFET。該MOSFET包含襯底2、外延層1、p體區(qū)5a和6a、深的p體區(qū)5b和6b、源區(qū)7和8和p型區(qū)40和42，其中溝槽44和46分別定位。圖中還示出了柵極和源—體電極，柵極包含氧化物層48和多晶硅層49，源-體電極包含金屬化層50。
圖7所示的本發(fā)明的功率MOSFET可以根據(jù)任何傳統(tǒng)的加工技術(shù)來制造。例如，可以進行下面一系列的典型步驟來形成圖7所示的MOSFET。
首先，通過用氧化物層覆蓋外延層1的表面形成氧化物掩模層，然后進行通常的曝光和構(gòu)圖以留下限定溝槽44和46的位置的掩模部分。利用活性離子蝕刻通過掩模開口將溝槽干蝕到一般10-40微米的深度?？梢允姑總€溝槽的側(cè)壁光滑。首先，采用干化學(xué)蝕刻從溝槽側(cè)壁除去氧化物的薄層(一般大約500-1000埃)，以消除由活性離子蝕刻工藝而引起的損傷。然后在溝槽44和46以及掩模部分上生長犧牲二氧化硅層。通過緩沖氧化物蝕刻或HF蝕刻除去該犧牲層和掩模部分以便使所得到的溝槽側(cè)壁盡可能光滑。
用先前提到的任何材料，例如多晶硅、二氧化硅或其組合填充溝槽44和46。在淀積過程中，通常用摻雜劑，例如硼，摻雜多晶硅或氧化物。接著進行擴散步驟以使摻雜劑擴散到溝槽的外面并進入周圍的外延層中。如果遺留在溝槽中的材料是多晶硅，可以使其氧化或再結(jié)晶。
然后，在傳統(tǒng)的N+摻雜的襯底2上生長N-摻雜的外延層1。對于400-800V器件，外延層1一般厚15-50微米，電阻率為15-60歐姆-厘米。然后，在淀積、摻雜和氧化有源區(qū)掩模和多晶硅層之后生長柵氧化物。如果需要，利用傳統(tǒng)的掩模、離子注入和擴散工藝形成深的p體區(qū)5b和6b。深的p體區(qū)的劑量一般在大約1×1014-5×1015/cm2。然后，在傳統(tǒng)的掩模、注入和擴散步驟中形成p體區(qū)5a和6a。在40-60KeV用大約1×1013-5×1014/cm2的劑量將硼注入到p體區(qū)中。
然后，采用光致抗蝕劑掩模工藝形成布圖的掩模層，限定源區(qū)7和8。然后通過注入和擴散工藝形成源區(qū)7和8。例如，可以在80KeV將砷注入到源區(qū)中，濃度一般達到2×1015-1.2×1016/cm2的濃度。注入之后，砷擴散到大約0.5-2.0微米的深度。深p體區(qū)的深度一般在大約2.5-5微米范圍內(nèi)，而體區(qū)的深度在大約1-3微米的范圍內(nèi)。最后，以傳統(tǒng)的方式除去掩模層，形成圖7所示的結(jié)構(gòu)。
以傳統(tǒng)的方式通過形成和布圖氧化物層以形成接觸開口來實現(xiàn)DMOS晶體管。并且淀積和遮蔽金屬化層50以限定源-體和柵電極。而且，采用焊盤掩模來限定焊盤接觸。最后，在襯底的下表面上形成漏接觸層(未示出)。
應(yīng)注意當(dāng)在先前提到的工藝中溝槽在形成p體區(qū)和深p體區(qū)之前形成時，本發(fā)明更普遍的是包含以下工藝，在該工藝中溝槽先于或后于任何或所有遺留的摻雜區(qū)形成。另外，在公開了用于制造功率MOSFET的特定的工藝順序的同時，也可以采用其它的工藝順序，而落入本發(fā)明的范圍內(nèi)。
與由傳統(tǒng)技術(shù)構(gòu)造的現(xiàn)有技術(shù)的器件相比，根據(jù)本發(fā)明構(gòu)造的功率MOSFET器件具有許多優(yōu)點。例如p型區(qū)的垂直摻雜劑梯度非常接近于0。通過改變引入的摻雜劑的量和用于擴散步驟的熱循環(huán)的數(shù)量和周期可以精確地控制水平摻雜劑的梯度。此外可以改變引入的摻雜劑的量和水平摻雜劑梯度來優(yōu)化器件的擊穿電壓和導(dǎo)通電阻。
在圖7所示的本發(fā)明的實施例中，在體區(qū)的下面形成了p型溝槽。然而不是每一個p型溝槽都需要與其相結(jié)合的體區(qū)，特別是在管芯的周邊或在含有焊盤或互連線的區(qū)中。
盡管這里已經(jīng)具體說明和描述了各種實施例，但是應(yīng)當(dāng)理解在不離開本發(fā)明的精神和所要求的范圍的情況下，本發(fā)明的修改和變化由上述教導(dǎo)所覆蓋，并在附加的權(quán)利要求范圍內(nèi)。例如可以提供根據(jù)本發(fā)明的功率MOSFET，其中各種半導(dǎo)體區(qū)的導(dǎo)電類型與從這里所公開的相反。
權(quán)利要求
1.一種功率MOSFET，包括第一導(dǎo)電類型的襯底；襯底上的外延層，所述外延層具有第一導(dǎo)電類型；位于外延層中的第一體區(qū)和第二體區(qū)，在它們之間限定了漂移區(qū)，所述體區(qū)具有第二導(dǎo)電類型；分別位于第一體區(qū)和第二體區(qū)中的第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)；和在外延層的漂移區(qū)中，位于所述體區(qū)下面的多個溝槽，所述溝槽用具有第二導(dǎo)電類型的摻雜劑的材料填充，所述溝槽從第一體區(qū)和第二體區(qū)向襯底延伸，所述摻雜劑從所述溝槽擴散到與溝槽相鄰的外延層的部分中。
2.權(quán)利要求1的功率MOSFET，其中，所述填充溝槽的材料是多晶硅。
3.權(quán)利要求1的功率MOSFET，其中，所述填充溝槽的材料是電介質(zhì)。
4.權(quán)利要求3的功率MOSFET，其中，所述電介質(zhì)是二氧化硅。
5.權(quán)利要求1的功率MOSFET，其中，所述摻雜劑是硼。
6.權(quán)利要求2的功率MOSFET，其中，所述多晶硅至少局部被氧化。
7.權(quán)利要求2的功率MOSFET，其中，接著使所述多晶硅再結(jié)晶以形成單晶硅。
8.權(quán)利要求1的功率MOSFET，其中，所述填充溝槽的材料包含多晶硅和電介質(zhì)。
9.權(quán)利要求1的功率MOSFET，其中，所述體區(qū)包含深體區(qū)。
10.一種形成功率MOSFET的方法，包括步驟提供第一導(dǎo)電類型的襯底；在襯底上淀積外延層；所述外延層具有第一導(dǎo)電類型；在外延層中形成第一體區(qū)和第二體區(qū)，以在其間限定漂移區(qū)，所述體區(qū)具有第二導(dǎo)電類型；分別在第一體區(qū)和第二體區(qū)中形成第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)；和在外延層的所述漂移區(qū)中形成多個溝槽；用具有第二導(dǎo)電類型的摻雜劑的材料填充溝槽，所述溝槽從第一體區(qū)和第二體區(qū)向襯底延伸；和至少一部分所述摻雜劑從所述溝槽擴散到與溝槽相鄰的外延層的部分中。
11.權(quán)利要求10的方法，其中，所述填充溝槽的材料是多晶硅。
12.權(quán)利要求10的方法，其中，所述填充溝槽的材料是電介質(zhì)。
13.權(quán)利要求12的方法，其中，所述電介質(zhì)是二氧化硅。
14.權(quán)利要求10的方法，其中，所述摻雜劑是硼。
15.權(quán)利要求11的方法，還包括至少部分氧化所述多晶硅的步驟。
16.權(quán)利要求11的方法，還包括在所述多晶硅再結(jié)晶以形成單晶硅的步驟。
17.權(quán)利要求10的方法，其中，所述填充溝槽的材料包含多晶硅和電介質(zhì)。
18.權(quán)利要求10的方法，其中，所述體區(qū)包含深體區(qū)。
19.權(quán)利要求10的方法，其中，通過提供限定至少一個溝槽的掩模層和蝕刻由掩模層限定的溝槽來形成所述溝槽。
20.權(quán)利要求10的方法，其中，通過將摻雜劑注入和擴散到襯底中來形成所述體區(qū)。
21.一種根據(jù)權(quán)利要求10的方法制造的功率MOSFET。
22.權(quán)利要求6的功率MOSFET，其中，接著使所述多晶硅再結(jié)晶以形成單晶硅。
23.權(quán)利要求15的方法，還包括使所述多晶硅再結(jié)晶以形成單晶硅的步驟。
全文摘要
提供一種功率MOSFET,包含第一導(dǎo)電類型的襯底。也是第一導(dǎo)電類型的外延層淀積在襯底上。第一體區(qū)和第二體區(qū)位于外延層中,在其間限定漂移區(qū)。體區(qū)具有第二導(dǎo)電類型。第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)分別位于第一體區(qū)和第二體區(qū)中。在外延層的漂移區(qū)中位于體區(qū)下面的多個溝槽。溝槽從第一體區(qū)和第二體區(qū)向襯底延伸,用包含第二導(dǎo)電類型的摻雜劑的材料填充溝槽。摻雜劑從溝槽擴散到與溝槽相鄰的外延層的部分中。
文檔編號H01L29/78GK1360738SQ00808381
公開日2002年7月24日 申請日期2000年6月2日 優(yōu)先權(quán)日1999年6月3日
發(fā)明者理查德·A·布蘭查德 申請人:通用半導(dǎo)體公司