專利名稱：用于制作具鉭酸鍶－鉍基介質(zhì)的存儲電容器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制作存儲電容器，例如制作諸如動態(tài)隨機(jī)存取存儲器-(DRAM-)或鐵電隨機(jī)存取存儲器-(FRAM-)存儲單元等半導(dǎo)體器件的方法。
因此，本發(fā)明涉及的是微電子半導(dǎo)體存儲器件的制作領(lǐng)域。
在DE 198 40 824 C1中記載了一種制作鐵電晶體管的制作方法，其中在5-10nm厚的CeO2層上覆著一層采用化學(xué)氣相淀積(CVD)-處理器處理的鐵電層，并在700℃情況下進(jìn)行熱處理，以便使該層形成所希望的鐵電相。
DE 198 29 300 A1公開了一種帶有在下電容器電極與觸接插腳間電連接的鐵電存儲器器件以及一種相應(yīng)的制作方法。
EP 088 631 782公開了一種帶有鐵電介質(zhì)的介電存儲裝置。
US-A-5,955,755公開了一種半導(dǎo)體存儲裝置和一相應(yīng)的制作方法，其中一氧化硅膜、一定向的仲電氧化膜和定向的鐵電膜被層壓在單晶硅基片上。
采用微電子技術(shù)制作的動態(tài)半導(dǎo)體存儲器件(DRAM或FRAM)主要由一選擇晶體管或開關(guān)晶體管和一存儲電容器構(gòu)成，在存儲電容器中在兩個電容器極板之間插入一介質(zhì)材料。作為介質(zhì)通常大多采用其介電常數(shù)最大為8的氧化物-或氮化物-層。為了縮小存儲電容器的體積以及制作常效的存儲器，采用了諸如具有明顯高的介電常數(shù)的鐵電或仲電材料等“新型”的電容器材料。由W.赫爾萊因在物理通報55(1999)中發(fā)表的題為“用于千兆位-存儲芯片的新型介質(zhì)”的文章(“Neue Dielektrikafuer Gbit-Speicherchips”von W.Hoerlein,Phys.B1.55(1999))中列舉了一對這種材料。在制作用于這種高集成度的長效的半導(dǎo)體存儲器件的鐵電電容器時，例如可以采用諸如SrBi2(Ta,Nb)2O9(SBT或SBTN)、Pb(Zr,Ti)O3(PZT)，或Bi4Ti3O12(BTO)作為電容器極板之間的介質(zhì)。但也可以采用例如(BaSr)TiO3(BST)等仲電材料。
但對這種新型的鐵電或仲電介質(zhì)的應(yīng)用將使半導(dǎo)體處理工藝面臨新的挑戰(zhàn)。首先這些新型的材料不能與傳統(tǒng)的電極材料多晶硅結(jié)合在一起。所以必須采用諸如鉑族金屬，即Pt、Pd、Ir、Rh或Os，或它們的導(dǎo)電氧化物(例如RuO2)等惰性的電極材料。也可以采用通常導(dǎo)電的氧化物，例如LaSrCoOx或SrRuO3。其原因在于，在對鐵電介質(zhì)層沉積后，對其必須在含有氧的大氣中在溫度約為550-800℃時進(jìn)行熱處理，必要時必須進(jìn)行多次這樣的熱處理(“調(diào)整”)。為避免鐵電介質(zhì)與電極出現(xiàn)不希望的化學(xué)反應(yīng)，所以該層大多由鉑或其它充分耐高溫的和惰性的材料，例如一種其它的鉑族金屬或一種導(dǎo)電的氧化物制成。
在鐵電存儲器器件中，將由一第一下電極、鐵電-或仲電-層和一第二上電極構(gòu)成的電容器模件集成成“疊層電容器”或“偏置電容器”。在采用“疊層電容器”方案時，下電極通過一金屬化的插腳(“插件”)穿過絕緣層與所屬的選擇晶體管的源-或漏-區(qū)連接。而在采用“偏置電容器”方案時則與此相反，上電極通過第一金屬化平面(通過一金屬弓)和一穿過兩個絕緣層的金屬化插腳與所屬的選擇晶體管的漏-區(qū)連接。
“偏置電容器”-方案是工藝上較為簡單的方案，這是因?yàn)樵谥瞥呻娙萜髦蟛沤㈦娺B接，因而該電連接不必非得耐出現(xiàn)的溫度負(fù)荷。當(dāng)然此方案勢必伴隨占用面積較大的缺點(diǎn)，這是因?yàn)榫w管與電容器必須相互并列設(shè)置之故。
在采用“疊層電容器”方案時，占用的面積較小。但采用此方案時，連接電容器電極與源或漏的插腳必須能承受所有對電容器必要的熱處理工序，而不得在其中出現(xiàn)明顯的氧化。如果插腳被嚴(yán)重地氧化，造成晶體管與電容器之間不再存在導(dǎo)電連接，則將導(dǎo)致單元失效。
為克服氧化問題，一方面研制出新的障層，該障層在含有氧的大氣條件下可以耐700℃的溫度負(fù)荷。另一方面試圖降低對調(diào)整所需的鐵電特性必要的溫度負(fù)荷，例如可通過對鐵電層的化學(xué)計量的有針對性的調(diào)整。
為了實(shí)現(xiàn)沉積在鉑上的SrBi2Ta2O9(SBT)結(jié)晶成鐵電奧里菲利烏斯(Aurivillius)-相，對180nm厚的SBT-層需要的熱處理溫度約為680℃。在此溫度的情況下，實(shí)現(xiàn)電容器與晶體管之間的觸接，而又使它在平均一小時的對鐵電層的熱處理的過程中在O2環(huán)境中不致被氧化，是非常困難的。所以一直在探尋在保證鐵電層質(zhì)量不變的情況下降低處理溫度的途徑。
故本發(fā)明的目的在于提出一種帶有鐵電層的層結(jié)構(gòu)和一種制作該層結(jié)構(gòu)的方法以及一種制作帶有作為介質(zhì)的鐵電層的存儲電容器的方法，其中在保持鐵電層質(zhì)量不變的情況下可以降低在制作步驟中，尤其是在對鐵電層進(jìn)行熱處理和整理時采用的溫度。
該目的的實(shí)現(xiàn)方案是一種用于制作存儲電容器的方法，其介質(zhì)由鉭酸鍶-鉍基的鐵電層構(gòu)成，具有如下步驟-制作第一電極層(1)；-將一CeO2層(2)覆著在第一電極層(1)上，所述CeO2層的厚度＜5nm，尤其是約為1nm；-將一含有SrBi2Ta2O9(SBT)或SrBi2(Ta,Nb)2O9(SBTN)或由所述材料構(gòu)成的基本非晶形介質(zhì)層(3)覆著在CeO2層(2)上；-在590℃至620℃的范圍內(nèi)進(jìn)行熱處理，使介質(zhì)層(3)結(jié)晶化；-將一第二電極層(4)覆著在介質(zhì)層(3)上。
對基本作為非晶形層的SBT層或SBTN層進(jìn)行沉積并且在沉積后進(jìn)行熱處理，其中對非晶形層進(jìn)行結(jié)晶化。
根據(jù)對制作鐵電晶體管在CeO2上的SrBi2Ta2O9(SBT)的結(jié)晶化溫度的試驗(yàn)發(fā)現(xiàn)，在約590℃-620℃時在CeO2上的SBT開始形成鐵電奧里菲利烏斯-相。因此與直接在片子上沉積SBT相比，結(jié)晶化的處理溫度大約降低60-90℃。
本發(fā)明的方法適用于制作存儲電容器，其中制作出一作為基片的第一電極層，在第一電極層上沉積一非常薄的CeO2層，在CeO2層上沉積SBT-層并通過熱處理步驟重新結(jié)晶并且最后在SBT-層上沉積一第二電極層。
電極層可以由鉑族金屬，尤其是鉑、一種導(dǎo)電的鉑族金屬氧化物或另一種導(dǎo)電的和惰性的氧化物制成。
下面將對照附圖
中所示的實(shí)施例對本發(fā)明做進(jìn)一步的說明。
附圖中示出一存儲電容器，該存儲電容器例如作為圖中未示出的半導(dǎo)體存儲器-器件的一部分制成。在存儲器器件中，存儲電容器與選擇晶體管通過一絕緣層被分隔開，并且或者直接設(shè)置在選擇晶體管的上面(“疊層單元”)或者在選擇晶體管上面的偏移位置(“偏置單元”)。例如由鉑構(gòu)成的存儲電容器的第一電極層1被覆著在絕緣層上。
然后，例如利用CVD沉積一非常薄的，例如1nm厚的CeO2層2。由于CeO2層2非常薄，所以該層基本不會對有待制作的電容器的基本較厚的SBT-層的電氣性能造成影響。另外，該層將大大有助于明顯地降低SBT的結(jié)晶溫度。
然后例如采用噴鍍方法沉積一層例如厚度為20-200nm的SrBi2Ta2O9-(SBT-)層或SrBi2(Ta,Nb)2O9-(SBTN-)層3。該層作為存儲電容器的介質(zhì)。沉積后，層3處于非晶狀態(tài)，并且必須對其接著進(jìn)行結(jié)晶化處理。所以在沉積后優(yōu)選在溫度范圍為590-620℃，并且在時間從幾分鐘到幾小時的情況下進(jìn)行熱處理，以便將沉積的處于非晶狀態(tài)的層進(jìn)行至少部分地結(jié)晶化，即轉(zhuǎn)變成多晶層。
接著在結(jié)晶化的介質(zhì)層3上覆著一第二電極層4，從而實(shí)現(xiàn)一完整的存儲電容器。
采用本發(fā)明尤其便于根據(jù)“疊層單元”-方案對存儲電容器的制作，這是因?yàn)閷⒌谝浑姌O層1與選擇晶體管的漏極連接在一起的金屬化的插腳僅施加范圍為590-620℃的最高溫度。而且對鐵電層結(jié)晶化處理的溫度的降低在一定情況下還有利于其它已有的器件段。
權(quán)利要求
1．一種用于制作存儲電容器的方法，所述存儲電容器的介質(zhì)由鉭酸鍶-鉍基鐵電層構(gòu)成，具有如下步驟-制作第一電極層(1)；-將一CeO2層(2)覆著在第一電極層(1)上，所述CeO2層的厚度＜5nm，尤其是約為1nm；-將一基本非晶形的，含有SrBi2Ta2O9(SBT)或SrBi2(Ta,Nb)2O9(SBTN)或由所述材料構(gòu)成的介質(zhì)層(3)覆著在CeO2層(2)上；-在590℃至620℃的范圍內(nèi)進(jìn)行熱處理，使介質(zhì)層(3)結(jié)晶化；-將第二電極層(4)覆著在介質(zhì)層(3)上。
2．一種制作半導(dǎo)體器件的方法，其中-在半導(dǎo)體基片上形成一開關(guān)晶體管，并且-在開關(guān)晶體管上面根據(jù)權(quán)利要求1所述的方法形成存儲電容器。
3．按照權(quán)利要求1或2所述的方法，其特征在于，-電極層(2、4)可以由鉑族金屬，尤其是鉑、一種導(dǎo)電的鉑族金屬氧化物或另一種惰性的和導(dǎo)電的氧化物制成。
4．按照權(quán)利要求1至3中任一項所述的方法，其特征在于，-介質(zhì)層(3)的厚度為20-200nm。
全文摘要
本發(fā)明涉及一種用于制作具鉭酸鍶－鉍基介質(zhì)的存儲電容器的方法?？梢圆捎孟率龇绞浇档痛鎯﹄娙萜麒F電層(介質(zhì))的結(jié)晶化溫度,在對該層沉積之前將一非常薄的CeO
文檔編號H01L21/8242GK1311527SQ0110407
公開日2001年9月5日 申請日期2001年2月21日 優(yōu)先權(quán)日2000年3月1日
發(fā)明者哈拉爾德·巴赫霍費(fèi)爾, 瓦爾特·哈特納, 京特·申德勒, 托馬斯·彼得·哈內(nèi)德爾, 沃爾夫?qū)ず斩魅R因 申請人:印芬龍科技股份有限公司