專利名稱：具薄膜基板的晶片封裝組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體封裝組件，特別是一種具薄膜基板的晶片封裝組件。
半導(dǎo)體經(jīng)多年來的發(fā)展，其制作技術(shù)不斷創(chuàng)新，新一代的封裝制程(Package)以輕、薄、短、小為目標(biāo)來發(fā)展。為達到前述功能不僅須不斷提高半導(dǎo)體的積集度，以縮小晶片尺寸的大小，并須配合搭載晶片的載具得以具備高密度腳距及超薄的特性，方能實現(xiàn)真正輕、薄、短、小的封裝模組。
習(xí)知的應(yīng)用于微型薄膜封裝技術(shù)，主要為MLP(Micro Leadframe Package)技術(shù)。如

圖1所示，其系在導(dǎo)線架(Leadframe)12’底部貼上耐熱膠帶11’，在導(dǎo)線架12’上黏著晶片(Die)13’，并以金屬導(dǎo)線14’接合(Wire Bonding)的方式將導(dǎo)線14’與導(dǎo)線架12’的結(jié)合鍵作電氣接合，其承載晶片的結(jié)構(gòu)系使用導(dǎo)線架12’。由于導(dǎo)線架12’系于鐵、鎳合金或銅合金的薄板上利用化學(xué)藥品蝕刻(Etching)，將不要的部份削除而制成，其導(dǎo)線架12’本身的厚度、每根由導(dǎo)線架12’切割后形成的結(jié)合鍵的最小寬度及結(jié)合鍵與結(jié)合鍵之間的間隙皆有所限制，無法作得極薄，若再加上層疊在導(dǎo)線架12’上的晶片13’厚度及其作電氣接合的導(dǎo)線14’的高度，又加上最后保護諸元件的封裝材料(樹脂Molding Compound)16’的厚度，勢必?zé)o法有效降低整體封裝模組的厚度，如此一來，就算該晶片能發(fā)展到極小極薄，無法有效改變導(dǎo)線架12’的重大缺點亦是枉然；如圖2、圖3所示，在灌入封裝材料16’后切割成單一封裝顆粒10’時，其底部為平面，這對該封裝顆粒10’與印刷電路板(PCB)接合時，產(chǎn)生接合的困難性及與焊膏點的接著性。
本發(fā)明的目的是提供一種可有效地降低封裝后整體厚度、黏合效果好、黏合作業(yè)效率高的具薄膜基板的晶片封裝組件。
本發(fā)明包括刻設(shè)加工的基板、黏膠于基板上的晶片及與晶片電氣連接的導(dǎo)電件；基板為薄膜基板，其上設(shè)有與晶片接合的凹入狀I(lǐng)/O腳位；導(dǎo)電件為位于基板凹入狀I(lǐng)/O腳位下方處呈凸出狀并與晶片電氣連接的金屬墊。
其中基板為以高分子薄膜制作的薄膜基板，并以化學(xué)藥物蝕刻或用激光加工的方式刻設(shè)加工；晶片系以陣列式黏膠于基板上。
基板為以聚醯亞胺薄膜制作的薄膜基板，并以化學(xué)藥物蝕刻或用激光加工的方式刻設(shè)加工；晶片系以陣列式黏膠于基板上。
晶片與為金屬墊的導(dǎo)電件之間以打線方式形成的導(dǎo)線電氣連接。
晶片與為金屬墊的導(dǎo)電件之間以覆晶方式形成的I/O凸塊電氣連接。
基板相對于晶片位置的背面設(shè)有利于晶片散熱的金屬片。
由于本發(fā)明包括刻設(shè)加工的基板、黏膠于基板上的晶片及與晶片電氣連接的導(dǎo)電件；基板為薄膜基板，其上設(shè)有與晶片接合的凹入狀I(lǐng)/O腳位；導(dǎo)電件為位于基板凹入狀I(lǐng)/O腳位下方處呈凸出狀并與晶片電氣連接的金屬墊。藉由極薄的薄膜基板及設(shè)置于其上與晶片接合的凹入接合腳位，可有效降低本發(fā)明的厚度；藉由凸出于基板下方的為金屬墊導(dǎo)電件，可方便于本發(fā)明切割后的單一封裝顆粒與PCB板上的焊膏接點對位焊接，并可直接作業(yè)，具有較佳的焊接功能，并提高制程作業(yè)的時效。不僅可有效地降低封裝后整體厚度，而且黏合效果好、黏合作業(yè)效率高，從而達到本發(fā)明的目的。
圖1、為習(xí)用的微型薄膜封裝晶片結(jié)構(gòu)示意剖視圖。
圖2、為習(xí)用的微型薄膜封裝的單一封裝顆粒結(jié)構(gòu)示意剖視圖。
圖3、為習(xí)用的微型薄膜封裝晶片的導(dǎo)線架底部示意圖。
圖4、為本發(fā)明結(jié)構(gòu)示意剖視圖(以打線電氣連接)。
圖5、為以本發(fā)明切割成單一封裝顆粒與印刷電路板焊膏結(jié)合示意圖(以打線電氣連接)。
圖6、為圖5中A向視圖。
圖7、為本發(fā)明單一封裝顆粒結(jié)構(gòu)示意剖視圖(以打線電氣連接、基板背面設(shè)有散熱用金屬片)。
圖8、為圖7中B向視圖。
圖9、為本發(fā)明結(jié)構(gòu)示意剖視圖(以覆晶電氣連接)。
圖10、為本發(fā)明結(jié)構(gòu)示意剖視圖(以覆晶電氣連接、基板背面設(shè)有散熱用金屬片)。
下面結(jié)合附圖對本發(fā)明進一步詳細闡述。
如圖4、圖5、圖6所示，本發(fā)明系采用高分子薄膜或PI(聚醯亞胺)層來制作晶片承載器(Carrier)或基板(Substrate)1，并將與晶片2接合的腳位12作成凹入狀，使接合晶片2的導(dǎo)線21一端打入凹的腳位12內(nèi)，以爭取降低高分子薄膜或PI晶片承載器或基板1與晶片2接合時的厚度。
本發(fā)明的超薄型薄膜封裝系先將高分子薄膜或PI層作為高分子薄膜晶片承載器或基板或PI晶片承載器或基板1，以陣列式承載晶片2，并以化學(xué)藥物蝕刻或用激光加工的方式加工基板1，可將PI晶片承載器或基板1制作得極而近乎薄膜狀，并預(yù)先將I/O腳位12作成凹入狀，將晶片2以黏膠3貼于高分子薄膜或PI晶片承載器或基板1上，而在電氣連接部分則以打線的技術(shù)形成的導(dǎo)線21的一端黏于晶片2上，另一端則打入高分子薄膜或PI晶片承載器或基板1所預(yù)留的凹入腳位12內(nèi)與凸設(shè)于基板1下方的為金屬墊的導(dǎo)電件1 3上，續(xù)再灌入封裝材料4來保護晶片2及導(dǎo)線21。最后再切割為含晶片2的單一封裝顆粒5以形成封裝單元。
如圖7、圖8所示，本發(fā)明高分子薄膜或PI晶片承載器或基板1相對于黏貼晶片2位置背保留金屬片14，使其可有效增加晶片2的散熱功效。
如圖9所示，本發(fā)明高分子薄膜或PI晶片承載器或基板1a與晶片2a電氣連接亦可采用先進的覆晶接合方式。其高分子薄膜或PI晶片承載器或基板1a亦預(yù)留與晶片2a接合的凹入的腳位12a，然后將晶片2a翻覆后，使晶片2a上的I/O凸塊21a與高分子薄膜或PI晶片承載器或基板1a的腳位12a內(nèi)與凸設(shè)于基板1a下方的為金屬墊的導(dǎo)電件13a接合，并在晶片2a與高分子薄膜或PI晶片承載器或基板1a的接合間隙填膠3a以增加其接合反分散應(yīng)力。
如圖10所示，本發(fā)明高分子薄膜或PI晶片承載器或基板1a的相對于黏貼晶片2a位置背保留金屬片14a，使其可有效增加晶片2a的散熱功效。
由于本發(fā)明的晶片承載器或基板1系采用高分子薄膜或PI層來制作，故該高分子薄膜或PI晶片承載器或基板1可加工至極薄的近薄膜狀，并制作與晶片導(dǎo)線21接合的凹入接合腳位12，亦有助于降低導(dǎo)線接合后的高度；若采用覆晶接合技術(shù)，除更能縮減厚度外，亦同時能縮小封裝面積，制作超涉及超薄的封裝組件。
本發(fā)明切割為單一封裝顆粒底側(cè)的為電極或金屬墊的導(dǎo)電件13(13a)系為凸出狀，如此可方便于封裝顆粒與PCB板上的焊膏接點對位焊接時可直接作業(yè)，具有較佳的焊接功能，并提高制程作業(yè)的時效。
權(quán)利要求
1.一種具薄膜基板的晶片封裝組件，它包括刻設(shè)加工的基板、黏膠于基板上的晶片及與晶片電氣連接的導(dǎo)電件；其特征在于所述的基板為薄膜基板，其上設(shè)有與晶片接合的凹入狀I(lǐng)/O腳位；導(dǎo)電件為位于基板凹入狀I(lǐng)/O腳位下方處呈凸出狀并與晶片電氣連接的金屬墊。
2.根據(jù)權(quán)利要求1所述的具薄膜基板的晶片封裝組件，其特征在于所述的基板為以高分子薄膜制作的薄膜基板，并以化學(xué)藥物蝕刻或用激光加工的方式刻設(shè)加工；晶片系以陣列式黏膠于基板上。
3.根據(jù)權(quán)利要求1所述的具薄膜基板的晶片封裝組件，其特征在于所述的基板為以聚醯亞胺薄膜制作的薄膜基板，并以化學(xué)藥物蝕刻或用激光加工的方式刻設(shè)加工；晶片系以陣列式黏膠于基板上。
4.根據(jù)權(quán)利要求2或3所述的具薄膜基板的晶片封裝組件，其特征在于所述的晶片與為金屬墊的導(dǎo)電件之間以打線方式形成的導(dǎo)線電氣連接。
5.根據(jù)權(quán)利要求2或3所述的具薄膜基板的晶片封裝組件，其特征在于所述的晶片與為金屬墊的導(dǎo)電件之間以覆晶方式形成的I/O凸塊電氣連接。
6.根據(jù)權(quán)利要求4所述的具薄膜基板的晶片封裝組件，其特征在于所述的基板相對于晶片位置的背面設(shè)有利于晶片散熱的金屬片。
7.根據(jù)權(quán)利要求5所述的具薄膜基板的晶片封裝組件，其特征在于所述的基板相對于晶片位置的背面設(shè)有利于晶片散熱的金屬片。
全文摘要
一種具薄膜基板的晶片封裝組件。為提供一種可有效地降低封裝后整體厚度、黏合效果好、黏合作業(yè)效率高的半導(dǎo)體封裝組件,提出本發(fā)明,它包括刻設(shè)加工的基板、黏膠于基板上的晶片及與晶片電氣連接的導(dǎo)電件;基板為薄膜基板,其上設(shè)有與晶片接合的凹入狀I(lǐng)/O腳位;導(dǎo)電件為位于基板凹入狀I(lǐng)/O腳位下方處呈凸出狀并與晶片電氣連接的金屬墊。
文檔編號H01L23/12GK1372314SQ0110423
公開日2002年10月2日 申請日期2001年2月26日 優(yōu)先權(quán)日2001年2月26日
發(fā)明者謝文樂, 莊永成, 黃寧, 陳慧萍, 蔣華文, 張衷銘, 涂豐昌, 黃富裕, 張軒睿, 胡嘉杰 申請人:華泰電子股份有限公司