專利名稱：形成雙極與cmos兼容組件時(shí)形成電容器的方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體集成電路，特別是關(guān)于一種在形成雙極與CMOS兼容(以下稱BiCMOS)制造過程的組件時(shí)，同時(shí)形成電容器的制造方法及其裝置。
近年來，在半導(dǎo)體集成電路的設(shè)計(jì)上，電容器的設(shè)置日趨重要，且已成為無可替代的電路組件。舉例而言，目前各種電容器結(jié)構(gòu)已被大量應(yīng)用在內(nèi)存(memory)和特殊應(yīng)用集成電路(applicationspecific integrated circuit，ASICs)方面，如用于動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)的疊層式電容，或者用于混合式邏輯/模擬電路(mix-logic/analog circuit)的多晶硅/多晶硅電極板電容結(jié)構(gòu)。
在此，請(qǐng)參看

圖1，所示是為一般傳統(tǒng)的混合式邏輯/模擬電路(mix-logic/analog circuit)的多晶硅/多晶硅電極板電容結(jié)構(gòu)；依據(jù)第1圖，其以BiCMOS組件為例，是于P型的硅基板10上，利用多數(shù)個(gè)場(chǎng)氧化層(field oxide)FOX以隔離出組件的主動(dòng)區(qū)域；并利用傳統(tǒng)的晶體管制造過程，形成有雙阱的CMOS晶體管區(qū)11，其包括一NMOS晶體管110與PMOS晶體管111，是于形成二阱區(qū)N-Well、P-Well之后，先形成一柵電極構(gòu)造G，再分別重?fù)诫s入離子以于二阱區(qū)中以形成源/漏極S/D；在BiCMOS組件區(qū)11之側(cè)則形成有一NPN雙載子晶體管12，其構(gòu)造包括一集極摻雜區(qū)120、一基極摻雜區(qū)121、一基極接觸區(qū)123、一射極摻雜區(qū)122、及一射極接觸區(qū)124；而傳統(tǒng)的多晶硅-多晶硅電容器構(gòu)造13，是依序于該硅基板10表面形成一下電極板，亦即多晶硅層131、一多晶硅化金屬層132，用以降低阻值及增加歐姆接觸、一介電層，例如二氧化硅層133、以及一上電極板，亦即多晶硅層134；其中，為使前述的下電極板，亦即多晶硅層131具有導(dǎo)電性，其能使用含磷的摻值源，如以液態(tài)氧氯化磷(POCl3)進(jìn)行擴(kuò)散(diffusion)、離子注入法(ion implantation)注入砷或磷離子，或使用原位摻雜(in-situ doped method)形成經(jīng)摻雜N型離子的導(dǎo)電層。
如上所述的電容器的基本構(gòu)造是由隔著一絕緣物質(zhì)的兩導(dǎo)電層表面(即電極板)所構(gòu)成，而電容器儲(chǔ)存電荷的能力是由三種物理特性所決定，亦即(1)絕緣物質(zhì)的厚度；(2)電極板的表面積；及(3)絕緣物質(zhì)與電極板的電子或機(jī)械性質(zhì)。然而，以前述傳統(tǒng)的多晶硅-多晶硅電容器構(gòu)造而言，由于為了避免耗盡現(xiàn)象(depletion issue)的產(chǎn)生，在其下電極板的多晶硅層中是重?fù)诫s入離子；這會(huì)加厚后續(xù)成長的介電層(亦即氧化層)厚度，因此每單位面積的電容值減小(因?yàn)镃＝ε/d)，而降低電容值，更進(jìn)一步影響組件的特性(performance)。
此外，為了成長兩層的多晶硅層，在制造過程步驟上必須增加額外的步驟以完成之，這不但花費(fèi)制作所需的時(shí)間，更增加了制造的成本。
有鑒于此，本發(fā)明的目的在于提供一種形成雙極與CMOS兼容組件時(shí)形成電容器的方法及其裝置，該方法及其裝置在形成BiCMOS組件時(shí)，利用其制造過程同時(shí)形成電容器的制造方法，其具有薄的介電質(zhì)，且不需額外增加制造過程步驟就可完成。
本發(fā)明的另一個(gè)目的在于提供一種形成雙極與CMOS兼容組件時(shí)形成電容器的方法及其裝置，該方法及其裝置將晶體擴(kuò)大層中的摻雜區(qū)作為電容器的一個(gè)電極板的裝置，其可在節(jié)省制造時(shí)間與成本的前提下形成一品質(zhì)較好且單位面積的電容量較高的電容器。
本發(fā)明的目的可以通過以下措施來達(dá)到一種形成雙極與CMOS兼容組件時(shí)形成電容器的方法，適用于一半導(dǎo)體基板上，包括下列步驟于該半導(dǎo)體基板中形成一第一掩埋區(qū)與第二掩埋區(qū)；形成一層晶體擴(kuò)大層于該半導(dǎo)體基板上；于該晶體擴(kuò)大層中分別形成一第一阱區(qū)、一集極摻雜區(qū)、一第二阱區(qū)、及一第三阱區(qū)，且該第二阱區(qū)與該第三阱區(qū)分別摻有第一型離子與第二型離子，并且該第一阱區(qū)及該集極摻雜區(qū)是分別與該第一、第二掩埋區(qū)接觸；形成一氧化層使全部覆蓋于該第一阱區(qū)，并部分覆蓋于該第二、與第三阱區(qū)之上；于該第一阱區(qū)與該集極摻雜區(qū)間的該晶體擴(kuò)大層中形成一基極摻雜區(qū)；形成一導(dǎo)電層使全部覆蓋于該第一阱區(qū)，并部分覆蓋于該第二、第三阱區(qū)的氧化層、與該基極摻雜區(qū)之上；于該基極摻雜區(qū)中形成一基極接觸區(qū)，并分別于該第二與第三阱區(qū)中形成第二型離子與第一型離子的重?fù)诫s區(qū)；以及于該基極摻雜區(qū)中形成一射極摻雜區(qū)。
一種形成雙極與CMOS兼容組件時(shí)形成電容器的裝置，是適用于一半導(dǎo)體基板上，其特征是包括一掩埋區(qū)，是設(shè)置于該半導(dǎo)體基板中；一晶體擴(kuò)大層，是位于該半導(dǎo)體基板上；一雙載子接面晶體管，是設(shè)置于該晶體擴(kuò)大層中，其具有一集極摻雜區(qū)；一CMOS晶體管，其分別具有一柵極導(dǎo)電層與一柵極氧化層；一阱區(qū)，是設(shè)置于該晶體擴(kuò)大層中，且該阱區(qū)是與該掩埋區(qū)做接觸；一氧化層，是位于包含該阱區(qū)的該晶體擴(kuò)大層表面；以及一導(dǎo)電層，是位于該氧化層上，該阱區(qū)是與雙載子接面晶體管的集極摻雜區(qū)一同形成，且該氧化層是與CMOS晶體管的柵極氧化層一同形成，以及該導(dǎo)電層是與CMOS晶體管的柵極導(dǎo)電層一同形成。
為了達(dá)到本發(fā)明的一個(gè)目的，是提供一種與BiCMOS組件一同形成電容器的制造方法，適用于一半導(dǎo)體基板上，包括下列步驟首先于半導(dǎo)體基板中形成一第一掩埋區(qū)與第二掩埋區(qū)，接著于該半導(dǎo)體基板上形成一層晶體擴(kuò)大層。接著，于該晶體擴(kuò)大層中分別形成三個(gè)阱區(qū)與一集極摻雜區(qū)，其中，有二個(gè)阱區(qū)是用以形成BiCMOS組件中的MOS組件，另一阱區(qū)則用以作為電容器的下電極板，且此集極摻雜區(qū)與電容器的下電極板是分別與前述的掩埋區(qū)接觸。之后，分別于上述的三阱區(qū)表面分別形成氧化層以作為MOS組件的柵氧化層與電容器的介電質(zhì)層，并于集極摻雜區(qū)側(cè)形成一基極摻雜區(qū)。接著于上述三阱區(qū)與基極摻雜區(qū)表面分別形成多晶硅的柵電極與電容器的上電極板以及基極摻雜區(qū)的基極接觸區(qū)，并于上述的柵電極與基極接觸區(qū)兩側(cè)下方形成離子的重?fù)诫s區(qū)以作為MOS組件的源/漏極與基極的接觸區(qū)，再于該基極摻雜區(qū)中形成一射極摻雜區(qū)。
在此應(yīng)注意的是，本發(fā)明相比現(xiàn)有技術(shù)具有的優(yōu)點(diǎn)表現(xiàn)為由于本發(fā)明的介電層是直接在該晶體擴(kuò)大層表面進(jìn)行氧化作用而產(chǎn)生，利用調(diào)整阱區(qū)中離子滲雜濃度，因此可以控制該層介電層的厚度使其較薄，而能增加電容器的電容值。除此之外，本發(fā)明是為于制造BiCMOS組件時(shí)同時(shí)形成的電容器，其并不需增加任何制造過程步驟就可達(dá)到相同甚至更佳品質(zhì)的電容器，節(jié)省時(shí)間。
而如上述的組件中，若要與其它組件做電性接觸，則尚須下列步驟于包含所有組件的晶體擴(kuò)大層表面形成一絕緣層，如BPSG層，接著于該絕緣層中形成多數(shù)個(gè)開口以露出該多晶硅層、源/漏極、離子重?fù)诫s區(qū)、與接觸區(qū)表面。再于上述的開口中形成導(dǎo)電栓，以與其它的組件做電性接觸。
為了達(dá)到本發(fā)明的另一個(gè)目的，是提供一種在形成BiCMOS組件時(shí)，利用其制造過程同時(shí)形成電容器的裝置，其將晶體擴(kuò)大層中的摻雜區(qū)作為電容器的一個(gè)電極板，包括一半導(dǎo)體基板，且其中具有一掩埋層。以及一晶體擴(kuò)大層，是位于該半導(dǎo)體基板上。而在該晶體擴(kuò)大層中則設(shè)置有一阱區(qū)，并與掩埋層做電性接觸，且此裝置即用以形成電容器的下電極板。此外，尚包括一氧化層，是位于該阱區(qū)上，以作為電容器的介電質(zhì)，且在該氧化層的上方則形成一多晶硅層用以作為電容器的上電極板。以及一BiCMOS組件，是設(shè)置于該晶體擴(kuò)大層中。
在此請(qǐng)注意，本發(fā)明的優(yōu)點(diǎn)還可以表現(xiàn)為本發(fā)明是以一設(shè)置于晶體擴(kuò)大層中的摻雜區(qū)作為電容器的下電極板，它不但減少一層多晶硅的形成，并且，因其隨著BiCMOS制造過程的進(jìn)行而沒有增加任何制造過程步驟，也可說是減少制作時(shí)間及雙重成本。
為讓本發(fā)明的上述目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并結(jié)合附圖，作詳細(xì)說明如下附圖的簡要說明圖1為現(xiàn)有的傳統(tǒng)混合式邏輯/模擬電路的多晶硅/多晶硅電極板電容與BiCMOS組件的結(jié)構(gòu)剖面圖；以及圖2A～2K顯示依據(jù)本發(fā)明的在形成BiCMOS組件時(shí)利用其制造過程同時(shí)形成電容器的制造流程剖面圖。
圖號(hào)說明
10硅基板 11 BiCMOS組件110 NMOS晶體管 111 PMOS晶體管12 NPN雙載子接面晶體管120集極摻雜區(qū)121基極摻雜區(qū)122射極摻雜區(qū)123基極接觸區(qū)124射極接觸區(qū)13多晶硅/多晶硅電容器131多晶硅層 132多晶硅化金屬層133二氧化硅層134多晶硅層20硅基板201、202、203、204掩埋區(qū)21晶體擴(kuò)大層210、211、213、214阱區(qū)212集極摻雜區(qū)215射極摻雜區(qū)216基極接觸區(qū)217、218源/漏極 219射極摻雜區(qū)22a、22b、22c二氧化硅層23a、23b、23c、23d多晶硅層24 MOS組件 25雙載子接面晶體管組件26電容器 27 BiCMOS組件28 BPSG層28a～28k開口29a～29k導(dǎo)電栓 FOX場(chǎng)氧化層實(shí)施例在此，請(qǐng)參看第圖2A～2K所示的流程剖面圖，以更具體地了解依據(jù)本發(fā)明的在形成BiCMOS組件時(shí)，利用其制造過程同時(shí)形成電容器的制造方法及其裝置的較佳實(shí)施例。
請(qǐng)參考圖2A，是提供一半導(dǎo)體基板，例如是硅基板20，且在此半導(dǎo)體基板內(nèi)分別形成一第一掩埋區(qū)與第二掩埋區(qū)，例如，采用能量約為50KeV，流量密度約1E15(atoms/cm2)的砷離子與硼離子來施行離子注入而于硅基板20中形成一N+與P+擴(kuò)散區(qū)，以做為一N型掩埋區(qū)201、N型掩埋區(qū)202、N型掩埋區(qū)203、與P型掩埋區(qū)204。
接下來，要形成一層晶體擴(kuò)大層于該半導(dǎo)體基板上；在此，請(qǐng)參考圖2B，是于上述的掩埋區(qū)201、202、203、與204以及硅基板20的上形成一晶體擴(kuò)大層，例如是一輕摻雜的N型晶體擴(kuò)大層21(其濃度約在1014～1015atoms/cm3之間)。
之后，要進(jìn)行的步驟是為于該晶體擴(kuò)大層中分別形成一第一阱區(qū)、一集極摻雜區(qū)、一第二阱區(qū)、及一第三阱區(qū)，且該第二阱區(qū)與該第三阱區(qū)分別摻有第一型離子與第二型離子，并且該第一阱區(qū)及該集極摻雜區(qū)是分別與該第一、第二掩埋區(qū)接觸；例如，如圖2C所示，先分別于掩埋區(qū)201、204表面上方的晶體擴(kuò)大層21中摻雜P型離子，如硼離子，以形成P型阱區(qū)210、214；之后，再于掩埋區(qū)202、203表面上方的晶體擴(kuò)大層21中摻雜N型離子，如砷離子，以形成N型阱區(qū)212、213；其中，N型阱區(qū)212是用以作為此雙載子接面晶體管組件25的集極摻雜區(qū)212。然后，于該P(yáng)型阱區(qū)210中重?fù)诫s入N型離子，使原先P型阱區(qū)210的電性反轉(zhuǎn)成N型阱區(qū)211，其摻雜離子的濃度約在1015～1016atoms/cm3之間，以使之作為電容器26的下電極板，如第2C圖所示。
接下來，請(qǐng)參看圖2D，是以局部氧化方式(LOCOS)于該晶體擴(kuò)大層21表面形成數(shù)個(gè)場(chǎng)氧化層(field oxide)FOX，以作為各組件隔離之用。之后，要進(jìn)行的步驟是為形成一氧化層使全部覆蓋于該第一阱區(qū)，并部分覆蓋于該第二、與第三阱區(qū)之上；例如，依據(jù)圖2E，以熱氧化法(thermal oxidation)于該晶體擴(kuò)大層21表面形成一二氧化硅層(未標(biāo)示于圖中)，接著，利用光蝕刻法(photolithography)與蝕刻技術(shù)(etching)，定義該氧化層的圖案，以在阱區(qū)211上的該晶體擴(kuò)大層21表面形成一層二氧化硅層使覆蓋該阱區(qū)(亦即電容器的下電極板)211以作為此電容器26的介電質(zhì)22a，并分別于阱區(qū)213與214的表面形成該MOS組件24的柵氧化層(gate oxide)22b與22c。其中，上述的二氧化硅層22a、22b、與22c的厚度約在100～150之間。
緊接著，要進(jìn)行于該第一阱區(qū)與該集極摻雜區(qū)間的該晶體擴(kuò)大層中形成一基極摻雜區(qū)的步驟；例如，請(qǐng)參考圖2F，是摻雜一P型離子，例如是硼離子，于該場(chǎng)氧化層FOX間的晶體擴(kuò)大層21內(nèi)以形成一范圍較集極摻雜區(qū)212要小的基極摻雜區(qū)215。
之后，要形成一導(dǎo)電層使全部覆蓋于該第一阱區(qū)，并部分覆蓋于該第二、第三阱區(qū)的氧化層、與該基極摻雜區(qū)之上；例如，請(qǐng)參考圖2G，是以化學(xué)氣相沉積法(CVD)形成一導(dǎo)電層，如多晶硅層(未標(biāo)示于圖中)使全面性覆蓋該晶體擴(kuò)大層21，之后并以光刻法與蝕刻制造過程，定義該多晶硅層的圖案，以分別于該二氧化硅層22a(亦即電容器26的介電層)、該基極摻雜區(qū)215、與該二氧化硅層22b、22c的表面形成一多晶硅層23a，其用以作為電容器26的上電極板、多晶硅層23b，用以作為后續(xù)將要形成的雙載子接面晶體管組件25的射極摻雜區(qū)的接觸電極、以及多晶硅層23c與23d，是作為MOS組件24的柵電極。
接下來，要進(jìn)行摻雜的工作，亦即于該基極摻雜區(qū)中形成一基極接觸區(qū)，并分別于該第二與第三阱區(qū)中形成第二型離子與第一型離子的重?fù)诫s區(qū)；在此，請(qǐng)參看第2H圖，分別注入P型離子，例如是硼離子至接觸電極23b兩側(cè)下方的基極摻雜區(qū)中、與柵電極23c兩側(cè)下方的晶體擴(kuò)大層21中以形成P型離子重?fù)诫s區(qū)以作為雙載子接面晶體管組件25的基極接觸區(qū)216與MOS組件24中的一對(duì)源/漏極區(qū)217；并且，注入N型離子，例如是砷離子至柵電極23d兩側(cè)下方的晶體擴(kuò)大層21中，以形成N型離子重?fù)诫s區(qū)而作為MOS組件24中的另一對(duì)源/漏極218。然后注入離子至電容器26的上電極板23a、雙載子接面晶體管組件25的接觸電極23b、以及MOS組件24的柵電極23c與23d使其具有導(dǎo)電性。然而為了避免介電層22a受到破壞，可利用同步摻雜(in-situ doped implantation)，以形成摻有N型離子的上電極板23a。
然后，請(qǐng)參考第2I圖，是于該基極摻雜區(qū)中形成一射極摻雜區(qū)219，至此而完成一BiCMOS組件27與一電容器26的制造。在此請(qǐng)注意，由于該些組件可能與其它組件做電性接觸，因此，必須完成絕緣及接觸(contact)的步驟；在此，請(qǐng)參看第2J圖，例如，以高溫?zé)崃鞣ㄔ诰w擴(kuò)大層21上形成一平坦化的硼磷硅玻璃(BPSG)層28，再以光刻法及蝕刻制造過程，定義出多數(shù)個(gè)開口28a～28k以露出各摻雜區(qū)及導(dǎo)電層。之后，請(qǐng)參看第2K圖，沉積(deposit)并回蝕刻(etchingback)一導(dǎo)電層，例如是多晶硅層(未標(biāo)示)而于這些開口28a～28k中形成導(dǎo)電栓29a～29k，以利于本發(fā)明的組件與其它組件做電性接觸。
如第2I圖所示，是為本發(fā)明的BiCMOS組件與電容器的結(jié)構(gòu)，是適用于一硅基板20，其包括N型掩埋區(qū)201～203及P型掩埋區(qū)204，在該硅基板20上方則形成一晶體擴(kuò)大層21，且于其內(nèi)具有一N型阱區(qū)211，是與該N型掩埋區(qū)201相連，其用以形成電容器26的下電極板，而在該晶體擴(kuò)大層21表面則形成一介電質(zhì)層22a，其材質(zhì)是為二氧化硅，以及在前述的介電質(zhì)層22a上是形成一導(dǎo)電層用以作為此電容器26的上電極板23a，其材質(zhì)是為多晶硅。
在此電容器26之側(cè)即為一BiCMOS晶體管27，其包括一雙載子接面晶體管25與一CMOS晶體管24；其中，該雙載子接面晶體管27在晶體擴(kuò)大層21中是形成一集極摻雜區(qū)212，是與掩埋層202相連，以及一基極摻雜區(qū)215，而在基極摻雜區(qū)215中更包括一射極摻雜區(qū)219以及一基極接觸區(qū)216，且于包括該射極摻雜區(qū)219的晶體擴(kuò)大層21表面并形成一導(dǎo)電層，其材質(zhì)是為多晶硅以作為射極摻雜區(qū)219的接觸電極23b。
此外，尚包括一CMOS晶體管24，其具有N型阱區(qū)213與P型阱區(qū)214，且分別與掩埋區(qū)203、204相連。在該N型阱區(qū)213與P型阱區(qū)214中分別形成一對(duì)互為相隔的源/漏極區(qū)217與218，在該源/漏極區(qū)217間的晶體擴(kuò)大層21表面依序?yàn)橐粬艠O氧化層22b與一柵極導(dǎo)電層23c，以及在該源/漏極區(qū)218間的晶體擴(kuò)大層21表面依序?yàn)橐粬艠O氧化層22c與一柵極導(dǎo)電層23d。
另外，若上述的組件欲與其它組件做電性接觸，則請(qǐng)參考第2K圖，在前述組件上更包括一絕緣層，例如是BPSG層28，且其間具有導(dǎo)電栓29a～29k，以便于與其它組件做電性接觸。并且，為了避免電容器26的下電極板與上電極板在做接觸時(shí)短路，因此下電極板的接觸是在垂直紙面的方向上，故未標(biāo)示于圖中。
在此應(yīng)特別注意三點(diǎn)，亦即(1)為本發(fā)明的電容器構(gòu)造較現(xiàn)有的多晶硅/多晶硅雙電極板結(jié)構(gòu)少了一個(gè)多晶硅電極板，因此減少了制造所需的成本；(2)由于介電層是為由晶體擴(kuò)大層21表面直接形成的二氧化硅，且介電層下方的摻雜區(qū)摻雜濃度較低，因此所形成的介電質(zhì)厚度可以較薄，以本實(shí)施例而言，其所形成的二氧化硅層可以薄到100，較現(xiàn)有的400的介電層小了約4倍，因而增加單位面積電容器的值；(3)本發(fā)明的電容器的制作完全是依隨一般BiCMOS組件的制造工藝而為之，并未額外增加制造步驟，配合前述的單多晶硅板的設(shè)計(jì)，可謂其為多重成本下降。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何熟知本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求并結(jié)合說明書與附圖的界定為準(zhǔn)。
權(quán)利要求
1.一種形成雙極與CMOS兼容組件時(shí)形成電容器的方法，適用于一半導(dǎo)體基板上，其特征是包括下列步驟于該半導(dǎo)體基板中形成一第一掩埋區(qū)與第二掩埋區(qū)；形成一層晶體擴(kuò)大層于該半導(dǎo)體基板上；于該晶體擴(kuò)大層中分別形成一第一阱區(qū)、一集極摻雜區(qū)、一第二阱區(qū)、及一第三阱區(qū)，且該第二阱區(qū)與該第三阱區(qū)分別摻有第一型離子與第二型離子，并且該第一阱區(qū)及該集極摻雜區(qū)是分別與該第一、第二掩埋區(qū)接觸；形成一氧化層使全部覆蓋于該第一阱區(qū)，并部分覆蓋于該第二、與第三阱區(qū)之上；于該第一阱區(qū)與該集極摻雜區(qū)間的該晶體擴(kuò)大層中形成一基極摻雜區(qū)；形成一導(dǎo)電層使全部覆蓋于該第一阱區(qū)，并部分覆蓋于該第二、第三阱區(qū)的氧化層、與該基極摻雜區(qū)之上；于該基極摻雜區(qū)中形成一基極接觸區(qū)，并分別于該第二與第三阱區(qū)中形成第二型離子與第一型離子的重?fù)诫s區(qū)；以及于該基極摻雜區(qū)中形成一射極摻雜區(qū)。
2.如權(quán)利要求1所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，更包括下列步驟形成一絕緣層使覆蓋于該晶體擴(kuò)大層上；于該絕緣層中形成多數(shù)個(gè)開口以露出該導(dǎo)電層、該離子重?fù)诫s區(qū)、與該集極摻雜區(qū)的表面；以及于這些開口中形成導(dǎo)電栓。
3.如權(quán)利要求1所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，該半導(dǎo)體基板是為硅基板。
4.如權(quán)利要求1所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，該第一阱區(qū)是用以形成該電容器的下極板，且該第一阱區(qū)摻雜離子的濃度約在1015～1016atoms/cm3之間。
5.如權(quán)利要求1所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，該第二與第三阱區(qū)是用以形成一CMOS晶體管。
6.如權(quán)利要求1所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，覆蓋該第一阱區(qū)的氧化層是作為該電容器的介電質(zhì)層，其材質(zhì)是為二氧化硅層，厚度在50～500之間。
7.如權(quán)利要求1所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，部分覆蓋該第二、第三阱區(qū)的氧化層是做為晶體管的柵氧化層。
8.如權(quán)利要求1所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，覆蓋該第一阱區(qū)的氧化層上的導(dǎo)電層是做為電容器的上極板，其材質(zhì)是為多晶硅層，厚度在1000～5000間。
9.如權(quán)利要求2所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，該絕緣層是為硼磷硅玻璃層，其厚度在5000～8000之間。
10.如權(quán)利要求2所述的形成雙極與CMOS兼容組件時(shí)形成電容器的方法，其特征是其中，該導(dǎo)電栓的材質(zhì)是為多晶硅。
11.一種形成雙極與CMOS兼容組件時(shí)形成電容器的裝置，是適用于一半導(dǎo)體基板上，其特征是包括一掩埋區(qū)，是設(shè)置于該半導(dǎo)體基板中；一晶體擴(kuò)大層，是位于該半導(dǎo)體基板上；一雙載子接面晶體管，是設(shè)置于該晶體擴(kuò)大層中，其具有一集極摻雜區(qū)；一CMOS晶體管，其分別具有一柵極導(dǎo)電層與一柵極氧化層；一阱區(qū)，是設(shè)置于該晶體擴(kuò)大層中，且該阱區(qū)是與該掩埋區(qū)做接觸；一氧化層，是位于包含該阱區(qū)的該晶體擴(kuò)大層表面；以及一導(dǎo)電層，是位于該氧化層上，該阱區(qū)是與雙載子接面晶體管的集極摻雜區(qū)一同形成，且該氧化層是與CMOS晶體管的柵極氧化層一同形成，以及該導(dǎo)電層是與CMOS晶體管的柵極導(dǎo)電層一同形成。
12.如權(quán)利要求11所述的形成雙極與CMOS兼容組件時(shí)形成電容器的裝置，其特征是其中，在上述晶體擴(kuò)大層的表面更包括一絕緣層，且該絕緣層中具有多數(shù)個(gè)導(dǎo)電栓以與其它組件做電性接觸。
13.如權(quán)利要求11所述的形成雙極與CMOS兼容組件時(shí)形成電容器的裝置，其特征是其中，該半導(dǎo)體基板是為硅基板。
14.如權(quán)利要求11所述的形成雙極與CMOS兼容組件時(shí)形成電容器的裝置，其特征是其中，該阱區(qū)是用以形成該電容器的下電極板，其摻雜離子的濃度在1015～1019atoms/cm3之間。
15.如權(quán)利要求11所述的形成雙極與CMOS兼容組件時(shí)形成電容器的裝置，其特征是其中，覆蓋該阱區(qū)的氧化層是作為該電容器的介電質(zhì)，其材質(zhì)是為二氧化硅層，且其厚度在50～500之間。
16.如權(quán)利要求11所述的形成雙極與CMOS兼容組件時(shí)形成電容器的裝置，其特征是其中，覆蓋該阱區(qū)的氧化層上的導(dǎo)電層是做為電容器的上極板，其材質(zhì)是為多晶硅層，厚度在1000～5000之間。
全文摘要
本發(fā)明為一種在形成BiCMOS組件時(shí)利用其制造過程同時(shí)形成電容器的制造方法及其裝置,因此避免額外制造步驟,并節(jié)省制作所需的成本。此外,本發(fā)明是將一形成于晶體擴(kuò)大層中的離子摻雜區(qū)作為電容器的一電極板,因而減少介電層的厚度,進(jìn)而增加單位面積上的電容值。
文檔編號(hào)H01L21/70GK1377072SQ0111010
公開日2002年10月30日 申請(qǐng)日期2001年3月23日 優(yōu)先權(quán)日2001年3月23日
發(fā)明者黃智睦, 趙傅珍, 高啟弘 申請(qǐng)人:華邦電子股份有限公司