專利名稱：一種雙位元快速存儲(chǔ)器結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種雙位元(twin bit cell)快速存儲(chǔ)器(flash memorydevices)結(jié)構(gòu)及其制造方法。
背景技術(shù)：
只讀存儲(chǔ)器(Read only memory，ROM)元件是一種用來(lái)儲(chǔ)存數(shù)據(jù)的半導(dǎo)體元件，由多個(gè)存儲(chǔ)單元(memory cell)所組成，如今已廣泛應(yīng)用于計(jì)算機(jī)的數(shù)據(jù)儲(chǔ)存。一般根據(jù)數(shù)據(jù)儲(chǔ)存方式，可將只讀存儲(chǔ)器分為罩幕式只讀存儲(chǔ)器(Mask ROM)、可編程只讀存儲(chǔ)器(Programmable ROM，PROM)、可擦除可編程只讀存儲(chǔ)器(Erasable programmable ROM，EPROM)、電可擦除可編程只讀存儲(chǔ)器(Electrically erasable programmableROM，EEPROM)等數(shù)種。
不同于其他只讀存儲(chǔ)器使用多晶硅或金屬的浮動(dòng)?xùn)艠O儲(chǔ)存電荷，氮化物只讀存儲(chǔ)器(nitride read only memory，NROM)的主要特征為使用氮化硅的絕緣介電層作為電荷儲(chǔ)存介質(zhì)(charge trapping medium)。由于氮化硅層具有高度的致密性，因此可使經(jīng)由MOS晶體管隧穿(tunneling)進(jìn)入至氮化硅層中的熱電子陷于(trap)其中，進(jìn)而形成一非均勻的濃度分布，以加快讀取數(shù)據(jù)速度并避免漏電流。
請(qǐng)參考圖1至圖4，圖1至圖4為已知制造氮化物只讀存儲(chǔ)器的方法示意圖。如圖1所示，已知制造氮化物只讀存儲(chǔ)器的方法是先提供一包含有P型硅基底(silicon base)12的半導(dǎo)體芯片10，接著利用一溫度范圍750℃～1000℃的氧化制程來(lái)形成一50～150埃(angstrom，A)的氧化層于硅基底12表面，用來(lái)當(dāng)作底氧化層14。隨后進(jìn)行一低壓氣相沉積(low pressure vapor deposition，LPCVD)制程，在底氧化層14表面沉積一厚度為20～150埃(A)的氮化硅層16，當(dāng)作滯留電子層(chargetrapping layer)。最后再在950℃的高溫環(huán)境中，進(jìn)行一回火制程30分鐘以修補(bǔ)氮化硅層16的結(jié)構(gòu)，并通入水蒸氣以進(jìn)行濕式氧化而在氮化硅層16表面形成一厚度為50～150埃()的含氧硅化物(silicon oxy～nitride)層，作為上氧化層18。其中，形成在硅基底12表面上的底氧化層14、氮化硅層16以及上氧化層18，合稱為ONO層20。
然后如圖2所示，在ONO層20表面形成一光阻層(未示出)，并進(jìn)行一黃光制程以及蝕刻制程，在光阻層中形成圖案用來(lái)定義位線(bitline)的位置。接下來(lái)利用光阻層的圖案作為掩模(mask)22，進(jìn)行一干蝕刻制程以去除未被掩模22覆蓋的上氧化層18以及氮化硅層16，并蝕刻部分的底氧化層14至一預(yù)定厚度。隨后進(jìn)行一砷(arsenic)離子布植制程，布植離子濃度為2～4′1015/cm2，能量為50Kev，以在硅基底12中形成多個(gè)摻雜區(qū)，以作為存儲(chǔ)器的位線24，或者稱為埋藏式漏極(burieddrain)。然后將掩模22完全去除。
如圖3所示，利用一熱氧化法(thermal oxidation)在位線24上方表面形成一場(chǎng)氧化層26，作為各氮化硅層16之間的隔離，同時(shí)利用該熱氧化制程的溫度活化各位線24中的摻質(zhì)。最后如圖4所示，在ONO層20表面沉積一多晶硅層或多晶硅化金屬層(polysilicide)，作為字線28。
由于氮化物只讀存儲(chǔ)器是以該滯留電子層(charge trapping layer)作為電荷儲(chǔ)存介質(zhì)，因此在進(jìn)行寫(xiě)入程序時(shí)，熱電子會(huì)依射入能量不同而在該滯留電子層中形成一分布曲線，并且容易發(fā)生電子二次入射(electron secondary injection)而形成尾狀電子分布(electron tail)以及電荷廣域分布(wider charge distribution)。所以在后續(xù)進(jìn)行擦除程序時(shí)，電洞射入該滯留電子層后的分布曲線無(wú)法與電子的分布曲線完全重疊，因而會(huì)造成電洞無(wú)法與電子完全結(jié)合(recombine)，進(jìn)而造成擦除不完全或所需擦除時(shí)間較長(zhǎng)的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種雙位元快速存儲(chǔ)器元件結(jié)構(gòu)，以增加存儲(chǔ)單元密度(memory cell density)并可解決已知氮化物只讀存儲(chǔ)器擦除不完全的問(wèn)題。
本發(fā)明的另一目的在于提供一種快速存儲(chǔ)器元件的制造方法，以制造一種高集成度的雙位元快速存儲(chǔ)器元件，同時(shí)可以避免擦除不完全的問(wèn)題以及增加數(shù)據(jù)保存(data retention)的可靠度(reliability)。
在本發(fā)明的最佳實(shí)施例中，是先在一硅基底表面形成一柵極氧化層，然后在該柵極氧化層表面形成一多晶鍺化硅(polysilicongermanium，Si1-xGex，x＝0.05～1.0)層。隨后進(jìn)行一離子布植制程，在該多晶鍺化硅層中形成至少一絕緣區(qū)域，以分隔該多晶鍺化硅層成兩個(gè)相互不連續(xù)的導(dǎo)電區(qū)域，形成一雙位元結(jié)構(gòu)。接著在該多晶鍺化硅層表面形成一介電層，并進(jìn)行一黃光暨蝕刻制程以蝕刻部分的該介電層以及該多晶鍺化硅層，形成該浮動(dòng)?xùn)艠O。最后在該浮動(dòng)?xùn)艠O上形成一控制柵極。
由于本發(fā)明是以一導(dǎo)電層作為滯留電子層，并利用一氧化區(qū)域?qū)⑵浞指舫蓛蓚€(gè)相互不電連接的電子捕獲區(qū)域，因此兩區(qū)域可分別進(jìn)行儲(chǔ)存與讀取的操作而形成一雙位元結(jié)構(gòu)，同時(shí)由于該二個(gè)電子捕獲區(qū)域是由多晶鍺化硅的導(dǎo)電層所構(gòu)成，所以電子與電洞的結(jié)合效率(combinationefficiency)很高，因此可以避免擦除不完全的問(wèn)題以及增加數(shù)據(jù)保存(data retention)的可靠度(reliability)。


圖1至圖4為已知制造氮化物只讀存儲(chǔ)器的方法示意圖；圖5至圖8為本發(fā)明制造雙位元快速存儲(chǔ)單元的方法示意圖；和圖9為本發(fā)明的雙位元快速存儲(chǔ)單元的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式
請(qǐng)參考圖5至圖8，圖5至圖8為一本發(fā)明制造的雙位元快速存儲(chǔ)單元的方法示意圖。如圖5所示，本發(fā)明的雙位元快速存儲(chǔ)單元的制造方法是先提供一包含有P型硅基底(silicon base)82的半導(dǎo)體芯片80，接著經(jīng)高溫氧化(high temperature oxidation)形成50～150埃(angstrom，)的氧化硅層在基底82表面，用來(lái)當(dāng)作柵極氧化層84。隨后進(jìn)行一通入有硅甲烷(silane，SiH4)、鍺烷(germane，GeH4)和氫氣(hydrogen)且沉積溫度介于450℃～620℃間的化學(xué)氣相沉積(chemicalvapor deposition，CVD)制程，以在柵極氧化層84表面沉積一厚度為500～1000埃()的多晶鍺化硅(polysilicon germanium，Si1-xGex，x＝0.05～1.0)層作為導(dǎo)電層86。
然后在導(dǎo)電層86表面形成一光阻層88，并在光阻層88中定義出導(dǎo)電層86中的絕緣區(qū)域87位置的圖案，接著進(jìn)行一布植能量約為20～80KeV且離子布植劑量約為1～2×1018/cm2的離子布植制程，以將一高濃度氧摻質(zhì)(oxygen dopant)或高濃度氮摻質(zhì)(nitrogen dopant)植入導(dǎo)電層86中。隨后進(jìn)行一溫度約為950℃～1150℃的高溫回火制程(hightemperature annealing)，使植入導(dǎo)電層86中的摻質(zhì)與導(dǎo)電層86的多晶鍺化硅反應(yīng)，形成一由二氧化硅或氮硅化合物構(gòu)成的絕緣區(qū)域87，以將導(dǎo)電層86分隔成至少二個(gè)相互不鄰接的導(dǎo)電區(qū)域。其中該高溫回火制程亦可取代以一后續(xù)形成該存儲(chǔ)器的源極與漏極時(shí)的高溫驅(qū)入(drivingin)制程，以在形成該源極與漏極的同時(shí)來(lái)促使植入導(dǎo)電層86中的摻質(zhì)與導(dǎo)電層86的多晶鍺化硅反應(yīng)，形成絕緣區(qū)域87，進(jìn)而降低半導(dǎo)體制程的熱預(yù)算。
接著如圖6所示，在導(dǎo)電層86表面形成一厚度為50～150埃(A)的氧化硅層作為介電層90。隨后于介電層90表面形成一圖案化的光阻層94，以定義出該快速存儲(chǔ)器的浮動(dòng)?xùn)艠O(floating gate)95的圖案，且每一浮動(dòng)?xùn)艠O95均包含有二個(gè)相互不鄰接的導(dǎo)電區(qū)域70。然后利用光阻層94的圖案當(dāng)作硬罩幕(hard mask)，蝕刻部分的介電層90以及導(dǎo)電層86，以形成多個(gè)浮動(dòng)?xùn)艠O95。隨后進(jìn)行一砷(arsenic)離子布植制程，布植離子濃度為2～4′1015/cm2，能量為50Kev，以在硅基底82中形成多個(gè)摻雜區(qū)，作為存儲(chǔ)器的位線96。然后將光阻層94完全去除。在本發(fā)明的另一實(shí)施例中，介電層90亦可以在沉積多晶鍺化硅導(dǎo)電層86時(shí)，便直接形成在多晶鍺化硅導(dǎo)電層86之上，然后再進(jìn)行離子布植制程，以形成絕緣區(qū)域87。
如圖7所示，接著進(jìn)行一熱氧化法(thermal oxidation)，以在位線96表面上形成一場(chǎng)氧化層97，作為各導(dǎo)電層86之間的隔離，而且該熱氧化制程的高溫也會(huì)同時(shí)活化各位線96中的摻質(zhì)。在本發(fā)明的第三實(shí)施例中，介電層90亦可以在多晶鍺化硅導(dǎo)電層86、絕緣區(qū)域87以及浮動(dòng)?xùn)艠O95依序形成后，再藉由形成場(chǎng)氧化層97的該熱氧化制程同時(shí)氧化多晶鍺化硅層86表面而形成。此外，該熱氧化制程亦在各導(dǎo)電層86裸露的側(cè)壁表面形成一氧化層99。
最后再在浮動(dòng)?xùn)艠O95表面沉積一多晶硅層或多晶硅化金屬層(polysilicide)，作為字線98。其中，字線98是橫向排列在半導(dǎo)體芯片80表面，并與位線96形成一幾近垂直的上下重疊排列相對(duì)關(guān)系，如圖8所示。
請(qǐng)參考圖9，圖9為本發(fā)明的雙位元快速存儲(chǔ)單元100的剖面結(jié)構(gòu)示意圖。雙位元快速存儲(chǔ)單元100包含有一堆疊柵極101、一源極103以及漏極105，同時(shí)源極103與漏極105間的基底82表面有一通道(channel)107。堆疊柵極101是由一柵極氧化層(gate oxide layer)84、一導(dǎo)電層86、一介電層90以及一控制柵極91由下至上堆疊在通道107表面。控制柵極91是字線98中與浮動(dòng)?xùn)艠O95上下重疊的部分。導(dǎo)電層86中還包含一絕緣區(qū)域87，以將導(dǎo)電層86分隔成兩個(gè)相互不電連接的導(dǎo)電區(qū)域70，形成雙位元結(jié)構(gòu)。而各導(dǎo)電層86裸露的側(cè)壁表面亦可選擇性地形成一氧化層99，以避免各導(dǎo)電層86直接與字線98相接觸。其中各導(dǎo)電區(qū)域70均是一捕捉電子層(charge trapping layer)，用來(lái)接收并保留射入該導(dǎo)電區(qū)域的電子，以分別形成一位(bit)。
如圖9所示的雙位元快速存儲(chǔ)單元100，其中導(dǎo)電層86是由一化學(xué)組成為Si1-xGex，x＝0.05～1.0的多晶鍺化硅層所組成。絕緣區(qū)域87則是利用一布植劑量約為1～2×1018/cm2且布植能量約為20～80KeV的氧離子布植制程植入高濃度氧摻質(zhì)于該多晶硅鍺化層中，并藉由一溫度約為950℃～1150℃的高溫回火制程(high temperature annealing)反應(yīng)而形成。此外，絕緣區(qū)域87亦可利用一高濃度氮摻質(zhì)(nitrogen dopant)植入該多晶鍺化硅層中，并藉由一熱制程反應(yīng)而成。
由于本發(fā)明提供的雙位元快速存儲(chǔ)器的結(jié)構(gòu)，是利用一導(dǎo)電層作為滯留電子層并在該導(dǎo)電層中形成一絕緣區(qū)域，以將其分隔成兩個(gè)相互不電連接的電子捕獲區(qū)域，所以兩區(qū)域可分別進(jìn)行儲(chǔ)存與讀取的操作，而形成一雙位元結(jié)構(gòu)。
相較于已知制造的氮化物只讀存儲(chǔ)器，本發(fā)明提供了一種雙位元快速存儲(chǔ)器結(jié)構(gòu)，在不需要縮小制程線寬的條件下，即可相對(duì)增加存儲(chǔ)器元件的集成度，不但可避免已知利用光學(xué)微影制程以及光阻層定義浮動(dòng)?xùn)艠O位置時(shí)，容易發(fā)生誤對(duì)準(zhǔn)(misalingnment)而導(dǎo)致成品合格率降低的問(wèn)題。另一方面，由多晶鍺化硅構(gòu)成的導(dǎo)電層可以增加活性摻質(zhì)濃度(active dopant concentration)，進(jìn)而降低因多晶空乏效應(yīng)(polydepletion effect)所導(dǎo)致柵極傳遞訊號(hào)的延遲，同時(shí)電子與電洞在該多晶鍺化硅導(dǎo)電層內(nèi)的結(jié)合效率(combination efficiency)很高，因此可以避免擦除不完全的問(wèn)題以及增加數(shù)據(jù)保存(data retention)的可靠度(reliability)。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，均應(yīng)屬本發(fā)明權(quán)利要求的涵蓋范圍。
權(quán)利要求
1.一種制造雙位元快速存儲(chǔ)器的方法，該方法包含有下列步驟提供一硅基底；在該硅基底表面形成一柵極氧化層；在該柵極氧化層表面形成一多晶鍺化硅層；進(jìn)行一離子布植制程，在該多晶鍺化硅層中形成至少一絕緣區(qū)域，以分隔該多晶鍺化硅層成兩個(gè)相互不連續(xù)的導(dǎo)電區(qū)域，形成一雙位元結(jié)構(gòu)；在該多晶鍺化硅層表面形成一介電層；在該介電層表面形成一圖案化的浮動(dòng)?xùn)艠O；以及在該浮動(dòng)?xùn)艠O上形成一控制柵極。
2.如權(quán)利要求1所述的方法，其中該多晶鍺化硅層是利用一通入有硅甲烷、鍺烷和氫氣且沉積溫度介于450℃～620℃間的化學(xué)氣相沉積所形成。
3.如權(quán)利要求1所述的方法，還包含有一950℃～1150℃的高溫回火制程，以擴(kuò)散該離子布植制程所布植的離子，形成該絕緣區(qū)域。
4.如權(quán)利要求1所述的方法，其中該多晶鍺化硅層的化學(xué)組成為Si1-xGex，x＝0.05～1.0。
5.如權(quán)利要求1所述的方法，其中在形成各該浮動(dòng)?xùn)艠O之后，還包含一離子布植制程以及一熱氧化制程，以形成該雙位元快速存儲(chǔ)器的位線，并在該位線表面形成一場(chǎng)氧化層，作為各該浮動(dòng)?xùn)艠O之間的隔離。
6.如權(quán)利要求5所述的方法，其中該熱氧化制程亦在各該導(dǎo)電區(qū)域裸露的側(cè)壁表面形成一氧化層。
7.一種制造雙位元快速存儲(chǔ)器的方法，該方法包含有下列步驟提供一硅基底；在該硅基底表面形成一柵極氧化層；在該柵極氧化層表面形成一多晶鍺化硅層；在該多晶鍺化硅層表面形成一介電層；進(jìn)行一離子布植制程，在該多晶鍺化硅層中形成至少一絕緣區(qū)域，以分隔該多晶鍺化硅層成兩個(gè)相互不連續(xù)的導(dǎo)電區(qū)域，形成一雙位元結(jié)構(gòu)；在該介電層表面形成一圖案化的浮動(dòng)?xùn)艠O；以及在該浮動(dòng)?xùn)艠O上形成一控制柵極。
8.如權(quán)利要求7所述的方法，其中該多晶鍺化硅層的化學(xué)組成為Si1-xGex，x＝0.05～1.0。
9.如權(quán)利要求7所述的方法，其中該多晶鍺化硅層是利用一通入有硅甲烷、鍺烷和氫氣且沉積溫度介于450℃～620℃間的化學(xué)氣相沉積所形成。
10.如權(quán)利要求7所述的方法，另包含有一950℃～1150℃的高溫回火制程，以擴(kuò)散該離子布植制程所布植的離子，形成該絕緣區(qū)域。
11.如權(quán)利要求7所述的方法，其中在形成各該浮動(dòng)?xùn)艠O之后，還包含一離子布植制程以及一熱氧化制程，以形成該雙位元快速存儲(chǔ)器的位線，并在該位線表面形成一場(chǎng)氧化層，作為各該浮動(dòng)?xùn)艠O之間的隔離。
12.如權(quán)利要求11所述的方法，其中該熱氧化制程亦在各該導(dǎo)電區(qū)域裸露的側(cè)壁表面形成一氧化層。
13.一種制造雙位元快速存儲(chǔ)器的方法，該方法包含有下列步驟提供一硅基底；在該硅基底表面形成一柵極氧化層；在該柵極氧化層表面形成一多晶鍺化硅層；進(jìn)行一離子布植制程，在該多晶鍺化硅層中形成至少一絕緣區(qū)域，以分隔該多晶鍺化硅層成兩個(gè)相互不連續(xù)的導(dǎo)電區(qū)域，形成一雙位元結(jié)構(gòu)；在該多晶鍺化硅層形成一圖案化的浮動(dòng)?xùn)艠O；進(jìn)行一離子布植制程，以在該硅基底中形成多個(gè)摻雜區(qū)，作為該快速存儲(chǔ)器的位線；進(jìn)行一熱氧化制程，以在該位線表面形成一場(chǎng)氧化層，作為各該浮動(dòng)?xùn)艠O之間的隔離；以及在該浮動(dòng)?xùn)艠O上形成一控制柵極。
14.如權(quán)利要求13所述的方法，其中該多晶鍺化硅層的化學(xué)組成為Si1-xGex，x＝0.05～1.0。
15.如權(quán)利要求13所述的方法，其中該多晶鍺化硅層是利用一通入有硅甲烷、鍺烷和氫氣且沉積溫度介于450℃～620℃間的化學(xué)氣相沉積所形成。
16.如權(quán)利要求13所述的方法，另包含有一950℃～1150℃的高溫回火制程，以擴(kuò)散該離子布植制程所布植的離子，形成該絕緣區(qū)域。
17.如權(quán)利要求13所述的方法，其中該熱氧化制程亦在各該導(dǎo)電區(qū)域裸露的側(cè)壁表面形成一氧化層。
18.一種雙位元快速存儲(chǔ)器，其包含有一半導(dǎo)體基底；一源極以及一漏極，設(shè)于該半導(dǎo)體基底的一預(yù)定區(qū)域，且該漏極與該源極分隔一預(yù)定距離；一通道，設(shè)于該源極與該漏極間的該半導(dǎo)體基底表面；一第一介電層，覆蓋在該通道表面；一多晶鍺化硅層，形成并覆蓋在該第一介電層表面，且該多晶鍺化硅層中還包含一絕緣區(qū)域，以將該多晶鍺化硅層分隔成兩個(gè)相互不電連接的導(dǎo)電區(qū)域，形成該雙位元；一第二介電層，形成并覆蓋在該多晶鍺化硅層表面；以及一柵極，形成并覆蓋在該第二介電層表面；其中各該導(dǎo)電區(qū)域是一滯留電子層，用來(lái)接收并保留射入該導(dǎo)電區(qū)域的電子，以分別形成一位。
19.如權(quán)利要求18所述的快速存儲(chǔ)器，其中該半導(dǎo)體基底是一P型基底，且該源極與漏極是一N型摻雜區(qū)域。
20.如權(quán)利要求18所述的快速存儲(chǔ)器，其中該半導(dǎo)體基底是一N型基底，且該源極與漏極是一P型摻雜區(qū)域。
21.如權(quán)利要求18所述的快速存儲(chǔ)器，其中該多晶鍺化硅層的化學(xué)組成為Si1-xGex，x＝0.05～1.0。
22.如權(quán)利要求18所述的快速存儲(chǔ)器，該絕緣區(qū)域則是由一高濃度氧摻質(zhì)植入該多晶鍺化硅層中，并藉由一熱制程反應(yīng)而成的。
23.如權(quán)利要求22所述的快速存儲(chǔ)器，其中該高濃度氧摻質(zhì)是利用一氧離子布植制程所形成的，且該布植劑量約為1～2×1018/cm2，布植能量約為20～80KeV。
24.如權(quán)利要求2所述的快速存儲(chǔ)器，其中該熱制程是一溫度約為950℃～1150℃的高溫回火制程。
25.如權(quán)利要求18所述的快速存儲(chǔ)器，該絕緣區(qū)域則是由一高濃度氮摻質(zhì)植入該多晶鍺化硅層中，并藉由一熱制程反應(yīng)而成的。
26.如權(quán)利要求18所述的快速存儲(chǔ)器，其中各該導(dǎo)電區(qū)域裸露的側(cè)壁表面還形成一氧化層。
全文摘要
本發(fā)明是提供一種雙位元快速存儲(chǔ)器結(jié)構(gòu)及其制造方法。該方法是先在一硅基底表面形成一柵極氧化層，然后在該柵極氧化層表面形成一多晶鍺化硅層。隨后進(jìn)行一離子布植制程，在該多晶鍺化硅層中形成至少一絕緣區(qū)域，以分隔該多晶鍺化硅層成兩個(gè)相互不連續(xù)的導(dǎo)電區(qū)域，形成一雙位元結(jié)構(gòu)。接著在該多晶鍺化硅層表面形成一介電層，并進(jìn)行一黃光暨蝕刻制程以蝕刻部分的該介電層以及該多晶鍺化硅層，形成該雙位元快速存儲(chǔ)器的浮動(dòng)?xùn)艠O。最后在該浮動(dòng)?xùn)艠O上形成一控制柵極。
文檔編號(hào)H01L21/70GK1420549SQ01130310
公開(kāi)日2003年5月28日 申請(qǐng)日期2001年11月20日 優(yōu)先權(quán)日2001年11月20日
發(fā)明者張國(guó)華 申請(qǐng)人:旺宏電子股份有限公司