專利名稱：具有內(nèi)建電路的光探測(cè)器及其生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有內(nèi)建電路(a built-in cirruit)的光探測(cè)器，其中用于將入射光轉(zhuǎn)變?yōu)殡娦盘?hào)的光電二極管和用于處理轉(zhuǎn)變的信號(hào)的集成電路設(shè)置在同一個(gè)硅基板上，且涉及生產(chǎn)這種光探測(cè)器的方法。
背景技術(shù)：
具有內(nèi)建電路的光探測(cè)器被用于廣泛的應(yīng)用場(chǎng)合中，具體地例如光拾取和光空間傳輸。在光拾取中，具有內(nèi)建電路的光探測(cè)器用于探測(cè)焦點(diǎn)錯(cuò)誤信號(hào)以調(diào)節(jié)光碟上半導(dǎo)體激光的焦點(diǎn)位置，或探測(cè)徑向錯(cuò)誤信號(hào)以調(diào)節(jié)半導(dǎo)體激光對(duì)光碟上蝕坑的焦點(diǎn)位置(即，尋道)。近年來(lái)，對(duì)于在具內(nèi)建電路的光探測(cè)器的速度和敏感性方面的改進(jìn)已有越來(lái)越多的要求。
圖16示出日本已公開的公告第10-107243號(hào)公開的具有內(nèi)建電路的傳統(tǒng)光探測(cè)器。具有內(nèi)建電路的光探測(cè)器600包括P型半導(dǎo)體基板603、光電二極管601和集成電路602。光電二極管601包括P型埋入隔離擴(kuò)散層102A、N型埋入擴(kuò)散層103A、N型外延層104、P型隔離擴(kuò)散層105A、P型擴(kuò)散層107、硅的熱氧化膜111和氮化硅膜112。集成電路602包括P型埋入隔離擴(kuò)散層102B、N型埋入擴(kuò)散層103B、N型外延層104、P型隔離擴(kuò)散層105B、集電極補(bǔ)償擴(kuò)散層106、NPN晶體管外部基極擴(kuò)散層109、NPN晶體管內(nèi)部基極擴(kuò)散層108、NPN晶體管發(fā)射極擴(kuò)散層110、硅熱氧化膜111、氮化硅膜112、第一層導(dǎo)體113、中間層絕緣膜114、第二層導(dǎo)體115和氮化硅膜116。
為了加速光電二極管601，需要減小擴(kuò)散電流分量和CR時(shí)間常數(shù)分量，這兩者都具有慢的響應(yīng)。擴(kuò)散電流分量通過(guò)在隔離部分(分別是，P型埋入隔離擴(kuò)散層102A和P型隔離擴(kuò)散層105A)附近設(shè)置N型埋入擴(kuò)散層103A和P型擴(kuò)散層107而減小。CR時(shí)間常數(shù)分量通過(guò)減小光電二極管的電容CPD而減小。于是，N型埋入擴(kuò)散層103A和P型擴(kuò)散層107每個(gè)均被設(shè)計(jì)成具有盡量小的尺寸，但是在此尺寸下實(shí)際使用仍是可以允許的。P型擴(kuò)散層107設(shè)置在一區(qū)域中，當(dāng)讀取來(lái)自光碟的信號(hào)時(shí)，光碟(未示出)反射的激光束輻照該區(qū)域。
抗反射膜設(shè)置在光電二極管601的光接收表面上，使得提高了光電二極管601的靈敏度。硅熱氧化膜111和氮化硅膜112形成用作抗反射膜的疊層狀層。
硅熱氧化膜111要求設(shè)置在光電二極管601的光接收表面上。這是因?yàn)镻型擴(kuò)散層107和N型外延層104的結(jié)表面擴(kuò)展到光電二極管601的光接收表面，于是在光接收表面上出現(xiàn)了漏電流。
硅熱氧化膜111和氮化硅膜112以具有相對(duì)于用于CD-ROM和DVD-ROM的激光波長(zhǎng)(即，分別為780m和650nm)低的反射率的方式設(shè)置。
在集成電路602中，裝置的隔離通過(guò)擴(kuò)散隔離而實(shí)現(xiàn)。NPN晶體管外部基極擴(kuò)散層109和NPN晶體管內(nèi)部基極擴(kuò)散層108通過(guò)注入硼離子(B+)而形成。NPN晶體管發(fā)射極擴(kuò)散層110通過(guò)注入砷離子(As+)而形成。對(duì)于具有內(nèi)建電路的光探測(cè)器，如此構(gòu)造的NPN晶體管具有3千兆赫的最大頻率(fTmax)和高至60兆赫的響應(yīng)。
然而，需要更高速率的具有內(nèi)建電路的光探測(cè)器。為了滿足此需要，多晶硅發(fā)射極、多晶硅基極、具有雙多晶硅結(jié)構(gòu)的發(fā)射極以及類似物的生產(chǎn)方法已經(jīng)得以開發(fā)。
在具有此結(jié)構(gòu)的晶體管中，采用諸如Si/SiGe的異質(zhì)結(jié)的異質(zhì)結(jié)雙極晶體管(以下稱作“HBT”)近年來(lái)已經(jīng)得到注意。在HBT中，發(fā)射極-基極結(jié)在具有不同帶隙的兩種物質(zhì)(例如，Si和SiGe)間形成。HBT允許阻擋空穴的從基極注入發(fā)射極的勢(shì)壘高度比阻擋電子的從發(fā)射極注入基極的勢(shì)壘高度高，于是在不降低從基極到發(fā)射極的注入效率的情況下基極區(qū)的載流子濃度可以增加。相應(yīng)地，HBT允許由小型化引起增加的基極電阻率降低，因而加速晶體管。
在試圖獲取具有內(nèi)建電路的高速光探測(cè)器的過(guò)程中，圖16所示的光電二極管601和通過(guò)采用HBT而加速的集成電路602可以設(shè)置在同一個(gè)P型半導(dǎo)體基板603中。然而，在此情況中，出現(xiàn)了下面的問(wèn)題。
對(duì)于圖16中成型有P型擴(kuò)散層107和N型外延層104的PN結(jié)的光電二極管601，如果由CVD或類似工藝沉積的膜設(shè)置為光電二極管601光接收表面上的抗反射膜，光電二極管601表面的漏電流將增加。為了避免此情況，需要作為抗反射膜的硅熱氧化膜111。
設(shè)置為集成電路602(HBT)的NPN晶體管外部基極擴(kuò)散層109和NPN晶體管內(nèi)部基極擴(kuò)散層108的SiGe層具有因Si與Ge間點(diǎn)陣常數(shù)不同引起的點(diǎn)陣失配導(dǎo)致的應(yīng)變。于是，當(dāng)SiGe層在高溫下形成時(shí)，位錯(cuò)在Si層和SiGe層之間的界面上發(fā)生，因而增加了產(chǎn)生復(fù)合電流。
在用作抗反射層的硅熱氧化膜111在SiGe層形成后成型的情況中，由SiGe層的點(diǎn)陣失配導(dǎo)致的應(yīng)變中儲(chǔ)存的應(yīng)變能被釋放。這導(dǎo)致激發(fā)位錯(cuò)發(fā)生的點(diǎn)陣松弛，于是集成電路602的NPN晶體管的結(jié)滲漏特性惡化。另外，SiGe層的成分改變，使得生成的SiGe層不具有所需特性(例如，帶隙)。
在形成NPN晶體管外部基極擴(kuò)散層109和NPN晶體管內(nèi)部基極擴(kuò)散層108后，形成了NPN晶體管發(fā)射極擴(kuò)散層110、第一層導(dǎo)體113和第二層導(dǎo)體115。一般地，在形成NPN晶體管發(fā)射極擴(kuò)散層110時(shí)，干法蝕刻被用于刻蝕多晶硅。干法蝕刻也用于刻蝕常用作第一層導(dǎo)體113和第二層導(dǎo)體115的材料AlSi。氮化硅膜116用氣體刻蝕。例如，氮化硅膜116以每分鐘4-5納米的速率通過(guò)用在刻蝕AlSi中的氣體而做得更薄。結(jié)果，氮化硅膜116的厚度與低反射率的優(yōu)化厚度不一致。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種具有內(nèi)建電路的光探測(cè)器，它包括半導(dǎo)體基板、設(shè)置在該半導(dǎo)體基板上的集成電路和設(shè)置在該半導(dǎo)體基板上的光電二極管。該集成電路包括設(shè)置在集成電路的至少一部分上的SiGe層。于是，上述目的得以實(shí)現(xiàn)。
光電二極管可以包括Si的同質(zhì)結(jié)。
光電二極管可以包括多個(gè)分離光電二極管(split photodiode)。
光電二極管可以包括設(shè)置在半導(dǎo)體基板上的抗反射膜，且抗反射膜可以包括硅熱氧化膜。
抗反射膜還可以包括氮化硅膜。
硅熱氧化膜的厚度可以在約10nm或更大和約40nm或更小之間。
半導(dǎo)體基板可以包括具有高電阻率的第一導(dǎo)電型半導(dǎo)體。
半導(dǎo)體基板可以包括具有低電阻率的第一導(dǎo)電型半導(dǎo)體基板，以及設(shè)置在第一導(dǎo)電型半導(dǎo)體基板上具有高于至少第一導(dǎo)電型半導(dǎo)體基板的電阻率的第一導(dǎo)電型外延層。
半導(dǎo)體基板可以包括具有低電阻率的第一導(dǎo)電型半導(dǎo)體基板、設(shè)置在第一導(dǎo)電型半導(dǎo)體基板上具有比至少第一導(dǎo)電型半導(dǎo)體基板低的電阻率的第一導(dǎo)電型半導(dǎo)體層、以及設(shè)置在第一導(dǎo)電型半導(dǎo)體層上具有比至少第一導(dǎo)電型半導(dǎo)體基板高的電阻率的第一導(dǎo)電型外延層。
根據(jù)本發(fā)明，提供一種生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法。具有內(nèi)建電路的光探測(cè)器包括半導(dǎo)體基板、形成在半導(dǎo)體基板上的集成電路、以及設(shè)置在半導(dǎo)體基板上的光電二極管。該集成電路包括形成在集成電路的至少一部分上的SiGe層。該方法包括步驟a)在半導(dǎo)體基板上形成光電二極管；以及b)在光電二極管成型后形成SiGe層。因此，上述目的得以實(shí)現(xiàn)。
光電二極管可以包括設(shè)置在半導(dǎo)體基板上的抗反射層。步驟a)可以包括在半導(dǎo)體基板上形成抗反射層的步驟c)。步驟c)可以包括在半導(dǎo)體基板上形成硅熱氧化膜的步驟。步驟b)可以包括步驟刻蝕在步驟c)上形成的硅熱氧化膜；以及通過(guò)低溫MBE形成SiGe層。
步驟c)可以包括在硅熱氧化膜上形成氮化硅膜和同時(shí)在集成電路中形成用作氮化硅膜電容部分的氮化硅膜的步驟。
步驟c)可以包括在氮化硅膜上形成氧化硅膜，以保護(hù)氮化硅膜的步驟。
步驟c)可以包括在所有干法刻蝕工藝完成后刻蝕氧化硅膜的步驟d)。
生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法還可以包括形成掩蔽絕緣膜(coverinsulation film)以通過(guò)干法刻蝕而構(gòu)圖掩蔽絕緣膜的步驟e)。步驟d)可以在步驟e)完成后進(jìn)行。
步驟d)可以包括刻蝕氧化硅膜的步驟，同時(shí)掩蔽絕緣膜用作保護(hù)膜。
根據(jù)本發(fā)明的一個(gè)方面，HBT的SiGe層在硅熱氧化膜成型后形成。于是，由用于形成硅熱氧化膜的熱處理導(dǎo)致的高溫基本上不影響SiGe層。結(jié)果是，SiGe層可以成型為具有所需的特性，而其成分不發(fā)生變化。進(jìn)而，由于熱處理導(dǎo)致的高溫基本上不影響SiGe層，故應(yīng)力能不釋放。結(jié)果，點(diǎn)陣松弛不會(huì)激發(fā)位錯(cuò)的形成，從而晶體管的結(jié)泄漏特性不會(huì)惡化。相應(yīng)地，可能獲得具有包括采用HBT的高速集成電路和高靈敏度(低反射率)光電二極管的內(nèi)建電路的高速和高靈敏光探測(cè)器。
根據(jù)本發(fā)明的另一個(gè)方面，抗反射膜由硅熱氧化膜和成型在其上的氮化硅膜形成。因此，可以獲得具有更低反射率和更高靈敏度的光電二極管。氮化硅膜可以與用作氮化硅膜電容部分的氮化硅膜同時(shí)成型，而不增加生產(chǎn)成本。
根據(jù)本發(fā)明的再一個(gè)方面，用作抗反射膜的硅熱氧化膜的厚度在約10nm或更大和40nm或更小之間。于是，反射率相對(duì)于用于CD-ROM和DVD-ROM的激光束波長(zhǎng)保持較低水平。
根據(jù)本發(fā)明的再一個(gè)方面，當(dāng)?shù)枘ば纬蔀榭狗瓷淠r(shí)，保護(hù)氮化硅膜的保護(hù)性氧化硅膜成型在其上，以保護(hù)氮化硅膜在干法刻蝕步驟中不會(huì)變得更薄。于是，防止了由氮化硅膜優(yōu)化厚度的改變所導(dǎo)致的反射率的增加，從而保持了于是光電二極管的靈敏度。
根據(jù)本發(fā)明的又一個(gè)方面，保護(hù)氮化硅膜的保護(hù)性氧化硅膜在所有干法刻蝕步驟完成后，也即在掩蔽絕緣膜由最終的干法刻蝕步驟構(gòu)圖后，通過(guò)濕法刻蝕除去。于是，作為抗反射膜的氮化硅膜可受保護(hù)而不受所有干法刻蝕步驟的影響。
根據(jù)本發(fā)明的另一個(gè)方面，當(dāng)濕法刻蝕進(jìn)行時(shí)，掩蔽絕緣膜用作掩膜。于是，不要求用于刻蝕保護(hù)性氧化硅膜的光刻步驟，且光刻成本可以保持不增加。
根據(jù)本發(fā)明的另一個(gè)方面，半導(dǎo)體基板包括具有高電阻率的第一導(dǎo)電型半導(dǎo)體。通過(guò)使用這種基板，可以進(jìn)一步加速光電二極管。
根據(jù)本發(fā)明的再一個(gè)方面，半導(dǎo)體基板包括具有低電阻率的第一導(dǎo)電型半導(dǎo)體基板，以及設(shè)置在第一導(dǎo)電型半導(dǎo)體基板上具有高于至少第一導(dǎo)電型半導(dǎo)體基板的電阻率的第一導(dǎo)電型外延層。通過(guò)使用這種基板，光電二極管的電容和串聯(lián)電阻均可降低，于是CR時(shí)間常數(shù)分量可以減小。于是，可以進(jìn)一步加速光電二極管。
根據(jù)本發(fā)明的再一個(gè)方面，半導(dǎo)體基板包括具有低電阻率的第一導(dǎo)電型半導(dǎo)體基板，設(shè)置在第一導(dǎo)電型半導(dǎo)體基板上具有低于至少第一導(dǎo)電型半導(dǎo)體基板的電阻率的第一導(dǎo)電型半導(dǎo)體層，以及設(shè)置在第一導(dǎo)電型半導(dǎo)體層上具有高于至少第一導(dǎo)電型半導(dǎo)體基板的電阻率的第一導(dǎo)電型外延層。通過(guò)使用這種基板，光電二極管的電容和串聯(lián)電阻均可降低。另外，在深處產(chǎn)生的光生載流子由具有低于第一導(dǎo)電型半導(dǎo)體基板的電阻率的第一導(dǎo)電型半導(dǎo)體層導(dǎo)致的內(nèi)部電場(chǎng)加速，由此進(jìn)一步加速光電二極管。
根據(jù)本發(fā)明的再一個(gè)方面，通過(guò)采用HBT和高速高靈敏分離光電二極管加速的高速集成電路可以通過(guò)成型抗反射膜而形成在同一個(gè)基板上，該抗反射膜包括用于增加光電二極管速度和靈敏度所必須的硅熱氧化膜，以及HBT的SiGe層?？狗瓷鋵油ㄟ^(guò)在氮化硅膜上疊置硅熱氧化膜而成型，以提高光電二極管的靈敏度。在這種結(jié)構(gòu)中，保護(hù)性氧化硅膜成型，然后在后續(xù)干法刻蝕步驟后被濕法刻蝕。這防止氮化硅膜被減薄，因而保持了光電二極管的高靈敏度。
于是，此處描述的發(fā)明通過(guò)提供下述裝置和方法使上述益處成為可能一種具有內(nèi)建電路的光探測(cè)器，其中通過(guò)采用包括SiGe層的HBT而加速的集成電路和分離光電二極管可以設(shè)置在同一基板上；以及一種生產(chǎn)這種光探測(cè)器的方法。
對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明的這些及其它益處通過(guò)閱讀和理解以下參照附圖的詳細(xì)描述之后將變得顯而易見。


圖1是本發(fā)明一實(shí)施例的具有內(nèi)建電路(分離二極管和NPN晶體管)的光探測(cè)器的剖視圖；圖2是示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)方法步驟的剖視圖；圖3是示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)方法中不同步驟的剖視圖；圖4是示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)方法中不同步驟的剖視圖；圖5是示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)方法中不同步驟的剖視圖；圖6是示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)方法中不同步驟的剖視圖；
圖7是示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)方法中不同步驟的剖視圖；圖8是示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)方法中不同步驟的剖視圖；圖9是示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)方法中不同步驟的剖視圖；圖10是示出具有內(nèi)建電路的光探測(cè)器100的部分生產(chǎn)過(guò)程的流程圖；圖11是示出具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)過(guò)程后續(xù)部分的流程圖；圖12是示出關(guān)于一波長(zhǎng)(λ＝約780nm)的反射率計(jì)算結(jié)果的曲線圖；圖13是示出關(guān)于一波長(zhǎng)(λ＝約650nm)的反射率計(jì)算結(jié)果的曲線圖；圖14是示出根據(jù)本發(fā)明一實(shí)施例的具有內(nèi)建電路(分離二極管和NPN晶體管)的改進(jìn)型光探測(cè)器的剖視圖；圖15是示出根據(jù)本發(fā)明一實(shí)施例的具有內(nèi)建電路(分離二極管和NPN晶體管)的改進(jìn)型光探測(cè)器的剖視圖；以及圖16是示出具內(nèi)建電路的傳統(tǒng)光探測(cè)器的剖視圖。
具體實(shí)施例方式
下文將詳細(xì)描述本發(fā)明的一實(shí)施例。
圖1示出本發(fā)明一實(shí)施例的具有內(nèi)建電路的光探測(cè)器100的剖視圖。具有內(nèi)建電路的光探測(cè)器100包括P型半導(dǎo)體基板103、光電二極管101和集成電路102。光電二極管101包括P型埋入隔離擴(kuò)散層2A、N型埋入擴(kuò)散層3A、P型隔離擴(kuò)散層6、N型外延層4A、P型擴(kuò)散層8、硅熱氧化膜9和氮化硅膜10。集成電路102包括N型埋入擴(kuò)散層3B、P型埋入隔離擴(kuò)散層19、N型外延層4B、溝道隔離層5、集電極補(bǔ)償擴(kuò)散層7、SiGe層12、氮化硅膜10、CVD氧化硅膜11、用于NPN晶體管基電極的多晶硅層13、用于NPN晶體管發(fā)射極擴(kuò)散源和電極的多晶硅層14、NPN晶體管發(fā)射極擴(kuò)散層14C、第一層導(dǎo)體15、中間層絕緣膜16、第二層導(dǎo)體17和掩蔽氮化硅膜18。
光電二極管101包括Si的同質(zhì)結(jié)。術(shù)語(yǔ)“同質(zhì)結(jié)”是指同種材料的結(jié)。Si的同質(zhì)結(jié)意味著P型硅層和N型Si層的結(jié)。
在集成電路102中，包括SiGe層12的異質(zhì)結(jié)雙極晶體管(HBT)設(shè)置在基極區(qū)中。光電二極管101設(shè)置在其上提供HBT的相同P型半導(dǎo)體基板103上。光電二極管101具有實(shí)現(xiàn)加速響應(yīng)和降低高頻噪音的擴(kuò)散結(jié)構(gòu)。
具體地，為了減小具有緩慢響應(yīng)的擴(kuò)散電流分量，N型埋入擴(kuò)散層3A和P型擴(kuò)散層8僅分別設(shè)置在P型埋入隔離擴(kuò)散層2A和P型隔離擴(kuò)散層6的附近，如同在圖16所示的光電二極管101的擴(kuò)散結(jié)構(gòu)中一樣。硅熱氧化膜9(厚度26nm)設(shè)置在光電二極管101的表面上。氮化硅膜10(厚度50nm)設(shè)置在硅熱氧化膜9上。硅熱氧化膜9和氮化硅膜10形成用作抗反射膜的抗反射膜，以便減小光電二極管101光接收面上的漏電流。圖12是示出關(guān)于一波長(zhǎng)(λ＝約780nm)的反射率計(jì)算結(jié)果的曲線圖。圖13是示出關(guān)于一波長(zhǎng)(λ＝約650nm)的反射率計(jì)算結(jié)果的曲線圖。如圖12和圖13所示，硅熱氧化膜9和氮化硅膜10的厚度以具有相對(duì)于用于CD-ROM和DVD-ROM的激光束波長(zhǎng)(即，分別為780nm和650nm)低的反射率的方式確定。
下面，一種生產(chǎn)本發(fā)明實(shí)施例具有內(nèi)建電路的光探測(cè)器100的方法將參照?qǐng)D2至圖11進(jìn)行描述。圖2至圖9是示出生產(chǎn)具有內(nèi)建電路的光探測(cè)器100的方法中不同步驟的剖視圖。圖10和圖11是示出具有內(nèi)建電路的光探測(cè)器100的生產(chǎn)過(guò)程的流程圖。
具有內(nèi)建電路的光探測(cè)器100包括具有約500Ω·cm的高電阻率的基板。因而，閉鎖超載可能在集成電路102內(nèi)出現(xiàn)。為了防止閉鎖超載，具有低電阻率(約4Ω·cm)的P型埋入擴(kuò)散層19成型在集成電路102所在處的P型半導(dǎo)體基板103的區(qū)域上(圖10中的步驟S1001)。(以下，集成電路102成型的區(qū)域稱作“集成電路區(qū)”。)參照?qǐng)D2，P型埋入擴(kuò)散層2A和N型埋入擴(kuò)散層3A成型在光電二極管101將要成型的P型半導(dǎo)體基板103的區(qū)域中。(以下，光電二極管101成型的區(qū)域稱作“光電二極管區(qū)”。)N型埋入擴(kuò)散層3B成型在P型埋入擴(kuò)散層19中的集成電路區(qū)上。N型外延層4A生長(zhǎng)在P型半導(dǎo)體基板103上(圖10中的步驟S1002)。
具有高電阻率(約500Ω·cm)的基板用作P型半導(dǎo)體基板103以減小光電二極管101的電容。N型埋入擴(kuò)散層3A只形成在P型埋入擴(kuò)散層2A附近以減小擴(kuò)散電路分量，因而實(shí)現(xiàn)光電二極管101的加速。
參照?qǐng)D3，N型外延層4A僅在集成電路區(qū)內(nèi)被Si刻蝕和氧化，以形成溝道隔離層5和N型外延層4B。此后，氧化硅膜31(厚度55nm)成型在晶片表面。P型隔離擴(kuò)散層6通過(guò)氧化硅膜31的擴(kuò)散成型在光電二極管區(qū)中以分隔光電二極管101(圖10中的步驟S1003)。而且，V-PNP晶體管(未示出)的基極區(qū)和NPN晶體管的集電極補(bǔ)償擴(kuò)散層7成型在電路區(qū)中，而P型擴(kuò)散層8成型在光電二極管區(qū)中(圖10中的步驟S1004)。
參照?qǐng)D4，成型在光電二極管101光接收區(qū)上的氧化硅膜31通過(guò)刻蝕除去，并且硅熱氧化膜9成型為具有為抗反射膜而優(yōu)選的約26nm的厚度。此后，氮化硅膜10(約50nm厚)成型以進(jìn)一步減小反射率。氧化硅膜11通過(guò)CVD或類似工藝成型，以保護(hù)氮化硅膜10免受為多晶硅和導(dǎo)體而進(jìn)行的后續(xù)干法刻蝕的影響(圖10中的步驟S1005)。進(jìn)行光刻和刻蝕以除去晶片上除光電二極管101光接收區(qū)和集成電路區(qū)一部分以外的氮化硅膜10和氧化硅膜11。
作為抗反射膜的硅熱氧化膜9的形成有助于圖1所示的加速光電二極管101所需的光電二極管擴(kuò)散結(jié)構(gòu)的建立。參照?qǐng)D12和圖13，硅熱氧化膜9的厚度設(shè)計(jì)成使相對(duì)于用于光拾取的半導(dǎo)體激光的波長(zhǎng)(λ＝約780nm，約650nm)的反射率最小。當(dāng)硅熱氧化膜9的厚度在約10nm或以上和40nm或以下之間時(shí)，反射率可以保持較低(約5％或更低)。氮化硅膜10可以與用于氮化硅膜電容器部分的氮化硅膜同時(shí)成型，而不增加生產(chǎn)成本。
圖5示出刻蝕NPN晶體管基極區(qū)內(nèi)硅熱氧化膜9和用低溫MBE(約400-600℃，優(yōu)選約500℃)生長(zhǎng)SiGe層12使之具有約100nm的厚度的步驟(圖10中的步驟S1006)。SiGe層12僅選擇性成型在基極區(qū)內(nèi)，因?yàn)镾iGe層12不生長(zhǎng)在其它仍保留硅熱氧化膜9的區(qū)域中。
MBE(分子束外延)是一種物理氣相生長(zhǎng)方法。MBE是一種用于將需要生長(zhǎng)的材料(即，本發(fā)明中的P型SiGe層)轉(zhuǎn)變成超高真空中的分子束以在基板上生長(zhǎng)晶體的方法。
MBE的典型特征如下(1)晶體可以在低溫下生長(zhǎng)，因?yàn)樯L(zhǎng)在超高真空中進(jìn)行；(2)所生長(zhǎng)晶體的厚度可以調(diào)節(jié)，因?yàn)樯L(zhǎng)速率低；(3)包括多種成分的混合晶體可以生長(zhǎng)；以及(4)可以實(shí)現(xiàn)大梯度的載流子濃度和異質(zhì)結(jié)的形成。
MBE的上述特征適宜于生長(zhǎng)本發(fā)明中的SiGe層。
光電二極管101抗反射膜(硅熱氧化膜9和氮化硅膜10)的形成在SiGe層12成型的時(shí)候已經(jīng)完成。于是，由形成硅熱氧化膜9和氮化硅膜10的熱處理引起的高溫幾乎不影響SiGe層12。結(jié)果是，在SiGe層12中幾乎不發(fā)生特性起伏或點(diǎn)陣松弛導(dǎo)致的位錯(cuò)。
接著，圖6示出通過(guò)沉積、摻B(硼)和進(jìn)行光刻與刻蝕而形成用于NPN晶體管基電極的多晶硅層13。V-PNP晶體管的發(fā)射極區(qū)(未示出)通過(guò)離子注入成型。于是，形成NPN晶體管發(fā)射極擴(kuò)散源，以及用于具有諸如SST(超級(jí)自排列技術(shù))結(jié)構(gòu)的電極的多晶硅層14(圖10中的步驟S1007)。
其次，形成接觸孔(未示出)，且通過(guò)濺射將AlSi/TiW施加在氧化硅膜11的整個(gè)表面上。于是，如圖7所示，第一層導(dǎo)體15通過(guò)構(gòu)圖而形成(圖10中的步驟S1008)。在這種情況下，第一層導(dǎo)體15在集成電路102上而不在光電二極管101上被干法刻蝕。光電二極管101的第一層導(dǎo)體15同下述的第二層導(dǎo)體17一起刻蝕。為了提高晶體管封裝密度的目的，要求干法刻蝕以將第一層導(dǎo)體15和第二層導(dǎo)體17的寬度變窄。
參照?qǐng)D8，中間層絕緣膜16形成(圖11中的步驟S1009)。籍光刻和刻蝕在中間絕緣膜16中形成到第一層導(dǎo)體15的通孔，而光電二極管區(qū)內(nèi)的中間層絕緣膜16被干法刻蝕(圖11中的步驟S1010)。此處，第一層導(dǎo)體15保留在光電二極管區(qū)內(nèi)。因此，干法刻蝕不影響抗反射膜。其次，AlSi通過(guò)濺射施加到中間層絕緣膜16上，以形成第二導(dǎo)體17(圖11中的步驟S1011)。于是，進(jìn)行光刻，且干法刻蝕光電二極管區(qū)上的第二層導(dǎo)體17(圖11的步驟S1012)。因?yàn)镃VD氧化硅膜11設(shè)置在分離光電二極管上以保護(hù)抗反射膜，所以當(dāng)光電二極管區(qū)上第二層導(dǎo)體17被干法刻蝕時(shí)，抗反射膜的氮化硅膜10不做得更薄，因而保持了抗反射膜的優(yōu)化厚度。
圖9示出本發(fā)明具有內(nèi)建電路的光探測(cè)器100的完成狀態(tài)。作為掩蔽絕緣膜的掩蔽氮化硅膜18形成在第二層導(dǎo)體17上(圖11中的步驟S1013)。最后，掩蔽氮化硅膜18通過(guò)光刻和干法刻蝕而構(gòu)圖，然后在用于保護(hù)氮化硅膜10免受干法刻蝕影響的氧化硅膜11上進(jìn)行濕法刻蝕(圖11中的步驟S1014)。在濕法刻蝕中，掩蔽氮化硅膜18用作掩膜。
如上所述，因?yàn)檠趸枘?1在所有干法刻蝕步驟完成后被濕法刻蝕，抗反射膜(硅熱氧化膜9和氮化硅膜10)可被保護(hù)而免受干法刻蝕步驟影響。另外，因?yàn)樵谑┬锌涛g時(shí)，作為掩蔽絕緣膜的掩蔽氮化硅膜18用作掩膜，所以光刻成本可以保持而不增加。
如上所述，根據(jù)本實(shí)施例，SiGe層12在抗反射膜(硅熱氧化膜9和氮化硅膜10)的制備完成后成型，從而抗反射膜可以得以成型，而不導(dǎo)致HBT性能的起伏。因而，寬度窄的導(dǎo)體可以通過(guò)干法刻蝕成型，而不惡化光電二極管101的光敏性。結(jié)果，集成電路102的集成封裝密度可以提高。
根據(jù)本實(shí)施例變型的具有內(nèi)建電路的光探測(cè)器200將參照?qǐng)D14進(jìn)行描述。在圖14中，與上述具內(nèi)建電路的光探測(cè)器100相似的組件將用相同的附圖標(biāo)記來(lái)標(biāo)注，于是其詳細(xì)解釋將略去。
在具有內(nèi)建電路的光探測(cè)器100內(nèi)，具高電阻率的基板(P型半導(dǎo)體基板103)用于減小光電二極管101的電容。然而，當(dāng)基板的電阻率過(guò)高時(shí)，光電二極管的串聯(lián)電阻變高。結(jié)果是，CR時(shí)間常數(shù)分量增加，而不是降低，因而使響應(yīng)惡化。
為了進(jìn)一步加速光電二極管，如圖14所示，P型高電阻率外延層103X(電阻率約1000Ω·cm，厚度約20μm)可以成型在P型低電阻率外延層103Y(電阻率約4Ω·cm)上。此結(jié)構(gòu)中，PN結(jié)處的P型層是高電阻率外延層103X。因而，包括低電阻率基板結(jié)構(gòu)的結(jié)電容可以比包括高電阻率的基板結(jié)構(gòu)的低。
在使用具有內(nèi)建電路光探測(cè)器100的高電阻率基板(P型半導(dǎo)體基板103)的情況下，需要保持光電二極管101的串聯(lián)電阻不增加，使得電阻率不會(huì)很高。然而，根據(jù)具有內(nèi)建電路光電二極管200的結(jié)構(gòu)，P型埋入擴(kuò)散層19以P型埋入擴(kuò)散層19抵達(dá)低電阻率P型基板103Y的方式成型，使得光電二極管201的串聯(lián)電阻由P型低電阻率基板103Y的電阻率確定。結(jié)果是，串聯(lián)電阻可降低，而不管高電阻率外延層103X的電阻率。因而，極大地影響光電二極管201響應(yīng)的結(jié)電容和串聯(lián)電阻均可降低，于是加速光電二極管201。
根據(jù)本實(shí)施例另外一種變型的具有內(nèi)建電路的光探測(cè)器300將參照?qǐng)D15得以描述。為了進(jìn)一步加速光電二極管301，P型低電阻率埋入擴(kuò)散層103Z(峰值濃度約1×1018cm-3，厚度約15μm)可以成型在P型低電阻率基板103Y(電阻率約40Ω·cm)上，且P型高電阻率外延層103X(電阻率約300Ω·cm)可進(jìn)一步成型在其上。如結(jié)合圖14所示結(jié)構(gòu)的描述，具有內(nèi)建電路光探測(cè)器300的結(jié)構(gòu)允許光電二極管301的串聯(lián)電阻降低，而不增加光電二極管301的結(jié)電容。
另外，在P型低電阻率埋入擴(kuò)散層103Z內(nèi)的向上擴(kuò)散導(dǎo)致的內(nèi)部場(chǎng)允許光生載流子加速，因而進(jìn)一步加速光電二極管301。
在P型低電阻率埋入擴(kuò)散層103Z下方的深處產(chǎn)生的光生載流子是具有慢響應(yīng)的部分，盡管它具有內(nèi)部場(chǎng)。因而，P型低電阻率基板103Y(電阻率約40Ω·cm)被采用，以提供高勢(shì)壘使光生載流子不能逾越。結(jié)果，具有慢響應(yīng)的光生載流子可以消除，因而加速光電二極管301。
如上所述，根據(jù)本實(shí)施例，采用包括形成在基極區(qū)內(nèi)的SiGe層的異質(zhì)結(jié)雙極晶體管的高速集成電路可以形成，同時(shí)光電二極管可以形成在集成電路成型的同一硅基板上，而不惡化光電二極管的響應(yīng)和光敏特性。相應(yīng)地，高響應(yīng)和光敏的具有內(nèi)建電路的光探測(cè)器可以實(shí)現(xiàn)。
如上所述，本發(fā)明提供一種具有內(nèi)建電路的光探測(cè)器，以及一種生產(chǎn)這種光探測(cè)器的方法，其中通過(guò)采用包括SiGe層的HBT加速的集成電路和分離二極管可以成型在同一基板上。
在不脫離本發(fā)明的范圍和精髓的前提下，各種其它變型對(duì)本領(lǐng)域的技術(shù)人員將是明顯的，并且可被其容易實(shí)現(xiàn)。相應(yīng)地，不意味這里所附權(quán)利要求書的范圍受限于在此所述的說(shuō)明書的內(nèi)容，相反的權(quán)利要求書具有更廣泛地內(nèi)容。
權(quán)利要求
1.一種具有內(nèi)建電路的光探測(cè)器，包括半導(dǎo)體基板；設(shè)置在半導(dǎo)體基板上的集成電路；以及設(shè)置在半導(dǎo)體基板上的光電二極管，其中，集成電路包括設(shè)置在集成電路的至少一部分上的SiGe層。
2.根據(jù)權(quán)利要求1所述的具有內(nèi)建電路的光探測(cè)器，其特征在于，光電二極管包括Si的同質(zhì)結(jié)。
3.根據(jù)權(quán)利要求1所述的具有內(nèi)建電路的光探測(cè)器，其特征在于，光電二極管包括多個(gè)分離光電二極管。
4.根據(jù)權(quán)利要求1所述的具有內(nèi)建電路的光探測(cè)器，其特征在于，光電二極管包括設(shè)置在半導(dǎo)體基板上的抗反射膜，且抗反射膜包括硅熱氧化膜。
5.根據(jù)權(quán)利要求4所述的具有內(nèi)建電路的光探測(cè)器，其特征在于，抗反射膜還包括氮化硅膜。
6.根據(jù)權(quán)利要求4所述的具有內(nèi)建電路的光探測(cè)器，其特征在于，硅熱氧化膜的厚度在約10nm或更大和約40nm或更小之間。
7.根據(jù)權(quán)利要求1所述的具有內(nèi)建電路的光探測(cè)器，其特征在于，半導(dǎo)體基板包括具有高電阻率的第一導(dǎo)電型半導(dǎo)體。
8.根據(jù)權(quán)利要求1所述的具有內(nèi)建電路的光探測(cè)器，其特征在于，半導(dǎo)體基板包括具有低電阻率的第一導(dǎo)電型半導(dǎo)體基板；以及設(shè)置在第一導(dǎo)電型半導(dǎo)體基板上的第一導(dǎo)電型外延層，它具有高于至少第一導(dǎo)電型半導(dǎo)體基板的電阻率。
9.根據(jù)權(quán)利要求1所述的具有內(nèi)建電路的光探測(cè)器，其特征在于，半導(dǎo)體基板包括具有低電阻率的第一導(dǎo)電型半導(dǎo)體基板；設(shè)置在第一導(dǎo)電型半導(dǎo)體基板上具有比至少第一導(dǎo)電型半導(dǎo)體基板低的電阻率的第一導(dǎo)電型半導(dǎo)體層；以及設(shè)置在第一導(dǎo)電型半導(dǎo)體層上具有比至少第一導(dǎo)電型半導(dǎo)體基板高的電阻率的第一導(dǎo)電型外延層。
10.一種生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法，其中具有內(nèi)建電路的光探測(cè)器包括半導(dǎo)體基板；形成在半導(dǎo)體基板上的集成電路；以及設(shè)置在半導(dǎo)體基板上的光電二極管，其中，集成電路包括形成在集成電路的至少一部分上的SiGe層，該方法包括步驟a)在半導(dǎo)體基板上成型光電二極管；以及b)在光電二極管成型后，形成SiGe層。
11.根據(jù)權(quán)利要求10所述的生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法，其特征在于光電二極管包括設(shè)置在半導(dǎo)體基板上的抗反射層；步驟a)包括在半導(dǎo)體基板上形成抗反射層的步驟c)；步驟c)包括在半導(dǎo)體基板上形成硅熱氧化膜的步驟；步驟b)包括步驟刻蝕在步驟c)中形成的硅熱氧化膜；以及通過(guò)低溫MBE形成SiGe層。
12.根據(jù)權(quán)利要求11所述的生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法，其特征在于，步驟c)包括在硅熱氧化膜上形成氮化硅膜和在集成電路內(nèi)同時(shí)形成用作氮化硅膜電容部分的氮化硅膜的步驟。
13.根據(jù)權(quán)利要求12所述的生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法，其特征在于，步驟c)包括在氮化硅膜上形成氧化硅膜以保護(hù)氮化硅膜的步驟。
14.根據(jù)權(quán)利要求13所述的生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法，其特征在于，步驟c)包括步驟d)在所有干法刻蝕工藝完成后刻蝕氧化硅膜。
15.根據(jù)權(quán)利要求14所述的生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法，其特征在于，還包括步驟e)形成掩敝絕緣膜以通過(guò)干法刻蝕構(gòu)圖掩蔽絕緣膜，其中步驟d)在完成步驟e)后進(jìn)行。
16.根據(jù)權(quán)利要求15所述的生產(chǎn)具有內(nèi)建電路的光探測(cè)器的方法，其特征在于，步驟d)包括刻蝕氧化硅膜，同時(shí)掩蔽絕緣膜用作保護(hù)膜的步驟。
全文摘要
本發(fā)明公開了一種具有內(nèi)建電路的光探測(cè)器,其包括一半導(dǎo)體基板、一設(shè)置在半導(dǎo)體基板上的集成電路,以及一設(shè)置在半導(dǎo)體基板上的光電二極管。集成電路包括設(shè)置在集成電路的至少一部分上的SiGe層。
文檔編號(hào)H01L29/02GK1344030SQ0113245
公開日2002年4月10日 申請(qǐng)日期2001年9月5日 優(yōu)先權(quán)日2000年9月8日
發(fā)明者瀧本貴博, 大久保勇, 笠松利光, 久保勝, 谷善平 申請(qǐng)人:夏普公司