專利名稱：陣列式焊墊的晶片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)于一種晶片封裝結(jié)構(gòu)，且特別有關(guān)于一種具有至少四排的陣列式焊墊的絲焊式(wire-bonding)晶片封裝結(jié)構(gòu)，例如球格式陣列(Bull GridArray，BGA)結(jié)構(gòu)或倒裝式式晶片(Flip Chip)結(jié)構(gòu)。
背景技術(shù)：
隨著半導體科技的發(fā)展，半導體晶片的執(zhí)行速度以及其設計復雜度日益提高。因此，半導體的封裝(packaging)也不斷創(chuàng)新，以期提高封裝效率。
就絲焊式的封裝結(jié)構(gòu)而言，晶片上的焊墊(bonding pad)配置是一個重要的環(huán)節(jié)，因為在封裝結(jié)構(gòu)，例如球格式陣列(BGA)結(jié)構(gòu)中，基板上的導電線路可以利用微成像工藝而使間隙變得極小，但是焊墊間距(bonding pad pitch)由于受絲焊作業(yè)的間隔原則與設計原則的限制，無法設計成與導電線路相配合的大小。因此，IC焊墊配置設計是決定焊墊封裝效率的重要因素之一。
一般而言，晶片的結(jié)構(gòu)與功能決定其與外部電路元件的連接(簡稱輸入/輸出連接或I/O連接)數(shù)目與方式。更具體地說，功能越多越強的晶片，其I/O連接一般也越多。因此，IC焊墊配置設計必須考慮其功能來決定。
目前常見的公知IC焊墊配置設計包括有單排(single in-1ine)焊墊設計，以及交錯式(staggered)焊墊設計。由于晶片的功能日益增加，晶片表面的最大可容許焊墊數(shù)也必須增加，單排焊墊設計無法滿足這一需求；而交錯式焊墊設計可增加相同面積的晶片表面的最大可容許焊墊數(shù)，因此可設置較多的焊墊數(shù)目，且加速晶片電路速度，故廣為采用。有關(guān)交錯式焊墊的晶片封裝結(jié)構(gòu)的設計可參見圖1與圖2。
圖1與圖2公開一公知交錯式焊墊的晶片封裝結(jié)構(gòu)100。該封裝結(jié)構(gòu)100包括一基板120，基板120的上表面設置有一交錯式焊墊晶片110、一接地環(huán)(ground ring)130、一電源環(huán)(power ring)140和多個導電線路(conductivetrace)160。晶片110表面設置有多個焊墊112，如圖2所示，配置成交錯的兩排。焊墊112包括用于接地的接地墊、用于提供電源的電源墊、以及用于輸入/輸出信號的信號墊(或稱輸入/輸出墊，I/O墊)。另外，焊墊112分別由焊線112a、112b、112c與112d連接至接地環(huán)130、電源環(huán)140以及導電線路160。最后，由一封膠體(package body)150包覆晶片110、焊線112a、112b、112c與112d、以及基板120上表面，而完成封裝。
如圖2所示，焊線112a系將外側(cè)的焊墊112作為接地墊而連接至接地環(huán)130；焊線112b將外側(cè)的焊墊112作為電源墊而連接至電源環(huán)140；焊線112c將外側(cè)的焊墊112作為信號墊連接至導電線路160；而焊線112d系將內(nèi)側(cè)的焊墊112作為信號墊連接至導電線路160。在該公知例中，焊墊112中的信號墊數(shù)目較多，因此將連接至較接近晶片110的接地環(huán)130與電源環(huán)140的接地墊與電源墊配置于外側(cè)，且焊線分層(tier)配置，以避免發(fā)生短路。如圖1所示，焊線112a與112b的線弧高度(loop height)系較焊線112c低，而焊線112c的線弧高度較焊線112d低。
然而，上述交錯式焊墊配置方法的晶片表面的最大可容許焊墊數(shù)仍然有限。若欲增加焊墊數(shù)目，則必須增加晶片面積，如此會使晶片變大，成本提高，且影響優(yōu)良率。因此，公知技術(shù)已提出一種三排陣列式焊墊的晶片封裝結(jié)構(gòu)，其設計可參見圖3與圖4說明之。
圖3和圖4表示公知的三排陣列式焊墊的晶片封裝結(jié)構(gòu)200，與交錯式陣列式焊墊封裝結(jié)構(gòu)類似，該封裝結(jié)構(gòu)200包括一基板220，基板220的上表面設置有一三排陣列式焊墊晶片210、一接地環(huán)230、一電源環(huán)240以及多個導電線路260。如圖4所示，晶片210表面設置有配置成交錯排列成三排的焊墊212，其中，外排焊墊212只包含電源墊以及接地墊，而中排和內(nèi)排焊墊212作為信號墊。如圖3所示，外排焊墊212由低層焊線212a連接至接地環(huán)230或電源環(huán)240；而中排與內(nèi)排的焊墊212分別由中層與高層的焊線212b與212c連接至導電線路260。最后，由一封膠體260包覆晶片210、焊線212a、212b與212c、以及基板220上表面，而完成封裝。
雖然上述公知三排陣列式焊墊的晶片封裝結(jié)構(gòu)的配置可使相同晶片面積的最大可容許焊墊數(shù)增加，然而，由于只有外排焊墊包含電源墊以及接地墊，因此電源墊以及接地墊的數(shù)目仍然受到限制，所增加的最大可容許焊墊數(shù)有限；換言之，相同焊墊數(shù)的晶片面積可減小的范圍也受到限制。且由于公知三排陣列焊墊的晶片封裝結(jié)構(gòu)的配置中，連接電源墊或接地墊的焊線之間距離接近，而數(shù)量并未增加，所造成的電感效應會產(chǎn)生干擾，因而影響信號品質(zhì)。

發(fā)明內(nèi)容
因此，本發(fā)明的一目的在于提出一種晶片封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)可使得相同晶片面積的最大可容許焊墊數(shù)更為增加；換言之，本發(fā)明于相同焊墊數(shù)時，可使晶片面積更為減小，因而降低成本，且容易控制晶片封裝的優(yōu)良率。
本發(fā)明的另一目的在于提出一種晶片，其焊墊配置的設計可使得焊線所造成的電感效應降低，因而使干擾減少，有效控制信號品質(zhì)。
本發(fā)明的第一方式公開一種封裝結(jié)構(gòu)，包括一基板，具有一基板上表面，該基板上表面設置有一接地環(huán)、一電源環(huán)和多個導電線路；以及一晶片，該晶片設置于基板上表面，晶片的周邊具有多個焊墊，排列成至少四排，包括一最內(nèi)排焊墊、一次內(nèi)排焊墊、一次外排焊墊以及一最外排焊墊，其中最內(nèi)排焊墊和次內(nèi)排焊墊只包括信號墊，且最外排焊墊和次外排焊墊只包括電源墊和接地墊。
上述第一實施方式的封裝結(jié)構(gòu)可為一倒裝式晶片結(jié)構(gòu)(Flip ChipStructure)。
又，上述第一形態(tài)的封裝結(jié)構(gòu)還可包括一第一組焊線，它分別電連接該晶片的最外排焊墊中的電源墊至基板的電源環(huán)，以及電連接最外排焊墊中的接地墊至基板的接地環(huán)，其中第一組焊線具有大體相同的線弧高度；一第二組焊線，它分別電連接該晶片的次外排焊墊中的電源墊至基板的該電源環(huán)，以及電連接次外排焊墊中的接地墊至基板的接地環(huán)，其中第二組焊線具有大體相同的線弧高度；一第三組焊線，它分別電連接該晶片的次內(nèi)排焊墊至基板上相對應的導電線路，其中第三組焊線具有大體相同的線弧高度；一第四組焊線，它分別電連接該晶片的最內(nèi)排焊墊至基板上相對應的導電線路，其中第四組焊線具有大體相同的線弧高度；以及一封膠體，它包覆晶片、第一組、第二組、第三組和第四組焊線、以及基板上表面。如此設置的封裝結(jié)構(gòu)可為一球格陣列(BGA)封裝結(jié)構(gòu)。
上述的封裝結(jié)構(gòu)中，最內(nèi)排焊墊與次內(nèi)排焊墊可相對于晶片的一側(cè)邊交錯排列；次外排焊墊是可相對于晶片的側(cè)邊垂直對齊最內(nèi)排焊墊；且最外排焊墊是可相對于晶片的側(cè)邊垂直對齊次內(nèi)排焊墊。
又，上述的封裝結(jié)構(gòu)中，焊墊可構(gòu)成多個焊墊組，其中每一焊墊組包括一個最內(nèi)排焊墊、一個次內(nèi)排焊墊、垂直對齊于最內(nèi)排焊墊的一個次外排焊墊、以及垂直對齊于次內(nèi)排焊墊的一個最外排焊墊。另外，每一焊墊組的寬度可等于兩個焊墊間距(bonding pad pitch)的寬度。
本發(fā)明的第二實施方式公開一種陣列式焊墊晶片，它包括多個焊墊位于該晶片的上表面周邊，其特征在于焊墊是排列成至少四排，包括一最內(nèi)排焊墊、一次內(nèi)排焊墊、一次外排焊墊以及一最外排焊墊，其中最內(nèi)排焊墊和次內(nèi)排焊墊只包括信號墊，且最外排焊墊以及次外排焊墊只包括電源墊和接地墊。
上述第二實施方式的陣列式焊墊晶片中，最內(nèi)排焊墊與次內(nèi)排焊墊可相對于晶片的一側(cè)邊交錯排列；次外排焊墊是可相對于晶片的側(cè)邊垂直對齊最內(nèi)排焊墊；且最外排焊墊是可相對于晶片的側(cè)邊垂直對齊次內(nèi)排焊墊。
又，上述第二實施方式的陣列式焊墊晶片中，焊墊可構(gòu)成多個焊墊組，其中每一焊墊組包括一個最內(nèi)排焊墊、一個次內(nèi)排焊墊、垂直對齊于最內(nèi)排焊墊的一個次外排焊墊、以及垂直對齊于次內(nèi)排焊墊的一個最外排焊墊。另外，每一焊墊組的寬度還可等于兩個焊墊間距(bonding pad pitch)的寬度。
上述陣列式焊墊晶片可適用于一倒裝式晶片結(jié)構(gòu)、或可適用于一球格陣列結(jié)構(gòu)。
通過本發(fā)明的陣列式焊墊的晶片封裝結(jié)構(gòu)，可具有使相同晶片面積的最大可容許焊墊數(shù)增加的優(yōu)點；換言之，使用本發(fā)明的陣列式焊墊的晶片封裝結(jié)構(gòu)，在晶片上具有與公知晶片相同的焊墊數(shù)時，可使晶片面積更為減小，因而降低晶片封裝成本，且容易控制晶片封裝優(yōu)良率。
另外，透過本發(fā)明的陣列式焊墊的晶片封裝結(jié)構(gòu)，由于電源墊以及接地墊設計成配置于最外排以及次外排焊墊，比公知的三排陣列式焊墊的晶片封裝結(jié)構(gòu)的配置可增加電源墊以及接地墊的配置，故可使得連接電源墊或接地墊的焊線增加，而使得所造成的電感效應降低，減少干擾。因此，本發(fā)明可有效控制晶片傳輸?shù)男盘柶焚|(zhì)。


圖1是表示公知交錯式焊墊的晶片封裝結(jié)構(gòu)的局部剖面圖。
圖2是表示圖1的習知交錯式焊墊的晶片封裝結(jié)構(gòu)去除封膠體150后的局部上視圖。
圖3是表示公知三排陣列焊墊的晶片封裝結(jié)構(gòu)的局部剖面圖。
圖4是表示圖3的公知三排陣列焊墊的晶片封裝結(jié)構(gòu)去除封膠體250后的局部上視圖。
圖5是表示本發(fā)明一實施例的陣列式焊墊晶片的上視圖。
圖6是表示圖5中焊墊排列的示意圖。
圖7是表示本發(fā)明一實施例中陣列式焊墊晶片封裝結(jié)構(gòu)的局部剖面圖。
圖8是表示圖7的實施例中陣列式焊墊晶片封裝結(jié)構(gòu)去除封膠體50后的局符號說明1～封裝結(jié)構(gòu)；10～陣列式焊墊晶片；12、120、220～基板；20、122、222～焊墊；21～最外排焊墊；22～次外排焊墊；23～次內(nèi)排焊墊；24～最內(nèi)排焊墊；21a～第一組焊線；22a～第二組焊線；23a～第三組焊線；24a～第四組焊線；25～焊墊組；30、130、230～接地環(huán)；40、140、240～電源環(huán)；50、150、250～封膠體；60、160、260～導電線路；P～焊墊間距；100～交錯式焊墊的晶片封裝結(jié)構(gòu)；110～交錯式焊墊晶片；122a、122b、122c、122d、222a、222b、222c～焊線；200～三排陣列焊墊的晶片封裝結(jié)構(gòu)；
210～三排陣列焊墊晶片。
具體實施例方式
為使本發(fā)明的上述及其他目的、特征和優(yōu)點能更明顯易懂，下面特舉數(shù)個較佳實施例，并參考附圖詳細說明。
參見圖5，說明本發(fā)明一實施例的陣列式焊墊晶片10。該實施例中，晶片10上配置有多個焊墊20，位于晶片10的上表面周邊。本發(fā)明的特征在于焊墊20排列成至少四排以上，例如本實施例中為四排，由內(nèi)而外分別為一最內(nèi)排焊墊24、一次內(nèi)排焊墊23、一次外排焊墊22和一最外排焊墊21。另外，最內(nèi)排焊墊24和次內(nèi)排焊墊23是只作為信號墊，且最外排焊墊21和次外排焊墊22只作為電源墊和接地墊。
為更具體地描述本發(fā)明的焊墊排列，參考圖6，說明有關(guān)圖5中焊墊20排列的特征。
圖6中，焊墊20排列的方式是如下所述。最內(nèi)排焊墊24與次內(nèi)排焊墊23(即信號墊)類似于公知交錯式焊墊配置的方法，相對于晶片10的一側(cè)邊(參考圖5)交錯排列；而次外排焊墊22是相對于晶片10的側(cè)邊垂直對齊最內(nèi)排焊墊24，且最外排焊墊21是相對于晶片10的側(cè)邊垂直對齊次內(nèi)排焊墊23。換言之，次外排焊墊22與最外排焊墊21(即接地墊與電源墊)也相對于晶片10的側(cè)邊交錯排列。又，在焊墊20與焊墊20之間間隔有焊墊間距(bondingpad pitch)P，而由每一排焊墊20各取一個，即一個最內(nèi)排焊墊24、一個次內(nèi)排焊墊23、垂直對齊于最內(nèi)排焊墊24的一個次外排焊墊22、和垂直對齊于次內(nèi)排焊墊23的一個最外排焊墊21構(gòu)成一組焊墊組25。如此，每一焊墊組25的寬度即如圖6所示相等于兩個焊墊間距P的寬度2P。通過如此的配置，即可設計出本發(fā)明的陣列式焊墊晶片10。
再參見圖7與圖8，說明本發(fā)明一實施例的陣列式焊墊晶片封裝結(jié)構(gòu)1。
如圖7與圖8所示，陣列式焊墊晶片封裝結(jié)構(gòu)1包括一基板12，基板12的上表面設置有一接地環(huán)30、一電源環(huán)40、多個導電線路60、和如前所述的陣列式焊墊晶片10。晶片10表面設置有如前述配置的焊墊20，由晶片10內(nèi)向外同樣分別為最內(nèi)排焊墊24、次內(nèi)排焊墊23、次外排焊墊22以及最外排焊墊21。
如圖7所示，最外排焊墊21由線弧高度位于最低層的第一組焊線21a連接至接地環(huán)30；次外排焊墊22由線弧高度位于第一組焊線21a上方的第二組焊線22a連接至電源環(huán)40；而次內(nèi)排焊墊23和最內(nèi)排焊墊24作為信號墊，分別由線弧高度位于第二組焊線22a上方的第三組焊線23a，和最上方的第四組焊線22a連接至導電線路60。最后，由一封膠體50包覆晶片10、焊線21a、22a、23a與24a、和基板12上表面，而完成封裝。上述的第一組焊線21a、第二組焊線22a、第三組焊線23a和第四組焊線24a分別具有大體相同的高度，以分別錯開而避免短路。
在此必須特別說明，本實施例中，最外排焊墊21僅作為接地墊，全部由線弧高度位于最低層的第一組焊線21a連接至接地環(huán)30，而次外排焊墊22是僅作為電源墊，由線弧高度位于第一組焊線21a上方的第二組焊線22a連接至電源環(huán)240；然而，本發(fā)明并非限定于如此的配置，換言之，只要各組焊線可分別錯開而避免短路，最外排焊墊21和次外排焊墊22皆可用以作為電源墊或接地墊，或是僅以最外排焊墊21作為電源墊，而次外排焊墊22僅作為接地墊等的配置，皆可使用于本發(fā)明。
本發(fā)明的陣列式焊墊晶片及其封裝結(jié)構(gòu)可使用于一倒裝式晶片結(jié)構(gòu)或一球格式陣列結(jié)構(gòu)，以及其他類似的封裝結(jié)構(gòu)。另外，本發(fā)明并不限定于上述實施例的四排焊墊；在符合晶片設計需求的情況下，可在四排焊墊之外另增加額外的排數(shù)，以達到晶片的需求。
雖然本發(fā)明已以數(shù)個較佳實施例公開如上，然而其并非用以限定本發(fā)明，任何本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，仍可作些許的改變和改型，因此本發(fā)明的保護范圍應當以權(quán)利要求書所界定的為準。
權(quán)利要求
1.一種封裝結(jié)構(gòu)，包括一基板，該基板具有一基板上表面，該基板上表面設置有一接地環(huán)、一電源環(huán)和多個導電線路；以及一晶片，該晶片設置于該基板上表面，該晶片的周邊具有多個焊墊，所述焊墊是排列成至少四排，包括一最內(nèi)排焊墊、一次內(nèi)排焊墊、一次外排焊墊和一最外排焊墊，其中所述最內(nèi)排焊墊和所述次內(nèi)排焊墊只包括信號墊，且所述最外排焊墊和所述次外排焊墊只包括電源墊和接地墊。
2.如權(quán)利要求1所述的封裝結(jié)構(gòu)，還包括一第一組焊線，它分別電連接該晶片的所述最外排焊墊中的電源墊至該基板的該電源環(huán)，以及電連接所述最外排焊墊中的接地墊至該基板的該接地環(huán)，其中所述第一組焊線具有大體相同的線弧高度；一第二組焊線，它分別電連接該晶片的所述次外排焊墊中的電源墊至該基板的該電源環(huán)，以及電連接所述次外排焊墊中的接地墊至該基板的該接地環(huán)，其中所述第二組焊線具有大體相同的線弧高度；一第三組焊線，它分別電連接該晶片的所述次內(nèi)排焊墊至該基板上相對應的該導電線路，其中所述第三組焊線具有大體相同的線弧高度；一第四組焊線，它分別電連接該晶片的所述最內(nèi)排焊墊至該基板上相對應的該導電線路，其中所述第四組焊線具有大體相同的線弧高度；以及一封膠體，它包覆該晶片、所述第一組、第二組、第三組和第四組焊線、和該基板上表面。
3.如權(quán)利要求2所述的封裝結(jié)構(gòu)，其中所述最內(nèi)排焊墊與所述次內(nèi)排焊墊是相對于該晶片的一側(cè)邊交錯排列；所述次外排焊墊是相對于該晶片的該側(cè)邊垂直對齊所述最內(nèi)排焊墊；且所述最外排焊墊是相對于該晶片的該側(cè)邊垂直對齊所述次內(nèi)排焊墊。
4.如權(quán)利要求2所述的封裝結(jié)構(gòu)，其中所述焊墊是構(gòu)成多個焊墊組，每一所述焊墊組包括一個所述最內(nèi)排焊墊、一個所述次內(nèi)排焊墊、垂直對齊于所述最內(nèi)排焊墊的一個次外排焊墊、以及垂直對齊于所述次內(nèi)排焊墊的一個最外排焊墊。
5.如權(quán)利要求4所述的封裝結(jié)構(gòu)，其中每一所述焊墊組的寬度是相等于兩個焊墊間距(bonding pad pitch)的寬度。
6.如權(quán)利要求2所述的封裝結(jié)構(gòu)，其中該封裝結(jié)構(gòu)是一球格陣列(BGA)封裝結(jié)構(gòu)。
7.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其中所述最內(nèi)排焊墊與所述次內(nèi)排焊墊是相對于該晶片的一側(cè)邊交錯排列；所述次外排焊墊是相對于該晶片的該側(cè)邊垂直對齊該最內(nèi)排焊墊；且所述最外排焊墊是相對于該晶片的該側(cè)邊垂直對齊所述次內(nèi)排焊墊。
8.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其中該焊墊是構(gòu)成多個焊墊組，每一該焊墊組包括一個所述最內(nèi)排焊墊、一個所述次內(nèi)排焊墊、垂直對齊于所述最內(nèi)排焊墊的一個次外排焊墊、以及垂直對齊于所述次內(nèi)排焊墊的一個最外排焊墊。
9.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中每一所述焊墊組的寬度是相等于兩個焊墊間距(bonding pad pitch)的寬度。
10.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其中該封裝結(jié)構(gòu)是一倒裝式晶片結(jié)構(gòu)(Flip Chip Structure)。
11.一種陣列式焊墊晶片，包括多個焊墊位于該晶片的上表面周邊，其特征在于所述焊墊是排列成至少四排，包括一最內(nèi)排焊墊、一次內(nèi)排焊墊、一次外排焊墊以及一最外排焊墊，其中所述最內(nèi)排焊墊和所述次內(nèi)排焊墊只包括信號墊，且所述最外排焊墊和所述次外排焊墊只包括電源墊和接地墊。
12.如權(quán)利要求11所述的陣列式焊墊晶片，其中所述最內(nèi)排焊墊與所述次內(nèi)排焊墊是相對于所述晶片的一側(cè)邊交錯排列；所述次外排焊墊是相對于該晶片的該側(cè)邊垂直對齊所述最內(nèi)排焊墊；且所述最外排焊墊是相對于該晶片的該側(cè)邊垂直對齊所述次內(nèi)排焊墊。
13.如權(quán)利要求11所述的陣列式焊墊晶片，其中所述焊墊是構(gòu)成多個焊墊組，每一所述焊墊組包括一個所述最內(nèi)排焊墊、一個所述次內(nèi)排焊墊、垂直對齊于所述最內(nèi)排焊墊的一個次外排焊墊、以及垂直對齊于所述次內(nèi)排焊墊的一個最外排焊墊。
14.如權(quán)利要求13所述的陣列式焊墊晶片，其中每一所述焊墊組的寬度是等于兩個焊墊間距(bonding pad pitch)的寬度。
15.如權(quán)利要求11所述的陣列式焊墊晶片，其中該晶片是適用于一倒裝式晶片結(jié)構(gòu)(Flip Chip Structure)。
16.如權(quán)利要求11所述的陣列式焊墊晶片，其中該晶片是適用于一球格式陣列(BGA)封裝結(jié)構(gòu)。
全文摘要
本發(fā)明公開一種陣列式焊墊的晶片封裝結(jié)構(gòu)。該陣列式焊墊晶片包括多個位于該晶片的上表面周邊的焊墊，其特征在于焊墊排列成至少四排，包括一最內(nèi)排焊墊、一次內(nèi)排焊墊、一次外排焊墊和一最外排焊墊，其中最內(nèi)排焊墊和次內(nèi)排焊墊只包括信號墊，且最外排焊墊和次外排焊墊只包括電源墊和接地墊。
文檔編號H01L23/28GK1417854SQ01137919
公開日2003年5月14日 申請日期2001年11月5日 優(yōu)先權(quán)日2001年11月5日
發(fā)明者張逸鳳, 黃宏政, 鄭文隆 申請人:揚智科技股份有限公司