專利名稱：橫向多晶硅pin二極管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及P型區(qū)-本征區(qū)-N型區(qū)(PIN)二極管，具體地涉及一種各導(dǎo)電區(qū)橫向設(shè)置的二極管結(jié)構(gòu)。
背景技術(shù)：
對(duì)于大量應(yīng)用而言，電子開關(guān)是關(guān)鍵，尤其是在非常多用戶的無線電1-2GHz市場(chǎng)中用于在接收和傳送電路之間切換移動(dòng)電話中的天線。好的開關(guān)必須具有若干重要特性。首先，當(dāng)開關(guān)開啟時(shí)電阻應(yīng)當(dāng)小。其次，當(dāng)開關(guān)關(guān)閉時(shí)絕緣應(yīng)當(dāng)好。最后，開關(guān)應(yīng)當(dāng)能控制足夠強(qiáng)度的信號(hào)而不使其失真(即，與其內(nèi)部狀態(tài)相比，信號(hào)自身不引起開關(guān)另外開啟或關(guān)閉)。
在高頻方面已經(jīng)非常成功的一種開關(guān)是PIN二極管，它包括夾在P型和N型區(qū)之間的本征或“I”區(qū)。當(dāng)此二極管被反向偏置時(shí)(與N型區(qū)相比較P型區(qū)處于負(fù)電壓)，開關(guān)關(guān)閉。當(dāng)二極管正向偏置時(shí)，開關(guān)導(dǎo)通。另外，大量的電荷存儲(chǔ)在器件的“I”區(qū)。此電荷用于兩個(gè)目的-它幫助減小開關(guān)的電阻，并且因?yàn)楸仨毴コ姾梢躁P(guān)閉開關(guān)，所以它減緩了開關(guān)可以從開啟到關(guān)閉的速度。這是重要的，因?yàn)檫@意味著經(jīng)過開關(guān)的高頻信號(hào)不會(huì)影響開關(guān)自身的開啟/關(guān)閉狀態(tài)(即大信號(hào)振幅不會(huì)將開關(guān)關(guān)閉)。因而，好的PIN二極管性能的一個(gè)重要方面是儲(chǔ)存電荷的量。儲(chǔ)存電荷的量又涉及兩個(gè)數(shù)值I區(qū)的體積；以及I區(qū)內(nèi)載流子的壽命。
在本領(lǐng)域中，標(biāo)準(zhǔn)的是制造包括大I區(qū)的單獨(dú)而離散的PIN二極管。然而，消費(fèi)者愈加要求集成的解決方案。因?yàn)槌杀?、可靠性和小型化的原因，消費(fèi)者需要將開關(guān)直接放在實(shí)現(xiàn)其RF傳送器和接收器的芯片上，以制造完全的或部分的系統(tǒng)芯片(systems-on-a-chip)。
RF技術(shù)的當(dāng)前狀態(tài)，例如硅鍺BiCMOS，趨向于在基板頂部上的薄外延層內(nèi)形成所有的晶體管和其它線路前端(front-end-of-the-line)器件?，F(xiàn)有技術(shù)限制了I區(qū)的大小，因而通過外延層的厚度限制了諸如垂直設(shè)置的PIN二極管的現(xiàn)有技術(shù)的電荷容量。典型地，該工藝以一基板開始，重度摻雜的N+型輔集電極層被注入該基板中。在該N+型層上生長(zhǎng)一薄的通常小于1微米的外延層。N+型層向上擴(kuò)散留下最多0.5微米的層以構(gòu)成I區(qū)。只不過沒有足夠的材料厚度以在PIN二極管內(nèi)通過在垂直方向上生長(zhǎng)I層而制造大的I區(qū)。
需要一種PIN二極管，它具有能被結(jié)合進(jìn)現(xiàn)代RF工藝中的充分大的I區(qū)。
需要一種這樣的PIN二極管，它能利用當(dāng)前制造這種RF器件的技術(shù)中的典型的加工步驟制造。于是這種PIN二極管將采用當(dāng)前的工藝步驟而基本上無償獲得。
其它目的和優(yōu)點(diǎn)將從下面的公開中更加顯而易見。

發(fā)明內(nèi)容
本發(fā)明提供一種改良而新穎的橫向PIN二極管結(jié)構(gòu)，此結(jié)構(gòu)橫向擴(kuò)展本征區(qū)進(jìn)而擴(kuò)展電荷存儲(chǔ)面積。
本發(fā)明通過將二極管設(shè)置在氧化層上而提供減小的寄生電容。
本發(fā)明提供一種橫向PIN二極管，它包括大晶粒多晶硅并具有形成在厚氧化物隔離層上的擴(kuò)展的本征區(qū)。
參照?qǐng)D2，本發(fā)明提供一擴(kuò)展的電荷存儲(chǔ)區(qū)，橫向PIN二極管包括第一導(dǎo)電類型的第一半導(dǎo)體層(1)；形成在所述第一半導(dǎo)體層的主表面上的場(chǎng)隔離部件(2)；形成在所述場(chǎng)隔離部件的主表面上方和上面的第二半導(dǎo)體層(4)，其中所述第二半導(dǎo)體層包括N型、本征和P型區(qū)，本征區(qū)位于所述N型和所述P型區(qū)之間并與之毗鄰；形成在所述第二半導(dǎo)體層的主表面上的氧化物膜(7)；以及形成在所述氧化物膜的主表面上的掩膜組件(maskingmodule)，該掩膜組件選擇性地可以是發(fā)射極組件，其中所述掩膜組件在所述本征區(qū)上方對(duì)準(zhǔn)，掩膜組件遮蔽N型和P型區(qū)的邊緣。
本發(fā)明提供一擴(kuò)大電荷存儲(chǔ)的橫向PIN二極管，它選擇性地包括穿過所述場(chǎng)隔離組件形成的與所述第一半導(dǎo)體層連通的開口，其中所述第二半導(dǎo)體層的一部分填充選擇性開口并毗鄰第一半導(dǎo)體層。
本發(fā)明規(guī)定，PIN裝置在第一實(shí)施例中包括大晶粒硅，在優(yōu)選實(shí)施例中包括單晶硅。
本發(fā)明提供一種制造具有擴(kuò)大的I區(qū)的PIN二極管的方法，使得其可以被結(jié)合進(jìn)現(xiàn)代RF工藝中。本發(fā)明中電流橫向而非豎向流動(dòng)，并且通過擴(kuò)大P和N區(qū)間的橫向尺寸而增大I區(qū)。
本發(fā)明使用典型RF器件制造的常規(guī)的工藝步驟，使得大部分PIN二極管可以用現(xiàn)有的工藝無償獲得。本發(fā)明無償使用若干這樣的步驟。首先，PIN二極管的主體由為雙極晶體管的基極和/或FET的柵極而設(shè)置的層制造。然后，本發(fā)明中發(fā)射極組件用于在二極管的P和N接觸部的后續(xù)注入的過程中遮蔽I區(qū)。
本發(fā)明將多晶硅用作制造PIN主體的初始材料。因?yàn)檩d流子可以在晶界復(fù)合，所以多晶硅不具有長(zhǎng)的載流子壽命。這用于減少存儲(chǔ)的電荷，這與我們制造大I層的意圖相悖。
本發(fā)明的第一實(shí)施例提供一PIN，它被集成進(jìn)RF芯片中并用傳統(tǒng)的加工步驟無償獲得。此實(shí)施例提供一次注入以使多晶硅非晶化，然后提供一退火步驟以將其重新生長(zhǎng)為大晶粒多晶硅以減小晶界并增加載流子壽命。
在本發(fā)明的第二實(shí)施例中，使構(gòu)成PIN二極管層的多晶硅穿過下部介電層中的開口而接觸單晶基板。非晶化并退火多晶硅。單晶硅的表面用作在稱作固相外延生長(zhǎng)的工藝中引發(fā)PIN二極管層再結(jié)晶成單晶硅的籽層。于是，將使PIN二極管的I層具有高的載流子壽命。
通過在隔離氧化物(或其它電介質(zhì))層頂上的其自己的層內(nèi)形成PIN二極管，而不是將PIN二極管形成在主體硅中的優(yōu)點(diǎn)，本發(fā)明還提供減小的寄生電容。
從下面的詳細(xì)描述中，本領(lǐng)域的技術(shù)人員將會(huì)更容易地明白本發(fā)明的其它目的和優(yōu)點(diǎn)，下面的詳細(xì)描述簡(jiǎn)單地借助于對(duì)實(shí)現(xiàn)本發(fā)明所認(rèn)為最佳方式的說明而示出并描述了本發(fā)明的優(yōu)選實(shí)施例。將認(rèn)識(shí)到，在不背離本發(fā)明的情況下，本發(fā)明可以是其它和不同的實(shí)施例，并且在各種顯而易見的方面，它的各種細(xì)節(jié)可以修改。因而，本質(zhì)上，該描述將被認(rèn)為是說明性的而非限制性的。


本發(fā)明將從下文結(jié)合附圖的詳細(xì)說明中得以最好地理解。需要強(qiáng)調(diào)的是，根據(jù)一般的習(xí)慣，附圖的各個(gè)部件沒有定標(biāo)。相反，為了清晰，各個(gè)部件的尺寸被無償放大或減小。包括在附圖中的是下列各圖圖1說明傳統(tǒng)的PIN二極管；圖2說明第一實(shí)施例中的橫向PIN二極管；圖3-6說明本發(fā)明的PIN結(jié)構(gòu)的第二實(shí)施例的制造步驟；以及圖7說明完成布線的橫向擴(kuò)展的本征PIN二極管。
具體實(shí)施例方式
對(duì)圖加注了附圖標(biāo)記以說明執(zhí)行本發(fā)明的所選實(shí)施例和優(yōu)化模式。在各圖中，相似的如圖標(biāo)記指代相似的部件。應(yīng)當(dāng)理解的是，本發(fā)明并不因此而受限于圖中所描述的這些方面。
實(shí)施例1現(xiàn)在參照?qǐng)D2。第一種方案來自外延基極的雙極晶體管工藝，例如硅鍺BiCMOS技術(shù)。當(dāng)約2800的氧化物層2設(shè)置在頂部表面上時(shí)，半導(dǎo)體基板1是標(biāo)準(zhǔn)的?；鶚O多晶硅(base polysilicon)用于形成PIN二極管的主體，并被適當(dāng)掩蔽和摻雜以產(chǎn)生N+3、本征(I)4和P+5區(qū)。發(fā)射極-基極鈍化層7用于形成多晶硅的鈍化層，以通過使用高質(zhì)量熱氧化物界面來幫助減小表面復(fù)合。發(fā)射極多晶硅6形成防止將來的注入進(jìn)入二極管主體的掩膜層。在此多晶硅層上，確定用于PIN二極管主體的每個(gè)側(cè)部上的P+和N+注入的掩膜邊緣?，F(xiàn)有技術(shù)的PIN二極管被外延層厚度限制在約0.5的I區(qū)，該二極管在該外延層中形成。通過橫向布置I區(qū)，本發(fā)明實(shí)現(xiàn)了在寬度上約5-10微米的I區(qū)。在優(yōu)選實(shí)施例中，發(fā)射極組件多晶硅和發(fā)射極-基極鈍化層遮蔽了注入，因而確定了I區(qū)。這一實(shí)施例來自BiCMOS工藝。然而，在不需要具有發(fā)射極組件的地方，包括臨時(shí)光掩膜的其它結(jié)構(gòu)可以被替代。因而，為了本公開的目的，術(shù)語“發(fā)射極組件(emitter module)”和掩膜組件(masking module)被可互換地用于描述為了注入的目的而掩蔽和定義I區(qū)的邊緣的結(jié)構(gòu)。
眾所周知，多晶中的晶界將比單晶硅中的引發(fā)更高的復(fù)合。然而，在PIN二極管的情形中，只要漏導(dǎo)依然是可接受的，器件干擾的減少仍將導(dǎo)致更好的性能。諸如氫退火的特殊技術(shù)可被用于減少?gòu)?fù)合中心，或者另一種方案是通過在600-650℃的長(zhǎng)時(shí)間退火的晶粒尺寸生長(zhǎng)。通過例如非晶化該層，然后在中間溫度退火，晶粒尺寸可以增大。
實(shí)施例2在備選實(shí)施例中，通過發(fā)射極-基極鈍化層，可以使用額外的掩膜以開放單晶基極上的基極多晶硅區(qū)。于是可以沉積和退火用于鈍化層的非晶硅層。這導(dǎo)致非晶硅自單晶基極上的籽區(qū)的外延橫向生長(zhǎng)。這導(dǎo)致減少?gòu)?fù)合電流的單晶結(jié)構(gòu)。在與第一實(shí)施例相似的方式中，可以在頂部形成鈍化和掩膜層，且P+和N+注入可以被限定在二極管主體的相對(duì)端內(nèi)。
現(xiàn)在借助圖3，敘述用于第二實(shí)施例的制造的步驟順序。此敘述涉及基板是硅的優(yōu)選實(shí)施例。因而，敘述硅專用方法，例如硅專用隔離和工藝步驟。然而，需要理解的是，本發(fā)明可以在除了硅的其它基板上實(shí)現(xiàn)，并可以使用適合于其它基板的方法，包括適當(dāng)隔離和加工步驟。因而，敘述將被理解成說明性的而非限制性的。
提供一層單晶半導(dǎo)體材料1。單晶層可以包括塊狀基板或可以包括外延層。此層的材料可以包括硅或砷化鎵。場(chǎng)隔離層2涂覆在半導(dǎo)體層1上。場(chǎng)隔離層優(yōu)選地包括厚氧化物，典型地是從約1000至約5000厚的且優(yōu)化的是2800厚的二氧化硅。與硅加工兼容的其它介電膜可以使用，例如氮化硅。本發(fā)明的一個(gè)方面是，此電介質(zhì)可以作為諸如淺槽(shallow trench)或LOCOS的隔離氧化物。在當(dāng)前描述的實(shí)施例中，我們采取選擇在電介質(zhì)上形成開口3。進(jìn)行掩蔽，使得開口在被形成時(shí)將直接在后續(xù)形成的PIN二極管主體的一側(cè)。典型地，開口將被設(shè)置為距離PIN二極管主體的邊緣約1至約10微米。穿過電介質(zhì)2刻蝕開口3一直向下到硅1。為了形成橫向PIN二極管主體，沉積和構(gòu)圖多晶硅膜4。在出現(xiàn)開口3的地方，必須構(gòu)圖此膜，使得它進(jìn)入開口3并接觸下部的硅1。在本工藝的最有效的注入中，將與現(xiàn)存的BiCMOS加工步驟(FET柵極多晶硅層、雙極基極層、或在雙重多晶基極加工中的雙極非本征基極接觸層)共享膜4。于是，此膜在此工藝中“無償”獲得。
可選的是，多晶硅膜4的晶粒結(jié)構(gòu)被擴(kuò)大。例如硅或鍺的非摻雜物種被注入膜4內(nèi)，以破壞晶體結(jié)構(gòu)并使之非晶化。退火步驟將該膜再結(jié)晶成大晶粒多晶硅。當(dāng)可選開口3出現(xiàn)時(shí)，從開口3開始而朝構(gòu)圖邊緣的端部橫向發(fā)展，硅表面1將導(dǎo)致膜4經(jīng)受固態(tài)外延生長(zhǎng)而成單晶硅。晶粒尺寸的控制允許增加的電荷載流子的壽命。
現(xiàn)在參照?qǐng)D4描述發(fā)射極組件的制造?？紤]到加工效率，這些步驟可以與BiCMOS工藝中用于形成雙極晶體管的多晶硅發(fā)射極的步驟結(jié)合。于是，這些步驟“無償”來自該工藝。在多晶硅膜上形成SiO2層7。優(yōu)選地，此層＞300，且更優(yōu)選地它應(yīng)當(dāng)為約500厚。層7應(yīng)當(dāng)是原生的或熱氧化物，而不是沉積的。沉積多晶硅膜9，該膜通常約1000-5000厚。構(gòu)圖膜9，產(chǎn)生等于PIN二極管主體的所需橫向尺寸的寬度，通常為1-10微米。I區(qū)橫向尺寸的上限由固相外延工藝的有效距離決定。膜9可以被除多晶硅以外的材料的沉積和構(gòu)圖取代，例如其它的電介質(zhì)或臨時(shí)光致抗蝕劑膜。這種替換性步驟將不能從典型的BiCMOS工藝中“無償”獲得。
現(xiàn)在，參照?qǐng)D5，描述PIN的N區(qū)6和N注入(implant)10的形成。涂覆例如光致抗蝕劑13的臨時(shí)掩膜，并將重度n型摻雜劑(例如磷或砷)注入到二極管主體的一側(cè)。被選擇的具體側(cè)是設(shè)計(jì)選擇的事。膜4中最終的摻雜劑濃度應(yīng)當(dāng)超過1×1018原子/厘米3。為了加工效率，注入步驟可以與例如CMOS NFET的源極/漏極注入步驟共享，于是它可以在BiCMOS工藝中“無償”獲得。“無償”來自雙極晶體管或BiCMOS工藝的頂部多晶硅9用于遮蔽注入10使之不能進(jìn)入更下部的硅膜4，PIN二極管的主體區(qū)，于是將注入自對(duì)準(zhǔn)PIN二極管主體的一個(gè)邊緣。
參照?qǐng)D6，描述PIN的P區(qū)15和P注入11的制造。涂覆例如光致抗蝕劑14的臨時(shí)掩膜，并將例如硼的重度p型摻雜劑注入到二極管主體的一側(cè)。除了它必須是注入n型摻雜劑的一側(cè)的相對(duì)側(cè)外，注入p型摻雜劑的一側(cè)是非實(shí)質(zhì)性的。被選擇的具體側(cè)是設(shè)計(jì)選擇的事。膜4中最終的摻雜劑濃度應(yīng)當(dāng)超過1×1018原子/厘米3。為了加工效率，注入步驟可以與例如CMOS PFET的源極/漏極注入步驟共享，于是它可以在BiCMOS工藝中“無償”獲得?！盁o償”來自雙極晶體管或BiCMOS工藝的頂部多晶硅9用于遮蔽注入11使之不能進(jìn)入更下部的硅膜4，PIN二極管的主體區(qū)，于是將注入自對(duì)準(zhǔn)PIN二極管主體的一個(gè)邊緣。注意，多晶硅9屏蔽了區(qū)域5，該區(qū)域5于是成為PIN二極管的本征區(qū)。
現(xiàn)在，參照?qǐng)D7，描述完成的PIN二極管。
在晶圓上形成其它器件的后續(xù)加工步驟之后，可以將電接觸部放置在將橫向PIN二極管與其它器件電連接的地方。為了良好的電連接，通過在金屬沉積前使用短時(shí)間的濕法刻蝕浸漬(例如在氫氟酸內(nèi)，HF)，可以在接觸部下方立即除去下部硅/大晶粒多晶硅層頂部的氧化物膜。可選的是，為了更好的接觸，接觸部下方的硅/大晶粒多晶硅可以被硅化(用鈦或鈷沉積，接著退火以與硅化學(xué)反應(yīng))。Ti或Co硅化物的形成在任何現(xiàn)代硅加工設(shè)備中是一標(biāo)準(zhǔn)工藝步驟，因而此處不描述。
于是，從本公開內(nèi)容中獲益的本領(lǐng)域的技術(shù)人員將意識(shí)到，本發(fā)明可以制造擴(kuò)大的橫向PIN二極管。另外，需要理解的是，所示和所述的本發(fā)明的形式將被當(dāng)作當(dāng)前的優(yōu)選實(shí)施例?？梢詫?duì)每個(gè)加工步驟作各種修改和變化，對(duì)從本公開內(nèi)容中獲益的技術(shù)人員這是明顯的。以下的權(quán)利要求被解釋為包含所有這樣的修改和變化，因而將在說明性而非限制性的意義上考慮本說明書和附圖。此外，所附權(quán)利要求包括替換性實(shí)施例。具體地，以具體到硅工藝的術(shù)語公開本發(fā)明，并要求保護(hù)其權(quán)利要求。然而，需要理解的是，本發(fā)明可以以除硅以外的半導(dǎo)體材料實(shí)現(xiàn)。
權(quán)利要求
1.一種橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，包括大晶粒多晶硅，并具有形成在厚氧化物隔離層上的擴(kuò)大的本征區(qū)。
2.一種橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，包括半導(dǎo)體基板；形成在所述半導(dǎo)體基板的主表面上的場(chǎng)隔離部件；在所述場(chǎng)隔離部件的主表面上方和上面形成的P型區(qū)-本征區(qū)-N型區(qū)二極管主體，其中所述P型區(qū)-本征區(qū)-N型區(qū)二極管主體包括N型、本征和P型區(qū)，且其中所述本征區(qū)位于所述N型和所述P型區(qū)之間并與之毗鄰；形成在所述P型區(qū)-本征區(qū)-N型區(qū)二極管主體的主表面上的氧化物膜(7)；以及形成在所述氧化物膜的主表面上的掩膜組件，其中所述掩膜組件在所述本征區(qū)上對(duì)準(zhǔn)，并且其中所述掩膜組件具有在其中確定的N型和P型邊緣注入，其中每個(gè)所述注入與所述第二半導(dǎo)體層的相應(yīng)類型區(qū)貼近。
3.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述半導(dǎo)體基板包括單晶材料。
4.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述單晶材料從包括硅和砷化鎵的組中選出。
5.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述半導(dǎo)體基板來自于硅雙極晶體管或BiCMOS工藝。
6.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述場(chǎng)隔離部件包括與硅加工兼容的電介質(zhì)材料。
7.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述場(chǎng)隔離部件包括從包括二氧化硅和氮化硅的組中選出的材料。
8.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述場(chǎng)隔離部件包括隔離氧化物。
9.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述隔離氧化物從包括淺槽隔離和LOCOS的組中選出。
10.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述場(chǎng)隔離部件穿過其中選擇性地形成至少一個(gè)與所述半導(dǎo)體基板連通的開口。
11.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述PIN二極管主體包括大晶粒多晶硅。
12.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述PIN二極管主體包括單晶硅。
13.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述N型、本征和P型區(qū)共面。
14.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述本征區(qū)的寬度從約1至約10。
15.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述本征區(qū)的長(zhǎng)度從約1至約10。
16.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述氧化物膜包括SiO2。
17.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述氧化物膜的厚度從約300至約1000。
18.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述掩膜組件大致具有與所述本征區(qū)相同的橫截面。
19.根據(jù)權(quán)利要求2所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述掩膜組件是發(fā)射極組件。
20.一種制造橫向P型區(qū)-本征區(qū)-N型區(qū)二極管的方法，包括步驟提供半導(dǎo)體基板；在所述半導(dǎo)體基板的主表面上制備電介質(zhì)隔離層；在所述電介質(zhì)隔離層的主表面上形成二極管主體；在所述二極管主體上形成硅兼容性隔離層；在所述的硅兼容性隔離層上形成掩膜組件；以及在與所述二極管主體的電連接部?jī)?nèi)形成導(dǎo)體。
21.根據(jù)權(quán)利要求20所述的制造橫向P型區(qū)-本征區(qū)-N型區(qū)二極管的方法，其特征在于，所述半導(dǎo)體基板來自于硅雙極晶體管或BiCMOS工藝。
22.根據(jù)權(quán)利要求20所述的制造橫向P型區(qū)-本征區(qū)-N型區(qū)二極管的方法，其特征在于，所述半導(dǎo)體基板是外延層。
23.根據(jù)權(quán)利要求20所述的制造橫向P型區(qū)-本征區(qū)-N型區(qū)二極管的方法，其特征在于，形成二極管主體包括步驟在所述電介質(zhì)隔離層上形成并構(gòu)圖第一多晶硅膜；將非摻雜原子注入所述第一多晶硅膜中，其中，所述原子使所述多晶硅非晶化；以及退火所述多晶硅，其中，所述退火再結(jié)晶所述多晶硅，形成大晶粒多晶硅。
24.根據(jù)權(quán)利要求20所述的制造橫向P型區(qū)-本征區(qū)-N型區(qū)二極管的方法，其特征在于，形成二極管主體包括步驟穿過所述電介質(zhì)隔離層刻蝕開口，其中所述開口顯露所述半導(dǎo)體基板的上表面；在所述電介質(zhì)隔離層上形成并構(gòu)圖第一多晶硅膜，其中所述多晶硅進(jìn)入所述開口并接觸所述半導(dǎo)體基板的所述上表面；將非摻雜原子注入所述第一多晶硅膜中，其中，所述原子使所述多晶硅非晶化；以及退火所述多晶硅，其中所述半導(dǎo)體表面導(dǎo)致固態(tài)外延生長(zhǎng)，其中所述多晶硅經(jīng)受橫向再生長(zhǎng)，形成大致單晶的硅。
25.根據(jù)權(quán)利要求20所述的制造橫向P型區(qū)-本征區(qū)-N型區(qū)二極管的方法，其特征在于，所述非摻雜原子包括硅或鍺。
26.根據(jù)權(quán)利要求20所述的橫向P型區(qū)-本征區(qū)-N型區(qū)二極管，其特征在于，所述掩膜組件是發(fā)射極組件。
27.根據(jù)權(quán)利要求20所述的制造橫向P型區(qū)-本征區(qū)-N型區(qū)二極管的方法，其特征在于，形成所述發(fā)射極組件包括在所述硅兼容性隔離層上形成并構(gòu)圖第二多晶硅膜，其中所述第二多晶硅膜的橫截面大致等同于所述本征區(qū)的所需橫截面；掩蔽并注入第一導(dǎo)電型離子，其中第一導(dǎo)電型區(qū)形成在所述二極管主體內(nèi)，且第一導(dǎo)電型注入形成在所述發(fā)射極組件內(nèi)；以及掩蔽并注入第二導(dǎo)電型離子，其中第二導(dǎo)電型區(qū)形成在所述二極管主體內(nèi)，且第二導(dǎo)電型注入形成在所述發(fā)射極組件內(nèi)，且其中所述二極管主體的所述第一和所述第二導(dǎo)電型區(qū)被毗鄰的未摻雜的本征區(qū)分隔開。
28.橫向P型區(qū)-本征區(qū)-N型區(qū)二極管由根據(jù)權(quán)利要求20所述的方法制造。
全文摘要
本發(fā)明公開了一種具有橫向延伸的I區(qū)的P型區(qū)－本征區(qū)－N型區(qū)二極管。本發(fā)明還提供了一種制造本發(fā)明的P型區(qū)－本征區(qū)－N型區(qū)二極管的方法,該方法與諸如硅鍺BiCMOS工藝的現(xiàn)代RF技術(shù)兼容。
文檔編號(hào)H01L29/868GK1357926SQ0113853
公開日2002年7月10日 申請(qǐng)日期2001年11月15日 優(yōu)先權(quán)日2000年12月12日
發(fā)明者戴維·R·格林伯格, 戴爾·K·杰達(dá)斯, 塞沙德里·薩班納, 基思·M·沃爾特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司