專利名稱：雙重鑲嵌結構的制造方法
技術領域：
本發(fā)明是有關于一種半導體元件的多重內連線(Multi-LevelInterconnects)的制造方法，且特別是有關于一種雙重鑲嵌結構(DualDamascene)的制造方法。
一般的雙重鑲嵌工藝包括介層窗自行對準雙重鑲嵌(Self-AlignedDual Damascene，SADD)、導線溝渠先定義雙重鑲嵌(Trench First DualDamascene，TFDD)、介層窗先定義雙重鑲嵌(Via First Dual Damascene，VFDD)等方式。
請參照

圖1A至圖1E，為公知一種介層窗先定義雙重鑲嵌結構的制造流程剖面圖。首先，請參照圖1A，在已形成有導線102的基底100上依序形成保護層104、介電層106、蝕刻中止層108、介電層110、頂蓋層112以及底層抗反射層114。接著，再于底層抗反射層114上形成正光阻層116，并以微影成像技術圖案化正光阻層116，以形成開口117，其定義出介層窗開口的位置。然后，以正光阻層116為罩幕移除部分底層抗反射層114、頂蓋層112、介電層110、蝕刻中止層108以及介電層106，以形成暴露保護層104的一介層窗開口118。
接著，請參照圖1B，在移除正光阻層116與底層抗反射層114后，于基底100上形成一層溝填材料層120以填滿介層窗開口118。然后進行一回蝕刻工藝，移除介層窗開口118以外的溝填材料層120。然后，依序于基底100上形成底層抗反射層122以及正光阻層124，再以微影成像技術將正光阻層124圖案化以形成開口125，用以定義稍后將形成的溝渠的位置。
接著，請參照圖1C，以正光阻層124為罩幕，移除部分底層抗反射層122、頂蓋層112以及介電層110以形成一溝渠126，同時也會移除部分溝填材料層120。然后，再去除正光阻層124以及底層抗反射層122。
接著，請參照圖1D，在移除溝填材料層120后，移除開口126所裸露的部分蝕刻中止層108以及介層窗開口118所裸露的部分保護層104，并暴露出基底100中的導線102的表面。
接著，請參照圖1E，在基底100上先形成一層共形的障礙層128，再于基底100上形成一層導體層130，以填滿介層窗開口118與溝渠126。然后，再以化學機械研磨法進行平坦化，以去除介層窗開口118與溝渠126以外的多余的導體層130與障礙層128。
在上述介層窗先定義雙重金屬鑲嵌工藝中，需要在介層窗開口118中形成一溝填材料層120以防止正光阻層124殘留于介層窗開口118中，進而防止介層窗插塞的阻值與元件的電阻電容延遲效應因殘留的正光阻而升高。但是，在線寬緊縮至0.13微米或更小時，填溝物質即難以填入高寬比(Aspect Ratio)大于5的開口。而且，在移除溝填材料后，會有部分溝填材料殘留在介層窗開口118與溝渠126間的轉角(Corner)上而形成包圍介層窗開口118的一柵狀(Fence)結構132，所以在沉積障礙層128時，障礙層128會被柵狀(Fence)結構截斷而降低其障礙功能，并造成金屬連線間不當?shù)臉蚪?，甚至使元件失效?br> 此外，公知技術中定義介層窗開口118時是以正光阻層116為罩幕，直接移除底層抗反射層114、頂蓋層112、介電層110、蝕刻中止層108以及介電層106直到暴露保護層104為止。然而，由于連續(xù)蝕刻兩層介電層所需的蝕刻深度很大，因此正光阻層116需要有相當?shù)暮穸炔拍苡脕矶x介層窗開口118，而造成光阻的成本增加，且較厚的正光阻層116也會產生微影工藝質量變差以及剝落或掉落的問題。
此外，公知技術使用的低介電常數(shù)材料必須有低于3的介電常數(shù)，例如是氣相沉積高分子(Vapor-Phase Deposition Polymers，VPDP)、旋涂式介電質(Spin-on Dielectric，SOD)或旋涂式玻璃(Spin-on Glass，SOG)等，其致密性、硬度與機械強度(Mechanical Strength)都較小，所以在受到應力作用時，容易因為介層窗開口的存在而造成介層窗結構的變形(Deformation)，進而形成薄弱點(Weak Point)并造成缺陷，且影響元件合格率。
本發(fā)明的另一目的為提出一種雙重鑲嵌結構的制造方法，可以增加關鍵尺寸(Critical Dimension，CD)的一致性，并減少光阻的成本及增加工藝裕度。
本發(fā)明的再一目的為提出一種雙重鑲嵌結構的制造方法，可防止介層窗開口的變形。
根據(jù)上述目的，本發(fā)明提出一種雙重鑲嵌結構的制造方法，此方法是在已形成一導電層的基底上依序形成一保護層、一第一介電層、一蝕刻中止層、一第二介電層與作為底層抗反射層的一頂蓋層。接著定義頂蓋層與第二介電層，以形成暴露蝕刻中止層的第一開口，用以定義一介層窗開口的位置。然后，于頂蓋層上形成具有一第二開口的一圖案化負光阻層，用以定義一溝渠的位置。接著移除第二開口所暴露的頂蓋層，并移除第一開口所暴露的蝕刻中止層，再移除第二開口所暴露的第二介電層以形成一溝渠，同時移除第一開口所暴露的第一介電層以形成一介層窗開口。然后，移除介層窗開口所暴露的保護層。然后移除負光阻層，再依序于溝渠與介層窗開口內形成一共形的障礙層以及一導體層，且導體層填滿溝渠與介層窗開口。
另外，本發(fā)明還可采用先定義介層窗開口的方式，在已形成導電層的基底上依序形成一第一介電層、一第二介電層與一底層抗反射層。接著定義底層抗反射層、第二介電層與第一介電層以形成暴露導電層的一介層窗開口。于底層抗反射層上形成一負光阻層，圖案化該負光阻層以形成一開口。然后，以負光阻層為罩幕，移除開口所暴露的抗反射層與第二介電層以形成暴露第一介電層的一溝渠。然后移除負光阻層，再于溝渠與介層窗開口內形成共形的一障礙層及其上的一導體層，且導體層填滿溝渠與介層窗開口。
由于本發(fā)明利用負光阻定義溝渠圖案，而在溝渠區(qū)域的未曝光負光阻層可以顯影液移除，所以不會造成光阻殘留。因此，采用本方法時不需要在介層窗開口中形成溝填材料層，即可維持可接受的電阻電容延遲(RC Delay)特性，同時也因為不形成溝填材料層，故不會在介層窗開口與溝渠的轉角上形成柵狀結構，而可防止金屬連線間不當?shù)臉蚪蛹霸А?br> 此外，本發(fā)明所提方法之一是利用局部蝕刻工藝定義復合低介電常數(shù)材料的雙重鑲嵌結構，并使用抗蝕刻能力比公知技術所使用的正光阻強的負光阻，因此負光阻層的厚度不需要太厚，而可以增加關鍵尺寸的一致性，并可減少成本以及增加工藝裕度。而且使用結構較為致密的低介電常數(shù)材料作為雙重金屬鑲嵌結構的介電層，以防止介層窗開口結構的變形。
另外，直接利用頂蓋層作為定義介層窗開口以及溝渠的底層抗反射層，因此不需要另外于頂蓋層上形成底層抗反射層，可以減少成本。
圖2A與圖2F是依照本發(fā)明一實施例的雙重鑲嵌結構的制造流程剖面圖。
附圖標記說明100、200基底102、202導線104、204保護層108、208蝕刻中止層
106、110、206、210介電層112、212頂蓋層114、122底層抗反射層116、124正光阻層117、125、216、218、222、223開口118、219介層窗開口126、223溝渠120溝填材料層128、224障礙層130、226導體層132柵狀結構214光阻層220負光阻層請參照圖2A，首先提供一基底200(為簡化起見，基底200內的元件并未繪出)。此基底200具有一導線202。然后，在基底200上依序形成保護層204、介電層206、蝕刻中止層208、介電層210以及頂蓋層212。
其中，保護層204與蝕刻中止層208的材料例如是氮化硅，其形成方法例如是化學氣相沉積法(Chemical Vapor Deposition，CVD)。
介電層206與介電層210的材料例如是低介電常數(shù)(介電常數(shù)小于2.6左右)的材料，例如是聚亞芳香基醚((Poly(Arylene Ether)，SiLK)、氟化聚亞芳香基醚(Fluonirated Poly(Arylene Ether)，F(xiàn)LARE)、氫化硅倍半氧化物(Hydrogen Silsesquioxane，HSQ)等。形成介電層206與介電層210的方法例如是旋轉涂布法或化學氣相沉積法。當然，介電層206與介電層210的材料也可以是致密性比上述低介電常數(shù)材料(介電常數(shù)小于2.6左右)高的低介電常數(shù)材料(介電常數(shù)為3.2至3.6左右)，例如是含氟硅玻璃(Fluorinated Silicate Glass，F(xiàn)SG)或未摻雜硅玻璃(Undoped Silicate Glass，F(xiàn)SG)，形成介電層206與介電層210的方法例如是等離子體增進化學氣相沉積法(Plasma enhanced Chemical VaporDeposition，PECVD)或高密度等離子體化學氣相沉積法(High DensityPlasma Chemical Vapor Deposition，HDPCVD)。上述介電層206與介電層210的材料可為相同材料也可為不同材料，較好的是介電層206的材料的致密性比介電層210的材料高，即介電層206的機械強度大于介電層210的機械強度。
另外，頂蓋層212的材料是可作為光阻層的底層抗反射材料的，其例如是氮氧化硅(SiON)，而形成頂蓋層212的方法例如是化學氣相沉積法。
然后，再于頂蓋層212上形成一層光阻層214。此光阻層214的材料可為正光阻或負光阻。然后，圖案化光阻層214以形成一開口216，用以定義介層窗開口的位置。接著以光阻層214為罩幕，移除開口216所暴露的頂蓋層212與介電層210以形成暴露部分蝕刻中止層208的一開口218。
請參照圖2B，然后完全移除掉光阻層214，再于頂蓋層212上形成一層負光阻層220。然后，圖案化負光阻層220以形成一開口222，用以定義溝渠的位置。此處的所以使用負光阻的原因如下因為正光阻是照光部分產生分解反應，負光阻是照光部分產生鏈接反應，所以使用正光阻定義溝渠時，在溝渠底部的正光阻可能無法照光分解，而殘留在介層窗開口底部，因此需要在定義溝渠的前形成一溝填材料層填滿介層窗開口以防止光阻層殘留。相反，使用負光阻定義溝渠時，位于溝渠部分的未曝光負光阻并未鏈接，故可以輕易的以顯影液移除，而不會有部分負光阻殘留于在介層窗開口中，因此不需要在定義溝渠前形成一溝填材料層填滿介層窗開口以防止光阻層殘留。
接著，請參照圖2C，以負光阻層220為罩幕，移除開口222所暴露的部分頂蓋層212以暴露出部分介電層210，并移除開口218所暴露的部分蝕刻中止層208以暴露出部分介電層206。移除部分頂蓋層212以及蝕刻中止層208的方法例如是非等向蝕刻法。
接著，請參照圖2D，以負光阻層220為罩幕，移除開口222所暴露的介電層210以形成暴露部分蝕刻中止層208的溝渠223，并移除開口218(圖2C)所暴露的介電層206以形成暴露部分保護層204的介層窗開口219。
接著，請參照圖2E，以負光阻層220為罩幕，移除溝渠223所暴露蝕刻中止層208以暴露出部分介電層206，并移除介層窗開口219所暴露的保護層204以暴露出部分導線202。移除部分蝕刻中止層208以及保護層204的方法例如是非等向蝕刻法。
接著，請參照圖2F，在移除負光阻層220后，在基底200上先形成共形的一層障礙層224。障礙層224的材料例如是氮化鉭(TaN)、氮化鈦或者鈦硅氮化物。接著，形成一導體層226于障礙層224上，并填滿開口218與開口222。形成導體層226的方法例如是物理氣相沉積法(Physical Vapor Deposition，PVD)、化學氣相沉積法或濺鍍法。此導體層226例如是銅金屬。
接著，進行化學機械研磨工藝，移除溝渠223以外的部分金屬層226與障礙層224，直至頂蓋層212暴露出來為止，而形成雙重鑲嵌結構。
上述實施例是說明采用局部蝕刻(Partial Etching)工藝定義雙重金屬鑲嵌結構的方式。
另外，本發(fā)明還可采用直接定義介層窗開口的方式，直接定義底層抗反射層212、介電層210與介電層206以形成暴露導線202的一介層窗開口219。然后于底層抗反射層212上形成一負光阻層220，圖案化負光阻層220以形成一開口222。然后，以負光阻層220為罩幕，移除開口222所暴露的底層抗反射層212與介電層210以形成暴露介電層206的一溝渠223。然后移除負光阻層220，再于溝渠223與介層窗開口219內形成共形的一障礙層224及其上的一導體層226，且導體層226填滿溝渠223與介層窗開口219。
上述本發(fā)明實施例的雙重鑲嵌工藝具有下列優(yōu)點(1)利用負光阻定義溝渠圖案，而在溝渠區(qū)域的未曝光負光阻層可以很輕易地以顯影液移除，所以不會有光阻殘留于介層窗開口中。因此，不需要在介層窗開口中形成溝填材料層，即可以維持可接受的電阻電容延遲(RC Delay)性能，同時也因為不形成溝填材料層，故不會在介層窗開口與溝渠的轉角上形成柵狀結構，而可防止障礙層被柵狀結構截斷，進而防止金屬連線間不當?shù)臉蚪蛹捌渌鶎е碌脑А?br> (2)利用局部蝕刻工藝定義復合低介電常數(shù)材料的雙重金屬鑲嵌結構，并使用抗蝕刻能力比正光阻強的負光阻，因此光阻層的厚度不需要太厚，而可以增加關鍵尺寸的一致性，同時可減少光阻的成本以及增加工藝生產效能。
(3)使用結構較為致密的低介電常數(shù)材料作為雙重金屬鑲嵌結構的介電層，以防止介層窗開口結構的變形及損壞。
(4)利用頂蓋層作為定義介層窗開口以及溝渠的抗反射層，因此不需要另外形成底部抗反射層，可以減少成本。
雖然本發(fā)明已以一實施例說明如上，然其并非用以限定本發(fā)明，任何熟悉此技術者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當以權利要求書為準。
權利要求
1.一種雙重鑲嵌結構的制造方法，其特征為該方法包括提供一基底，該基底具有一導電層；依序于該基底上形成一保護層、一第一介電層、一蝕刻中止層、一第二介電層與同時作為一底層抗反射層的一頂蓋層；定義該頂蓋層與該第二介電層，以形成暴露該蝕刻中止層的表面的第一開口，用以定義一介層窗開口的位置；于該頂蓋層上形成一圖案化負光阻層，該圖案化負光阻層具有一第二開口，用以定義一溝渠的位置；移除該第二開口所暴露的該頂蓋層，并移除該第一開口所暴露的該蝕刻中止層；移除該第二開口所暴露的該第二介電層以形成該溝渠，同時移除該第一開口所暴露的該第一介電層以形成該介層窗開口；移除該介層窗開口所暴露的該保護層；移除該負光阻層；以及于該溝渠與該介層窗開口內形成共形的一障礙層及其上的一導體層，該導體層填滿該溝渠與該介層窗開口。
2.如權利要求1所述的雙重鑲嵌結構的制造方法，其特征為該第一介電層的材料選自含氟硅玻璃與未摻雜硅玻璃所組成族群的其中之一。
3.如權利要求2所述的雙重鑲嵌結構的制造方法，其特征為形成該第一介電層的方法包括等離子體增進化學氣相沉積法或高密度等離子體化學氣相沉積法。
4.如權利要求1所述的雙重鑲嵌結構的制造方法，其特征為該第一介電層的材料選自聚亞芳香基醚、氟化聚亞芳香基醚與氫化硅倍半氧化物所組成族群的其中之一。
5.如權利要求4所述的雙重鑲嵌結構的制造方法，其特征為形成該第一介電層的方法包括旋轉涂布法或化學氣相沉積法。
6.如權利要求1所述的雙重鑲嵌結構的制造方法，其特征為該第二介電層的材料選自含氟硅玻璃與未摻雜硅玻璃所組成族群的其中之一。
7.如權利要求6所述的雙重鑲嵌結構的制造方法，其特征為形成該第二介電層的方法包括等離子體增進化學氣相沉積法或高密度等離子體化學氣相沉積法。
8.如權利要求1所述的雙重鑲嵌結構的制造方法，其特征為該第二介電層的材料選自聚亞芳香基醚、氟化聚亞芳香基醚與氫化硅倍半氧化物所組成族群的其中之一。
9.如權利要求8所述的雙重鑲嵌結構的制造方法，其特征為形成該第二介電層的方法包括旋轉涂布法或化學氣相沉積法。
10.如權利要求1所述的雙重鑲嵌結構的制造方法，其特征為該頂蓋層的材料包括氮氧化硅。
11.如權利要求10所述的雙重鑲嵌結構的制造方法，其特征為形成該頂蓋層的方法包括化學氣相沉積法。
12.一種雙重鑲嵌結構的制造方法，其特征為該方法包括提供一基底，該基底中具有一導電層；于該基底上依序形成一第一介電層、一第二介電層與一底層抗反射層；定義該底層抗反射層、該第二介電層與該第一介電層以形成暴露該導電層的一介層窗開口；于該底層抗反射層上形成一負光阻層；圖案化該負光阻層以形成一開口；以該負光阻層為罩幕，移除該開口所暴露的該底層抗反射層與該第二介電層以形成暴露該第一介電層的一溝渠；移除該負光阻層；于該溝渠與該介層窗開口內形成共形的一障礙層及其上的一導體層，該導體層填滿該溝渠與該介層窗開口。
13.如權利要求12所述的雙重鑲嵌結構的制造方法，其特征為該第一介電層與該第二介電層的材料皆選自含氟硅玻璃、未摻雜硅玻璃、聚亞芳香基醚、氟化聚亞芳香基醚與氫化硅倍半氧化物所組成族群的其中之一。
14.如權利要求12所述的雙重鑲嵌結構的制造方法，其特征為形成該第一介電層與該第二介電層的方法包括旋轉涂布法或化學氣相沉積法。
15.如權利要求12所述的雙重鑲嵌結構的制造方法，其特征為該底層抗反射層的材料包括氮氧化硅。
16.如權利要求12所述的雙重鑲嵌結構的制造方法，其特征為形成該底層抗反射層的方法包括化學氣相沉積法。
17.一種雙重鑲嵌結構的制造方法，其特征為該方法包括提供一基底，該基底中具有一導電層；于該基底上形成一復合介電層，該復合介電層至少包括一第一低電常數(shù)介電層與一第二低介電常數(shù)介電層，且該第一低電常數(shù)介電層的機械強度大于該第二低電常數(shù)介電層的機械強度；于該復合介電層上形成同時作為一底層抗反射層的一頂蓋層；圖案化該頂蓋層與該復合介電層以形成一暴露該導線層的一介層窗開口；于該頂蓋層上形成一負光阻層；圖案化該負光阻層以形成一開口；以該負光阻層為罩幕，移除該開口所暴露的該頂蓋層與該第二低電常數(shù)介電層以形成暴露該第一低電常數(shù)介電層的一溝渠；移除該負光阻層；于該溝渠與該介層窗開口內形成共形的一障礙層及其上的一導體層，該導體層填滿該溝渠與該介層窗開口。
18.如權利要求17所述的雙重鑲嵌結構的制造方法，其特征為該第一低電常數(shù)介電層的材料選自含氟硅玻璃與未摻雜硅玻璃所組成族群的其中之一。
19.如權利要求17所述的雙重鑲嵌結構的制造方法，其特征為該第二低電常數(shù)介電層的材料選自聚亞芳香基醚、氟化聚亞芳香基醚與氫化硅倍半氧化物所組成族群的其中之一。
20.如權利要求17所述的雙重鑲嵌結構的制造方法，其特征為該頂蓋層的材料包括氮氧化硅。
全文摘要
一種雙重鑲嵌結構的制造方法，此方法的步驟如下首先提供已形成導電層的基底，于此基底上依序形成第一介電層、第二介電層以及同時作為底層抗反射層的頂蓋層。然后，定義頂蓋層、第二介電層與第一介電層以形成暴露導電層的介層窗開口。接著，于頂蓋層上形成一負光阻層，再圖案化負光阻層以形成一開口。接著以負光阻層為罩幕，移除暴露的頂蓋層與第二介電層以形成暴露第一介電層的溝渠，再移除負光阻層。然后，依序于溝渠與介層窗開口內形成共形的障礙層以及導體層，且導體層填滿溝渠與介層窗開口。
文檔編號H01L21/768GK1421915SQ0113964
公開日2003年6月4日 申請日期2001年11月30日 優(yōu)先權日2001年11月30日
發(fā)明者黃義雄, 黃俊仁, 洪圭鈞, 張景旭 申請人:聯(lián)華電子股份有限公司