專利名稱：具有絕緣體上硅結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
發(fā)明所屬領(lǐng)域本發(fā)明涉及具有SOI結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。
相關(guān)技術(shù)說(shuō)明本發(fā)明的半導(dǎo)體器件芯片的襯底結(jié)構(gòu)并沒(méi)有特定的限制。但是，本發(fā)明可用于作為最常見(jiàn)結(jié)構(gòu)的所謂SOI(Silicon On Insulator絕緣體上硅)結(jié)構(gòu)。SOI結(jié)構(gòu)通過(guò)使用如采用氧離子的離子注入的SIMOX(通過(guò)注入氧來(lái)分隔)的方法、以及鍵合硅襯底的方法而形成。例如，作為如

圖1A所示的芯片110，形成這樣一種結(jié)構(gòu)，其中按絕緣膜303和單晶半導(dǎo)體層302的順序形成在支撐襯底301上，襯底301通常由硅襯底構(gòu)成。
采用具有SOI結(jié)構(gòu)的襯底的半導(dǎo)體器件(以下將稱為SOI半導(dǎo)體器件)最適合于要求高擊穿電壓的應(yīng)用場(chǎng)合。在SOI半導(dǎo)體器件中，一般通過(guò)導(dǎo)電粘合劑將芯片安裝在封裝的島上，而在芯片上的外部連接電極與一般的半導(dǎo)體器件相似，通過(guò)使用導(dǎo)線鍵合方法而獨(dú)立地連接至預(yù)定的外部端子上。島與任何一個(gè)外部端子(在許多情況下是接地端)連接。在這種情況下，支撐襯底可以通過(guò)島與地連接。
在SOI半導(dǎo)體器件中，諸如采用倒裝片型的“板上芯片(chip-on-board)”方法(以下稱為COB方法)方法或膠帶載體封裝(以下稱為T(mén)CP)方法的安裝方法或裝配方法被用作較高密度的安裝方法。在這種情況下，如圖1A和1B所示，在芯片110的單晶半導(dǎo)體層302上設(shè)置的外部連接電極(未示出)和要安裝的布線襯底70的導(dǎo)電布線71或TCP的內(nèi)引線80通過(guò)突起201彼此連接。因此，存在難以向支撐襯底301施加電位的問(wèn)題。
如果支撐襯底處于浮置電位，則在支撐襯底中的電位變化對(duì)元件的操作會(huì)有不利的影響，具體地說(shuō)，是對(duì)閾值電位有不利的影響。結(jié)果，元件的操作裕量減小了。另外，如在日本專利公報(bào)No.2654268、日本未決專利申請(qǐng)公開(kāi)(JP-A-Heisei 8-153781)或日本未決專利申請(qǐng)公開(kāi)(JP-A-Heisei 8-236754)中所披露的，元件的擊穿電壓根據(jù)支撐襯底的電位而變化。因此，如果支撐襯底的電位在半導(dǎo)體元件的操作過(guò)程中變化，元件的擊穿電壓減小，則可能會(huì)發(fā)生錯(cuò)誤的操作。
作為避免支撐襯底處于浮置狀態(tài)的方法，例如日本未決專利申請(qǐng)公開(kāi)(JP-A-Heisei 6-244239)(以下稱為現(xiàn)有技術(shù)例1)公開(kāi)了一種SOI半導(dǎo)體器件的例子，其中電位可以從元件側(cè)的表面施加至支撐襯底。圖2是顯示在現(xiàn)有技術(shù)例1中所公開(kāi)的半導(dǎo)體器件的剖視圖。參考圖2，在現(xiàn)有技術(shù)例1中所公開(kāi)的半導(dǎo)體層703通過(guò)插入一層間絕緣膜702而與半導(dǎo)體襯底701絕緣。但是，導(dǎo)體710被設(shè)置在凹腔部分709的側(cè)壁上，以延伸至半導(dǎo)體襯底701，從而在半導(dǎo)體襯底701和外圍區(qū)域703b之間形成短路。這樣，與外圍區(qū)域703b相同的電位可被施加到半導(dǎo)體襯底701上。通過(guò)突起707將電位從布線襯底(圖中未示出)施加到外圍區(qū)域703b上，這與元件形成區(qū)域類似。也就是說(shuō)，從形成有元件的半導(dǎo)體層703的表面?zhèn)认虬雽?dǎo)體襯底701施加電壓。
另外，在日本未決專利申請(qǐng)公開(kāi)(JP-A-Heisei 2-54554)(以下稱為現(xiàn)有技術(shù)例2)中公開(kāi)了一種結(jié)構(gòu)，其中通過(guò)使用SOI襯底并通過(guò)嵌入的絕緣膜而將其分隔為多個(gè)元件來(lái)制造半導(dǎo)體器件。在現(xiàn)有技術(shù)例2中，導(dǎo)電襯底被用作構(gòu)成SOI結(jié)構(gòu)的絕緣膜的下層。圖3是顯示在現(xiàn)有技術(shù)例2中所示的半導(dǎo)體器件主要部分的剖視圖。參考圖3，在現(xiàn)有技術(shù)例2中的半導(dǎo)體器件具有這樣的結(jié)構(gòu)，其中按照絕緣膜802、導(dǎo)電半導(dǎo)體層803的順序?qū)⑺鼈円来捂I合在導(dǎo)電襯底801上。在半導(dǎo)體層803上形成元件體804。設(shè)置元件隔離溝槽805以與絕緣膜802在底部接觸，并包圍元件體804。用絕緣體或多晶硅制成的填充材料814填充元件隔離溝槽805。填充材料814包含p型多晶硅層制成的導(dǎo)電填充材料851，其從元件隔離溝槽805的表面到達(dá)絕緣膜802表面。在絕緣膜802中形成開(kāi)口821，以連接導(dǎo)電填充材料851和導(dǎo)電襯底801。在現(xiàn)有技術(shù)例2的半導(dǎo)體器件中，設(shè)置在填充材料814表面上的導(dǎo)電襯底801和電極807通過(guò)導(dǎo)電填充材料851連接。這樣，導(dǎo)電襯底801可被用作導(dǎo)電材料。因此，可以緩解表面布線的擁擠狀況。
在現(xiàn)有技術(shù)例1的半導(dǎo)體器件中，用于元件隔離區(qū)的溝槽的形成和用于襯底接觸的淺溝槽的形成是作為不同的工序獨(dú)立地進(jìn)行的。因此，需要進(jìn)行兩次腐蝕來(lái)去除SOI襯底的半導(dǎo)體層703的不同部分，因此，存在生產(chǎn)過(guò)程變長(zhǎng)的問(wèn)題。還有，該結(jié)構(gòu)是這樣來(lái)設(shè)計(jì)的，即將用于向支撐襯底施加電位的突起電極707與支撐襯底701連接的路徑必須通過(guò)半導(dǎo)體層的外圍區(qū)域703b。這樣，還有另一個(gè)問(wèn)題，即對(duì)該路徑上電阻的減小產(chǎn)生了限制。
另外，在制造現(xiàn)有技術(shù)例2半導(dǎo)體器件的方法中，作為用于元件隔離區(qū)的第一溝槽和寬度比第一溝槽寬的第二溝槽被同時(shí)形成。另外，在第二溝槽底部的絕緣膜802被腐蝕以便形成達(dá)到與支撐襯底801對(duì)應(yīng)的導(dǎo)電襯底的開(kāi)口821。在這種情況下，需要將多晶硅膜、氮化物膜和氧化物膜層疊的多層膜，以便不會(huì)腐蝕到其它區(qū)域。還有，通過(guò)向絕緣多晶硅層注入雜質(zhì)如硼而形成導(dǎo)電填充材料851，以連接電極807和導(dǎo)電襯底801。這樣，對(duì)減小電阻產(chǎn)生了限制。
值得注意的是，日本未決專利申請(qǐng)公開(kāi)(JP-A-Heisei 11-135794)披露了下面的半導(dǎo)體器件。在該參考文獻(xiàn)中，半導(dǎo)體器件具有CMOS結(jié)構(gòu)，其中提供了一對(duì)具有第一導(dǎo)電類型和第二導(dǎo)電類型的互補(bǔ)型MOS晶體管。晶體管被彼此絕緣和隔離并形成在SOI襯底上。在SOI襯底上，第一導(dǎo)電類型的第一和第二襯底通過(guò)嵌入的氧化物膜被整體地相互結(jié)合。形成第二導(dǎo)電類型的晶體管以具有LMOS(橫向MOS)結(jié)構(gòu)，而形成第一導(dǎo)電類型的晶體管以具有LDMOS(橫向雙擴(kuò)散MOS)結(jié)構(gòu)。
另外，在日本未決公開(kāi)的專利申請(qǐng)(P2000-31266A)中公開(kāi)了如下所述的半導(dǎo)體器件。在該參考文獻(xiàn)中，半導(dǎo)體器件具有一錐形的開(kāi)口，其寬度大于半導(dǎo)體襯底的底部。絕緣材料被嵌入在開(kāi)口內(nèi)，并且設(shè)置溝槽隔離膜以絕緣和隔離元件。在開(kāi)口的內(nèi)側(cè)和半導(dǎo)體襯底表面之間的錐形角等于或小于88度。絕緣材料是用低壓CVD方法生長(zhǎng)成的NSG。
發(fā)明概述因此，本發(fā)明的目的是提供一種具有SOI結(jié)構(gòu)的半導(dǎo)體器件，其中支撐襯底和形成在芯片表面上的外部連接電極通過(guò)小電阻的路徑彼此連接。還提供制造這種半導(dǎo)體器件的方法。
在本發(fā)明的一個(gè)方面中，一種半導(dǎo)體器件包括通過(guò)第一絕緣膜層疊在或鍵合于導(dǎo)電支撐襯底上的導(dǎo)電半導(dǎo)體襯底，將至少形成有所需元件的器件形成區(qū)與半導(dǎo)體襯底隔離的隔離溝槽，隔離溝槽，以及其中不存在半導(dǎo)體襯底的襯底接觸區(qū)。該半導(dǎo)體器件還包括第二絕緣膜，其填充上述隔離溝槽并覆蓋襯底接觸區(qū)的表面，在半導(dǎo)體襯底上形成的外部連接電極，以及支撐襯底連接部分，其貫通襯底接觸區(qū)中的第一絕緣膜和第二絕緣膜，以連接外部連接電極和支撐襯底。
這里，外部連接電極可通過(guò)半導(dǎo)體襯底上的第三絕緣膜形成。在這種情況下，第三絕緣膜可以與第二絕緣膜相同。
另外，支撐襯底連接部分可包括一導(dǎo)電膜，其與外部連接電極連接并覆蓋第二絕緣膜，以及一接觸部分，其貫通第一絕緣膜和第二絕緣膜，到達(dá)襯底接觸區(qū)中的支撐襯底。在這種情況下，導(dǎo)電膜最好包含以鋁作為主要材料的金屬膜。
另外，接觸部分可以由單個(gè)觸點(diǎn)形成。在這種情況下，該單個(gè)觸點(diǎn)可包括形成在接觸孔側(cè)壁上的用于接觸的難熔金屬膜，以及填充形成有難熔金屬膜的接觸孔的導(dǎo)電膜。
另外，單個(gè)觸點(diǎn)可包括覆蓋接觸孔側(cè)壁以用于接觸的附加導(dǎo)電膜，形成在接觸孔側(cè)壁上的附加導(dǎo)電膜上的難熔金屬膜，以及填充形成有難熔金屬膜的接觸孔的導(dǎo)電膜。
另外，接觸部分可包括多個(gè)以陣列形式設(shè)置的接觸栓塞。在這種情況下，多個(gè)接觸栓塞可由鎢形成。
在本發(fā)明的另一個(gè)方面中，一種制造半導(dǎo)體器件的方法，包括如下步驟(a)在通過(guò)第一絕緣膜在導(dǎo)電支撐襯底上形成有半導(dǎo)體襯底的芯片上的導(dǎo)電半導(dǎo)體襯底的器件形成區(qū)中，至少形成一個(gè)所需要的元件；(b)形成貫通半導(dǎo)體襯底而到達(dá)第一絕緣膜的溝槽；(c)在半導(dǎo)體襯底上形成第二絕緣膜，以填充所述溝槽和覆蓋襯底接觸區(qū)的側(cè)壁；(d)為元件形成元件接觸孔以通過(guò)所述第二絕緣膜；(e)在襯底孔區(qū)形成接觸孔部分，以貫通第一和第二絕緣膜而到達(dá)支撐襯底；(f)用第一導(dǎo)電材料填充元件接觸孔；(g)用第二導(dǎo)電材料填充接觸孔部分；(h)形成與所述接觸孔部分連接的導(dǎo)電膜；和(i)形成與所述導(dǎo)電膜連接的外部連接電極。
這里，(d)形成步驟和(e)形成步驟可以同時(shí)執(zhí)行。
另外，當(dāng)(d)形成步驟包括第一曝光步驟，并且(e)形成步驟包括第二曝光步驟時(shí)，可以獨(dú)立地執(zhí)行第一曝光步驟和第二曝光步驟。在這種情況下，除了第一曝光步驟和第二曝光步驟外，(d)形成步驟和(e)形成步驟可以同時(shí)執(zhí)行。
另外，(f)填充步驟和(g)填充步驟可以同時(shí)進(jìn)行。
另外，(e)形成步驟可包括在襯底接觸區(qū)形成單個(gè)接觸孔的步驟。在這種情況下，(g)填充步驟和(h)形成步驟可以同時(shí)進(jìn)行。
還有，(e)形成步驟可包括在襯底接觸區(qū)形成以陣列形式排列的多個(gè)接觸孔的步驟。
附圖的說(shuō)明圖IA顯示了傳統(tǒng)SOI半導(dǎo)體器件COB安裝狀態(tài)的示意圖；圖1B顯示了傳統(tǒng)SOI半導(dǎo)體器件TCP裝配狀態(tài)的示意圖；圖2顯示了SOI半導(dǎo)體器件現(xiàn)有技術(shù)例的剖視圖，其中電位可以從元件的表面施加到支撐襯底上；圖3顯示了SOI半導(dǎo)體器件的現(xiàn)有技術(shù)例2的主要部分的示意性剖視圖；圖4是解釋根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的芯片的結(jié)構(gòu)例的剖視圖；圖5是顯示本發(fā)明的半導(dǎo)體器件芯片的平面示意圖；圖6是示意性地顯示沿圖5的A-A’剖切的在第一實(shí)施例中的半導(dǎo)體器件芯片另一結(jié)構(gòu)例的剖視圖；圖7A和7B示意性地顯示了沿圖5的A-A’剖切的在第一實(shí)施例中的半導(dǎo)體器件芯片修改的剖視圖；圖8是顯示根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的示意流程圖；圖9是圖8的接觸步驟的詳細(xì)流程圖；圖10A至10E、圖11A至11E和圖12A至12D是示意性地顯示根據(jù)本發(fā)明第一實(shí)施例的制造方法中半導(dǎo)體器件主要部分沿圖5的A-B線剖切的剖視圖；圖13是示意性地顯示晶片的平面圖14是顯示第一實(shí)施例制造半導(dǎo)體器件的方法的用于多層布線結(jié)構(gòu)的修改的示意流程圖；圖15是圖14中多布線結(jié)構(gòu)形成步驟的詳細(xì)流程圖；圖16A至16D是顯示制造根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件方法沿圖5的A-B部分的剖視圖；圖17是顯示根據(jù)本發(fā)明第二實(shí)施例制造半導(dǎo)體器件方法中單層布線結(jié)構(gòu)的制造工藝的示意流程圖；圖18A和18B是示意性地顯示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的主要部分沿圖5所示A-B線在接觸步驟中的剖視圖；圖19是在根據(jù)本發(fā)明第三實(shí)施例制造半導(dǎo)體器件的方法中接觸步驟的詳細(xì)流程圖；圖20是第三實(shí)施例中半導(dǎo)體器件主要部分沿圖5的A-B部分的示意性剖視圖；圖21是顯示本發(fā)明第四實(shí)施例制造半導(dǎo)體器件的方法的流程圖；圖22A至22D、圖23A至23C和圖24A至24D是顯示在根據(jù)本發(fā)明第四實(shí)施例的制造方法中半導(dǎo)體器件的剖視圖。
優(yōu)選實(shí)施例的說(shuō)明下面，將參考附圖對(duì)本發(fā)明的半導(dǎo)體器件加以說(shuō)明。
圖4是解釋根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的芯片110的結(jié)構(gòu)例的剖視圖。圖5是顯示芯片110的平面示意圖，圖6是示意性地顯示沿圖5的A-A’剖切的剖視圖。參考圖4，在第一實(shí)施例的芯片110中，按氧化硅(SiO2)膜3、P型硅(Si)襯底2的順序?qū)盈B或鍵合在P型硅(Si)襯底1的一個(gè)主表面上。氧化硅膜3具有大約1μm的膜厚，作為第一絕緣膜。硅襯底的電阻系數(shù)為10Ωcm，厚度為5μm，作為支撐襯底。硅襯底1的電阻系數(shù)為10Ωcm，厚度為650μm。
芯片110由多個(gè)元件形成區(qū)50組成，這些元件形成區(qū)50被硅襯底2中的隔離溝槽或凹槽9和襯底接觸區(qū)10所絕緣和分隔。每個(gè)襯底接觸區(qū)10具有10×10μm的形狀，并通過(guò)去除第二硅襯底2形成在芯片110上的適當(dāng)空區(qū)中。芯片110還包括多個(gè)外部連接電極200和200G。
為襯底接觸區(qū)10提供作為第一接觸孔的襯底接觸孔13，以貫通用TEOS(tetra-ethoxy-silane(Si(OC2H5)4四-乙氧基-硅烷)氣體和氧化硅膜3形成的絕緣膜11，到達(dá)硅襯底1。襯底接觸孔13用金屬填充，諸如作為難熔金屬的鎢(W)15c，并通過(guò)作為由鋁(Al)布線16G形成的支撐襯底連接布線的金屬膜布線連接至預(yù)定的外部連接電極200G。難熔金屬起到阻擋金屬的作用。
在該實(shí)施例中，襯底接觸孔13具有多觸點(diǎn)結(jié)構(gòu)，其中在芯片110中使用的多個(gè)最小尺寸接觸孔被排列成陣列。通常，在元件形成區(qū)50中使用最小尺寸接觸孔。在外部連接電極200和200G中，去除用于覆蓋Al布線16和16G的保護(hù)性氧化物膜17和保護(hù)性氮化物19，以露出Al。然后，例如通過(guò)用于粘合的金屬膜203如鈦(Ti)膜在其上形成金(Au)突起201。
還有，實(shí)現(xiàn)半導(dǎo)體器件功能的所需元件形成在元件形成區(qū)50的表面?zhèn)?，即在與氧化硅膜3的結(jié)合處相對(duì)的一側(cè)。例如，圖4顯示了在電場(chǎng)晶體管(MOSFET)中的源擴(kuò)散層43、漏擴(kuò)散層44、柵電極41、柵氧化物膜41a和側(cè)壁氧化物膜42。應(yīng)當(dāng)說(shuō)明，在元件形成區(qū)50中形成的元件在本發(fā)明不是必需的元件，因此不受限制。因此，在下面的附圖中，元件的參考符號(hào)被適當(dāng)?shù)厥÷?，以避免?fù)雜的解釋和容易進(jìn)行說(shuō)明。
在第一實(shí)施例中的半導(dǎo)體器件中，芯片110具有上述結(jié)構(gòu)。如圖1A和1B所示，在COB安裝方法中，突起201與形成在安裝布線襯底70上的布線71間接地連接，而在TCP裝配的情況下突起201與內(nèi)引線80直接連接。但是，即使作為支撐襯底301的硅襯底1不直接與諸如島之類的提供電位的導(dǎo)體連接，從外部通過(guò)外部連接電極200G和設(shè)置在硅襯底2的表面上的作為單晶半導(dǎo)體層的突起201可以施加預(yù)定的電位。
而且，從芯片110表面上的突起201到硅襯底1的路徑用包括接觸孔13填充材料的金屬膜很好地形成。另外，高密度的預(yù)定雜質(zhì)被注入到硅襯底1的接觸部分14以減小接觸電阻。此時(shí)，例如在P型襯底的情況下，硼(B)的密度大約為1014至1015個(gè)原子/cm2。這樣，向作為支撐襯底的硅襯底1施加電位的路徑的整個(gè)電阻可以足夠小，從而穩(wěn)定了支撐襯底的電位。
應(yīng)當(dāng)說(shuō)明，第一實(shí)施例是用與硅襯底1連接的接觸孔13具有多觸點(diǎn)結(jié)構(gòu)的例子來(lái)說(shuō)明的。但是，如圖6所示的，接觸孔13可以形成為具有足夠尺寸的單個(gè)接觸孔131。在這種情況下，鎢(W)15填充小的接觸孔，而只有鎢膜15k仍保持在接觸孔131的側(cè)壁上。但是，作為布線金屬膜的Al膜則被充分地淀積在接觸孔131內(nèi)。因?yàn)榱粝铝随u膜15k，所以可以建立連接而不會(huì)在接觸孔131的階段部分發(fā)生斷路。
如圖7A和7B所示，可以敷設(shè)具有預(yù)定厚度的氮化鈦(TiN)的阻擋金屬膜56作為Al布線16的下層。此外，可以進(jìn)一步形成TiN的保護(hù)膜66、多晶硅等作為上層。
下面將說(shuō)明制造根據(jù)本發(fā)明的半導(dǎo)體器件的方法，特別以上述芯片制造方法為目標(biāo)。
圖8是顯示第一實(shí)施例中芯片制造方法在一層布線結(jié)構(gòu)情況下的流程圖。圖9是圖8的接觸步驟的詳細(xì)流程圖。圖10A至10E、圖11A至11E和圖12A至12D是示意性地顯示根據(jù)本發(fā)明第一實(shí)施例的制造方法中半導(dǎo)體器件主要部分沿圖5的A-B線剖切的剖視圖。應(yīng)當(dāng)說(shuō)明的是，當(dāng)制造芯片110時(shí)，芯片以矩陣形式形成在晶片100中是眾所周知的技術(shù)，如圖13所示意性的表示的那樣。因此根據(jù)需要將參照?qǐng)D4至9和13對(duì)用于每個(gè)步驟的剖視圖加以說(shuō)明。
參考圖8和9，第一實(shí)施例中的制造方法至少包括元件形成步驟S1、掩模層形成步驟S2、溝槽區(qū)開(kāi)口步驟S3、溝槽形成步驟S4、溝槽填充步驟S5、平整步驟S6、接觸步驟S7、栓塞形成步驟S8、布線膜淀積步驟S9，布線形成步驟S10、保護(hù)膜形成步驟S11和外部連接電極開(kāi)口步驟S12。另外，接觸步驟S7由第一開(kāi)口步驟S40和第二開(kāi)口步驟S50組成。第一開(kāi)口步驟S40包括光刻膠涂覆步驟(此后稱為PR步驟)S21、第一曝光步驟S22、第一顯影步驟S23、第一接觸孔開(kāi)口步驟S24和PR去除步驟S25。第二開(kāi)口步驟S50包括PR涂覆步驟S26、第二曝光步驟S27、第二顯影步驟S28、第二接觸孔開(kāi)口步驟S29和PR去除步驟S30。下面將詳細(xì)說(shuō)明各步驟。
首先，如圖10A所示，在元件形成步驟S1，按氧化硅膜3和P型硅襯底2的順序?qū)⑺鼈円来螌盈B或鍵合在P型硅襯底1的一個(gè)主表面上。氧化硅膜3具有大約1μm的膜厚作為第一絕緣膜。P型硅襯底2的電阻系數(shù)為10Ωcm，厚度為5μm。P型硅襯底1的電阻系數(shù)為10Ωcm，厚度為650μm。在直徑為6英寸的晶片100表面的與硅襯底2的氧化硅膜3的結(jié)合面相對(duì)的一側(cè)上，使用公知技術(shù)的方法形成場(chǎng)絕緣膜4和所需的元件。這里，僅以MOSFET 40作為元件的例子加以說(shuō)明。
如圖10B所示，在掩模層形成步驟S2中，采用化學(xué)汽相淀積(此后稱為CVD)方法在晶片100的整個(gè)表面上淀積0.5μm厚的氧化硅膜5作為第二絕緣膜。
接著，如圖10C所示，在溝槽區(qū)開(kāi)口步驟S3，在晶片100的整個(gè)表面上涂覆光刻膠601。然后，用預(yù)定的掩模版(未示出)進(jìn)行曝光和顯影。結(jié)果，形成寬度為h(最好1μm≤h≤2μm)的隔離溝槽形成開(kāi)口7的圖形。另外，形成用于襯底接觸區(qū)形成開(kāi)口8的圖形。這樣，元件形成區(qū)被隔離。此外，用眾所周知的腐蝕技術(shù)除去開(kāi)口7和8的氧化硅膜5以及場(chǎng)氧化物膜4。這樣，就露出硅襯底2。
如圖10D所示，在去除光刻膠601之后的溝槽形成步驟S4中，將氧化硅膜5用作腐蝕掩模，通過(guò)各向異性腐蝕技術(shù)去掉硅襯底2的露出部分。因此，露出氧化硅膜3以由此形成隔離溝槽9和襯底接觸區(qū)10。此時(shí)，使襯底接觸區(qū)10和隔離溝槽9的側(cè)壁輕微傾斜，以便在表面?zhèn)乳_(kāi)口的上端比氧化硅膜3被露出的底部的直徑大。
接著，如圖10E所示，在溝槽填充步驟S5，用低壓CVD(LPCVD)方法，采用TEOS氣體將TEOS氧化物膜11淀積在晶片100的整個(gè)表面上，并且形成TEOS氧化物膜11以作為絕緣材料，以填充隔離溝槽9。
接著，如圖11A所示，在平整步驟S6中，深腐蝕TEOS氧化物膜11以將其從整個(gè)表面上去掉。這樣，就消除了在元件形成區(qū)50中出現(xiàn)的臺(tái)階31。
接著，如圖11B所示，執(zhí)行接觸步驟S7，首先，在第一開(kāi)口步驟S40中的光刻膠涂覆步驟S21，將光刻膠涂覆在晶片100的整個(gè)表面上。在第一曝光步驟S22，用具有用于作為預(yù)定第一接觸孔的接觸孔13的圖形的掩模版(未示出)執(zhí)行曝光。在第一顯影步驟S23，將接觸孔13的圖形顯影，以在襯底接觸區(qū)10的預(yù)定位置處形成與硅襯底1連接的接觸孔13的圖形。然后，在第一接觸孔開(kāi)口步驟S24，腐蝕和去除TEOS氧化物膜11、氧化硅膜5、和氧化硅膜3，以開(kāi)出到達(dá)硅襯底1的接觸孔13。然后，去除光刻膠602。
如圖11C中所示，在第二開(kāi)口步驟S50的PR涂覆步驟S26，在晶片100的整個(gè)表面上涂覆光刻膠603。在第二曝光步驟S27中，用具有用于作為預(yù)定第二接觸孔的接觸孔12的圖形的掩模版(未示出)執(zhí)行曝光。在第二顯影步驟S28中，將用于接觸孔12的圖形顯影，以形成與在元件形成區(qū)50中形成的每個(gè)元件連接的接觸孔12(12s，12g，12d)的圖形。然后，在第二接觸孔開(kāi)口步驟S29中，TEOS氧化物膜11和氧化硅膜5被腐蝕和去除，以開(kāi)出接觸孔12。然后，將光刻膠603去除。
應(yīng)當(dāng)說(shuō)明，在芯片110中使用的最小尺寸的接觸孔是作為一組接觸孔來(lái)形成的。通常，孔的最小尺寸可以在后面的栓塞形成步驟S8中用預(yù)定的金屬填充。例如在鎢(W)的情況下，接觸孔尺寸為0.5μm×0.5μm至1.0μm×1.0μm是理想的。在這種情況下，根據(jù)作為僅用一個(gè)接觸孔的單觸點(diǎn)結(jié)構(gòu)的元件、或是將多個(gè)接觸孔中按陣列式排列的多觸點(diǎn)結(jié)構(gòu)形成接觸孔12。應(yīng)當(dāng)說(shuō)明，第一開(kāi)口步驟S40和第二開(kāi)口步驟S50任何一個(gè)可以先被執(zhí)行。
根據(jù)需要將預(yù)定量的雜質(zhì)摻入各接觸區(qū)14。例如，如果硼被摻雜以形成P型擴(kuò)散區(qū)，則理想的摻雜量N大約為1014至1015個(gè)原子/cm2。
接著，如圖11D所示，在栓塞形成步驟S8，通過(guò)CVD法在晶片100的整個(gè)表面上淀積鎢層，并用鎢填充接觸孔12和接觸孔13。然后，從整個(gè)表面深腐蝕鎢層，以去掉在平整部分中的TEOS氧化物膜11上的鎢。這樣，在接觸孔12和13中，鎢栓塞15s、鎢栓塞15d、鎢栓塞15g和鎢栓塞15c保留作為填充材料。另外，接觸孔12和接觸孔13的部分被平整。應(yīng)當(dāng)說(shuō)明，此時(shí)鎢膜15h也保留在襯底接觸區(qū)10的側(cè)壁上。
下面如圖11E所示，在布線膜淀積步驟S9，在晶片100的整個(gè)表面上淀積預(yù)定厚度的鋁，作為布線導(dǎo)電材料。
接著，如圖12A所示，在布線形成步驟S10中，在晶片100的整個(gè)表面上涂覆光刻膠604，然后使用具有預(yù)定布線圖形的掩模版(未示出)來(lái)執(zhí)行曝光和顯影。用作為公知技術(shù)的干腐蝕方法除去在除布線部分以外的區(qū)域中的Al層。這樣，就形成Al布線16G，其作為支撐襯底連接布線，連接硅襯底1和預(yù)定外部連接電極200G。還有，形成作為所需的內(nèi)部連接布線以及外部連接電極200和200G的Al布線16。
接著，如圖12B所示，在保護(hù)膜形成步驟S11，在晶片100的整個(gè)表面上淀積厚度為t1的用于保護(hù)Al布線16和16G的氧化硅膜。在這種情況下，最好0.3μm≤t1≤1μm。另外形成保護(hù)性氧化物膜17。接著，如圖12C所示，在其上涂覆SOG(旋涂玻璃)。在涂覆的SOG被加熱和硬化后，在整個(gè)表面上深腐蝕SOG膜18，直到露出被平整部分中的保護(hù)性氧化物膜17。這樣，在表面上的凹腔和錐形的程度被緩和。而且，如圖12D所示，淀積厚度為t2的氮化硅膜(Si3N4膜)。在這種情況下，最好0.1μm≤t2≤0.5μm。這樣，就形成了保護(hù)性的氮化物膜19。應(yīng)當(dāng)說(shuō)明，作為保護(hù)性的氮化物膜19，可以用氮化氧化硅膜(SiON膜)。然后，用眾所周知的光刻和腐蝕技術(shù)將外部連接電極200和200G開(kāi)口。此外，根據(jù)需要形成突起201，晶片處理至此結(jié)束。
當(dāng)芯片110具有多層布線結(jié)構(gòu)時(shí)，從元件形成步驟S1到布線形成步驟S10的工序與第一實(shí)施例中那些相同，如圖14所示。盡管沒(méi)有再示出，在布線形成步驟之后，通過(guò)使用制造多層布線的公知技術(shù)的方法來(lái)執(zhí)行多層布線形成步驟S61。然后，執(zhí)行保護(hù)膜形成步驟S11和外部連接電極開(kāi)口步驟S12。與第一實(shí)施例相似形成具有預(yù)定厚度的保護(hù)性絕緣膜以保護(hù)頂層布線。然后，外部連接電極200和200G被開(kāi)口。進(jìn)一步根據(jù)需要形成突起電極，晶片處理到此結(jié)束。
應(yīng)當(dāng)說(shuō)明，如圖15中所示，通過(guò)按照所需的次數(shù)(例如在k層的情況下為(k-1)次)重復(fù)包括層間絕緣膜形成步驟S71、層間通孔形成步驟S72、用金屬填充通孔的栓塞形成步驟S73、以及上層布線膜淀積步驟S74和上層布線形成步驟S75這些步驟，來(lái)執(zhí)行多層布線形成步驟S61。
在晶片處理結(jié)束后，不管是單層布線結(jié)構(gòu)還是多層布線結(jié)構(gòu)，晶片100都被切割為芯片110。然后，將芯片裝配到所要的封裝上以完成半導(dǎo)體器件。
如上所述，根據(jù)第一實(shí)施例中制造半導(dǎo)體器件的方法，當(dāng)形成隔離溝槽9以將元件形成區(qū)50分隔時(shí)，襯底接觸區(qū)10被同時(shí)形成。襯底接觸區(qū)10在芯片110內(nèi)合適的空區(qū)中。另外，當(dāng)要用TEOS氧化物膜11完全地填充隔離溝槽9時(shí)，以與平整部分和襯底接觸區(qū)10相同的厚度淀積。這樣，襯底接觸區(qū)10具有足夠的尺寸以便接觸區(qū)10沒(méi)有完全填充。這樣，只要通過(guò)增加第一開(kāi)口步驟，接觸孔13就可以形成為用于與作為支撐襯底的硅襯底1以小電阻連接的第一接觸孔。因此，可以制造出具有芯片110的半導(dǎo)體器件，在該芯片110中可以從其表面向支撐襯底施加電位。
應(yīng)當(dāng)說(shuō)明，在上述第一實(shí)施例中，通過(guò)使用具有多觸點(diǎn)結(jié)構(gòu)的接觸孔13作為例子來(lái)說(shuō)明第一接觸孔。但是，其也可以是單觸點(diǎn)結(jié)構(gòu)。應(yīng)當(dāng)說(shuō)明，即使第一接觸孔具有單觸點(diǎn)結(jié)構(gòu)，僅改變?cè)诘谝婚_(kāi)口步驟中使用的掩模版圖形也是足夠了。另外，在各步驟中處理的內(nèi)容與那些在第一實(shí)施例的制造方法中的完全相同。因此詳細(xì)的說(shuō)明就省略了。圖16A至16D是在第一接觸孔具有單觸點(diǎn)結(jié)構(gòu)時(shí)，從接觸步驟S7的第一開(kāi)口步驟S40之后直到布線膜淀積步驟S9之前各步驟的剖視圖，并且對(duì)應(yīng)于圖11B至11E。在這種情況下，在第一開(kāi)口步驟S40中形成的接觸孔131具有足夠大的尺寸，例如2μm×2μm至5μm×5μm。這樣，即使在栓塞形成步驟S8中用鎢完全地填充接觸孔12，接觸孔13也未被填充。與淀積在平整部分上的鎢具有相同膜厚的鎢只淀積在底部。因此，如果執(zhí)行深腐蝕操作以去除被平整部分中的鎢層，則在接觸孔131底部的鎢層也被去除，從而在側(cè)壁上只留下鎢15k(如圖16C所示)。但是，留在側(cè)壁上的鎢15k有效地起到了防護(hù)接觸孔131中的布線16G的臺(tái)階斷路的功能。這樣，就可以確保連接的可靠性。
下面，將參考上述芯片制造方法作為目標(biāo)說(shuō)明根據(jù)本發(fā)明第二實(shí)施例的制造半導(dǎo)體器件的方法。
圖8是顯示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的示意流程圖。但其在接觸步驟S7的細(xì)節(jié)部分中有所不同。圖17顯示了在第二實(shí)施例的制造方法中所包含的接觸步驟S7的詳細(xì)流程圖。參考圖17，接觸步驟S80含有光刻膠涂覆步驟S81、第一曝光步驟S82、第二曝光步驟S83、集中顯影步驟S84、集中開(kāi)口步驟S85以及光刻膠去除步驟S86。
圖18A和18B是說(shuō)明第二實(shí)施例中接觸步驟S80的圖，并且是示意性地顯示沿圖5的A-B線剖切的半導(dǎo)體器件主要部分的剖視圖。應(yīng)當(dāng)說(shuō)明，第二實(shí)施例中的其它步驟與第一實(shí)施例中的相同，如上所述。因此省略除接觸步驟S80以外的步驟的說(shuō)明。
參考圖17和圖18A以及圖18B，在第二實(shí)施例的接觸步驟S7中，在光刻膠涂覆步驟S81，在平整步驟S6之后，光刻膠602被涂覆在晶片100的整個(gè)表面上。在第一曝光步驟S82中，具有作為預(yù)定的第一接觸孔的接觸孔13圖形的掩模版(未示出)被用于曝光。接著，在第二曝光步驟S83，具有作為預(yù)定的第二接觸孔的接觸孔12圖形的掩模版(未示出)被用于曝光。然后，在集中顯影步驟S84，這些圖形被顯影以集中地形成接觸孔12和接觸孔13的圖形。在集中開(kāi)口步驟S85，腐蝕并去除TEOS氧化物膜11、氧化硅膜5和氧化硅膜3，以開(kāi)出接觸孔12和13，如圖18A所示。另外，在第二實(shí)施例中，如圖18B所示，與第一實(shí)施例的情況類似，當(dāng)然可以允許使用第一接觸孔作為具有單觸點(diǎn)結(jié)構(gòu)的接觸孔131的圖形。另外，第一曝光步驟S82和第二曝光步驟S83中的任一個(gè)步驟都可以先執(zhí)行。
根據(jù)第二實(shí)施例的半導(dǎo)體器件制造方法，當(dāng)形成隔離溝槽9以分隔元件形成區(qū)50時(shí)，在芯片110內(nèi)合適的空區(qū)同時(shí)形成襯底接觸區(qū)10。另外，當(dāng)用TEOS氧化物膜11完全地填充隔離溝槽9時(shí)，該TEOS氧化物膜11與在平整部分的TEOS氧化物膜11具有相同的厚度。這樣，形成具有足夠尺寸的襯底接觸區(qū)10，以不被填滿。這樣，僅為了曝光作為第一接觸孔(其用于連接作為支撐襯底的硅襯底1)的接觸孔131或接觸孔13的圖形而加上第一和第二曝光步驟S82和S83。以此方式，可以制造出具有芯片110的半導(dǎo)體器件，在其上形成有所需元件的芯片110中可以從其表面通過(guò)小電阻向支撐襯底施加電位。
下面，將參考上述芯片制造方法作為目標(biāo)說(shuō)明根據(jù)本發(fā)明第三實(shí)施例的制造半導(dǎo)體器件的方法。
第三實(shí)施例中制造半導(dǎo)體器件方法的流程圖與圖8中的第一實(shí)施例中的相似。但是，它也在接觸步驟S7的細(xì)節(jié)部分中有所不同。圖19顯示了在第三實(shí)施例的制造方法中所包含的接觸步驟S7的詳細(xì)流程圖。參考圖19，接觸步驟S7(S90)含有光刻膠涂覆步驟S91、集中曝光步驟S92、集中顯影步驟S93、集中開(kāi)口步驟S94以及光刻膠去除步驟S95。
圖20是顯示第三實(shí)施例中接觸步驟S90的示意圖，并且是示意性地顯示沿圖5的A-B線剖切的半導(dǎo)體器件主要部分的剖視圖。應(yīng)當(dāng)說(shuō)明，如上所述，第三實(shí)施例中的其它步驟與第一實(shí)施例中的相同。因此省略除接觸步驟S90以外的步驟的說(shuō)明。
參考圖19和圖20，在第三實(shí)施例的接觸步驟S90中，在光刻膠涂覆步驟S91，在平整步驟S6之后，光刻膠602被涂覆在晶片100的整個(gè)表面上。在集中曝光步驟S92中，具有接觸孔131和接觸孔12圖形的掩模版(未示出)被用于曝光。然后，在集中顯影步驟S93，這些圖形被顯影以集中地形成接觸孔131和接觸孔12的圖形。在集中開(kāi)口步驟S94，腐蝕并去除TEOS氧化物膜11、氧化硅膜5和氧化硅膜3，以開(kāi)出接觸孔12和131。在這種情況下，在作為第一接觸孔的接觸孔131的圖形形成表面與作為第二接觸孔的接觸孔12的圖形形成表面之間存在很大的段差。這樣就存在一個(gè)問(wèn)題，如果一個(gè)圖形的分辨率處于最佳狀況，則其它圖形的分辨率就會(huì)下降。因此，至少包括了一個(gè)具有適合于第一接觸孔尺寸的接觸孔131。圖20顯示了接觸孔131的單觸點(diǎn)結(jié)構(gòu)作為例子。在這種情況下，即使當(dāng)要求高分辨率的接觸孔12圖形的分辨率在圖形曝光時(shí)處于最佳狀態(tài)，也可以充分地分辨接觸孔131。
根據(jù)第三實(shí)施例的半導(dǎo)體器件制造方法，形成隔離溝槽9來(lái)分隔元件形成區(qū)50。這時(shí)，在芯片110內(nèi)合適的空區(qū)同時(shí)地形成襯底接觸區(qū)10。另外，當(dāng)用TEOS氧化物膜11完全地填充隔離溝槽9時(shí)，該TEOS氧化物膜11與在平整部分的TEOS氧化物膜11具有相同的膜厚度。這樣，形成具有足夠尺寸的襯底接觸區(qū)10，以不被填充。這樣，至少包括了一個(gè)具有適合的尺寸(通常是2μm×2μm至5μm×5μm)的作為第一接觸孔(其用于連接作為支撐襯底的硅襯底1)的接觸孔。131或接觸孔13用于與尺寸的接觸孔131僅為了曝光作為第一接觸孔的接觸孔，用于連接作為支撐襯底的硅襯底1。在這種情況下，第一接觸孔可以和第二接觸孔同時(shí)地曝光、顯影和開(kāi)口，以連接至形成于元件形成區(qū)50中的元件。因此，不用任何附加的步驟，就可以制造出具有其上形成有所需元件的芯片110的半導(dǎo)體器件，在芯片110中可以從其表面通過(guò)小電阻向支撐襯底施加電位。
應(yīng)當(dāng)說(shuō)明，本發(fā)明中的半導(dǎo)體器件及其制造方法不限于上述實(shí)施例的說(shuō)明。因此，可以對(duì)其進(jìn)行各種修改而不會(huì)脫離本發(fā)明的精神和范圍。例如，當(dāng)硅襯底被用作支撐襯底時(shí)，如果電阻系數(shù)是1到50Ωcm并且厚度為600至700μm，則其導(dǎo)電類型可以是P型或N型的任何一種。還有，即使不用硅襯底，也可以選擇使用合適的材料，只要其是導(dǎo)電的并且對(duì)于制造過(guò)程沒(méi)有問(wèn)題即可。作為半導(dǎo)體襯底2，包含具有10到20Ωcm的電阻系數(shù)、厚度為2至10μm的單晶層的硅是理想的。但是，并不限于此。作為第一絕緣膜3，如果將硅襯底作支撐襯底，則氧化硅膜的厚度最好為0.5μm至2μm。另外，襯底接觸區(qū)10可以根據(jù)芯片110的空區(qū)尺寸而在大約5μm×5μm和100μm×100μm之間適當(dāng)?shù)卮_定。另外，在栓塞形成步驟，以鎢為例來(lái)說(shuō)明填充金屬。但是，如果使用襯底溫度設(shè)定為大約500的℃濺射方法，則也可以使用鋁作為填充材料。此外，用于布線的金屬也不限于上述的鋁。可以使用含硅的鋁(AlSi)、含銅的鋁(AlCu)、含銅和硅的鋁(AlSiCu)等。
在上述實(shí)施例中，說(shuō)明了這樣的例子，其中在先執(zhí)行了元件形成步驟以形成所要的元件之后，執(zhí)行溝槽區(qū)開(kāi)口步驟和溝槽形成步驟，以形成隔離溝槽9和襯底接觸區(qū)10。但是，可以在先形成隔離溝槽9和襯底接觸區(qū)10以填充隔離溝槽9后，再在元件形成區(qū)50中形成所要的元件。
圖21是顯示先形成隔離溝槽9和襯底接觸區(qū)10時(shí)過(guò)程例的流程圖。圖22A至22D、圖23A至23C和圖24A至24D顯示的是按照?qǐng)D21的流程圖的芯片制造方法，并且是示意性地顯示沿圖5的A-B線剖切的半導(dǎo)體器件主要部分的剖視圖。
如圖22A所示，按照氧化硅膜3、P型硅襯底2的順序?qū)⑺鼈円来螌盈B或鍵合在P型硅襯底1的一個(gè)主表面上。氧化硅膜3具有大約1μm的膜厚，作為第一絕緣膜。P型硅襯底2的電阻系數(shù)為10Ωcm，厚度為5μm。P型硅襯底1的電阻系數(shù)為10Ωcm，厚度為650μm。然后，在掩模層形成步驟S101，用CVD方法在直徑為6英寸的晶片100的整個(gè)表面上淀積大約0.5μm厚的氧化硅膜5。
如圖22B所示，在溝槽區(qū)開(kāi)口步驟S102中，在晶片100的整個(gè)表面上淀積光刻膠601，然后，用預(yù)定的掩模版(未示出)來(lái)曝光和顯影，形成寬度為h的用于隔離槽形成開(kāi)口7的圖形、以及用于襯底接觸區(qū)形成開(kāi)口8的圖形，以將元件形成區(qū)分隔。
此外，用已知的腐蝕技術(shù)去掉部分氧化硅膜5以用于開(kāi)口7。這樣，就露出硅襯底2。
下面，如圖22C中所示，將光刻膠601去除。然后，在溝槽形成步驟S103中，用氧化硅膜5作為腐蝕掩模，通過(guò)各向異性腐蝕技術(shù)去掉露出硅襯底2的部分。因此，露出氧化硅膜3以由此形成隔離溝槽9和襯底接觸區(qū)10。此時(shí)，使襯底接觸區(qū)10和隔離溝槽9的側(cè)壁略微傾斜，以使在表面?zhèn)乳_(kāi)口的上端比露出每個(gè)氧化硅膜3的底部的直徑大。
接著，如圖22D中所示，在溝槽填充步驟S104，用LPCVD方法采用TEOS氣體將TEOS氧化物膜11淀積在晶片100的整個(gè)表面上，并完全地填充隔離溝槽9。
接著，如圖23A中所示，在掩模去除步驟S105中，在整個(gè)表面上深腐蝕淀積在晶片100表面上的TEOS氧化物膜11以及氧化硅膜5，從而露出元件形成區(qū)域50的硅襯底2。
接著，如圖23B中所示，在元件形成步驟S106，通過(guò)使用已知的方法形成場(chǎng)絕緣膜4和所要的元件。
接著，如圖23C中所示，在平整步驟S107中，通過(guò)CVD方法在晶片100的表面上淀積厚度為1.5μm的氧化硅膜52。然后，在整個(gè)表面上深腐蝕氧化硅膜52，以由此減少在元件形成區(qū)50中出現(xiàn)的段差31。
接著，如圖24A所示，執(zhí)行接觸步驟S108。當(dāng)形成第一和第二接觸孔時(shí)，在先形成元件的情況下，絕緣膜是(TEOS氧化物膜11+氧化硅膜3)和(TEOS氧化物膜11+氧化硅膜5)，這與上述實(shí)施例類似。但是，在先形成隔離溝槽時(shí)，絕緣膜是(氧化硅膜52+氧化硅膜3)和氧化硅膜52。其它過(guò)程與上述實(shí)施例中的類似。因此省略了詳細(xì)的說(shuō)明。另外，栓塞形成步驟S109及其后的步驟與上述實(shí)施例中的也非常相似。因而省略了各步驟的剖視圖及詳細(xì)說(shuō)明。作為預(yù)防，在栓塞形成步驟S109之后的剖視圖示于圖24D。這對(duì)應(yīng)于上述實(shí)施例的圖11E。
如上所述，在根據(jù)本發(fā)明的半導(dǎo)體器件中，從芯片表面上的外部連接電極到支撐襯底的路徑(包括接觸孔的填充材料)完全由金屬膜制成。這樣，該路徑的整個(gè)電阻可以充分地小，從而穩(wěn)定支撐襯底的電位。此外，在該制造方法中，隔離溝槽和襯底接觸區(qū)同時(shí)形成。當(dāng)用絕緣體填充隔離溝槽時(shí)，將襯底接觸區(qū)設(shè)計(jì)為不被填充。因此，只有開(kāi)口過(guò)程是為了開(kāi)出與支撐襯底連接的第一接觸孔而增加的。這樣，可以容易地制造半導(dǎo)體器件而不必實(shí)質(zhì)性地增加步驟。
權(quán)利要求
1.一種半導(dǎo)體器件，包括通過(guò)第一絕緣膜層疊在或鍵合于導(dǎo)電支撐襯底上的導(dǎo)電半導(dǎo)體襯底；將至少形成有所需元件的器件形成區(qū)與所述半導(dǎo)體襯底分隔的隔離溝槽；隔離溝槽；其中不存在所述半導(dǎo)體襯底的襯底接觸區(qū)；第二絕緣膜，其填充上述隔離溝槽并覆蓋所述襯底接觸區(qū)的表面；在所述半導(dǎo)體襯底上形成的外部連接電極；以及支撐襯底連接部分，其通過(guò)所述襯底接觸區(qū)中的所述第一絕緣膜和所述第二絕緣膜，以連接所述外部連接電極和所述支撐襯底。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述外部連接電極形成為通過(guò)所述半導(dǎo)體襯底上的第三絕緣膜。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述第三絕緣膜與所述第二絕緣膜相同。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述支撐襯底連接部分包括導(dǎo)電膜，其與所述外部連接電極連接并覆蓋所述第二絕緣膜；以及接觸部分，其貫通所述第一絕緣膜和所述第二絕緣膜，到達(dá)所述襯底接觸區(qū)中的所述支撐襯底。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述導(dǎo)電膜包含以鋁作為主要材料的金屬膜。
6.根據(jù)權(quán)利要求4或5所述的半導(dǎo)體器件，其中所述接觸部分由單個(gè)觸點(diǎn)形成。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述單個(gè)觸點(diǎn)包括形成在接觸孔側(cè)壁上的用于所述接觸的難熔金屬膜；并且所述導(dǎo)電膜填充形成有所述難熔金屬膜的所述接觸孔。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述單個(gè)觸點(diǎn)包括覆蓋接觸孔側(cè)壁以用于所述接觸的附加導(dǎo)電膜；形成在所述接觸孔側(cè)壁上的附加導(dǎo)電膜上的難熔金屬膜；以及所述導(dǎo)電膜填充形成有所述難熔金屬膜的所述接觸孔。
9.根據(jù)權(quán)利要求4或5所述的半導(dǎo)體器件，其中所述接觸部分包括多個(gè)以陣列形式設(shè)置的接觸栓塞。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述多個(gè)接觸栓塞由鎢形成。
11.一種制造半導(dǎo)體器件的方法，包括如下步驟(a)在芯片上的導(dǎo)電半導(dǎo)體襯底的器件形成區(qū)中至少形成一個(gè)所需要的元件，其中在所述芯片中通過(guò)第一絕緣膜在導(dǎo)電支撐襯底上形成有所述半導(dǎo)體襯底；(b)形成貫通所述半導(dǎo)體襯底而到達(dá)所述第一絕緣膜的溝槽；(c)在所述半導(dǎo)體襯底上形成第二絕緣膜，以填充所述溝槽和覆蓋襯底接觸區(qū)的側(cè)壁；(d)為所述元件形成元件接觸孔以通過(guò)所述第二絕緣膜；(e)在所述襯底接觸區(qū)形成接觸孔部分，以貫通所述第一和第二絕緣膜而到達(dá)所述支撐襯底；(f)用第一導(dǎo)電材料填充所述元件接觸孔；(g)用第二導(dǎo)電材料填充所述接觸孔部分；(h)形成與所述接觸孔部分連接的導(dǎo)電膜；和(i)形成與所述導(dǎo)電膜連接的外部連接電極。
12.根據(jù)權(quán)利要求11所述的方法，其中所述(d)形成步驟和所述(e)形成步驟同時(shí)執(zhí)行。
13.根據(jù)權(quán)利要求11所述的方法，其中所述(d)形成步驟包括第一曝光步驟，并且所述(e)形成步驟包括第二曝光步驟，所述第一曝光步驟和所述第二曝光步驟是獨(dú)立地執(zhí)行的。
14.根據(jù)權(quán)利要求13所述的方法，其中除了所述第一曝光步驟和所述第二曝光步驟外，所述(d)形成步驟和所述(e)形成步驟同時(shí)執(zhí)行。
15.根據(jù)權(quán)利要求11至14任一項(xiàng)所述的方法，其中所述(f)填充步驟和所述(g)填充步驟同時(shí)進(jìn)行。
16.根據(jù)權(quán)利要求11至14任一項(xiàng)所述的方法，其中所述(e)形成步驟包括如下步驟在所述襯底接觸區(qū)形成單個(gè)接觸孔。
17.根據(jù)權(quán)利要求16所述的方法，其中所述(g)填充步驟和所述(h)形成步驟同時(shí)進(jìn)行。
18.根據(jù)權(quán)利要求11至14任一項(xiàng)所述的方法，其中所述(e)形成步驟包括如下步驟在所述襯底接觸區(qū)形成以陣列形式排列的多個(gè)接觸孔。
全文摘要
一種半導(dǎo)體器件包括:通過(guò)第一絕緣膜層疊在或鍵合于導(dǎo)電支撐襯底上的導(dǎo)電半導(dǎo)體襯底,將至少形成有所需器件的器件形成區(qū)與半導(dǎo)體襯底隔離的隔離溝槽,一隔離溝槽,以及半導(dǎo)體襯底不存在的襯底接觸區(qū)。該半導(dǎo)體器件還包括第二絕緣膜,其填充上述隔離溝槽并覆蓋襯底接觸區(qū)的表面,在半導(dǎo)體襯底上形成的外部連接電極,以及一支撐襯底連接部分,其貫通襯底接觸區(qū)中的第一絕緣膜和第二絕緣膜,以連接外部連接電極和支撐襯底。
文檔編號(hào)H01L21/00GK1347146SQ0114151
公開(kāi)日2002年5月1日 申請(qǐng)日期2001年9月28日 優(yōu)先權(quán)日2000年9月28日
發(fā)明者小林研也 申請(qǐng)人:日本電氣株式會(huì)社