專利名稱：一種制造含有復(fù)合緩沖層半導體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導體功率器件的方法，特別涉及一種制造含有復(fù)合緩沖層半導體功率器件的方法。
本發(fā)明人的中國發(fā)明專利ZL91101845.X及美國發(fā)明專利5,216,275解決了上述問題，其解決方法是在p+區(qū)和n+區(qū)間用一個復(fù)合緩沖層(Composite Buffer Layer，或簡稱CB層)來耐壓。在CB層中含有兩種導電類型相反的區(qū)域，這兩種區(qū)域從平行于CB層與n+層(或p+層)界面的任一剖面來講，都是相間排列的。而在此之前所用的耐壓層都是單一導電類型的半導體。在該發(fā)明中還公布了用這種耐壓層的MOS管，單位面積的導通電阻Ron正比于擊穿電壓VB的1.3次方，這代表對通常耐壓層關(guān)系的一個突破，而MOS管其它的電性能也很好。
在過去幾年中，半導體功率器件的工業(yè)界中發(fā)生了重大變化。利用超結(jié)(Super Junction)器件的結(jié)構(gòu)(即CB層結(jié)構(gòu))的MOS管已能提供高電壓及大電流。
圖1(a)至圖1(b)表示一個超結(jié)功率器件1的制造方法；其過程是先用一個襯底2的半導體片生長第一外延層3。在該圖中襯底2是一個重摻雜的n+層，第一外延層3是輕摻雜n層，在這個層中離子注入一層p型區(qū)4。一般而言，每50到100伏的耐壓需要一個外延層。因此，對一個600V的晶體管，要依次再做圖1(a)中5，7，9，11及13的n型外延層，每次外延之后要做圖1(a)中的6，8，10，12及14的p型離子注入層。
形成的p型離子注入層4，6，8，10，12與14經(jīng)過擴散后形成了圖1(b)中的p區(qū)16，無離子注入影響的區(qū)域是n區(qū)15，這就形成了相間排列的p區(qū)與n區(qū)。然后再做器件層或稱器件特征層17。器件特征層17中含有離子注入形成的n+源區(qū)18，氧化層19及其上的金屬柵或多晶硅柵20。在兩個n+源區(qū)18之間還有一個p+區(qū)21，其下還有深結(jié)的p+區(qū)22，深p+區(qū)22與p+區(qū)21相聯(lián)接。
顯然，上述的制造方法很昂貴，而且由于外延會帶來缺陷，外延次數(shù)愈多，半導體的質(zhì)量愈差，器件的質(zhì)量也愈差。此外，在中國發(fā)明專利ZL91101845.X及美國發(fā)明專利5,216,275中還有一種重要的情形，即在相間排列的n區(qū)與p區(qū)間有一個薄的介質(zhì)層的情形。上述制造方法顯然無法用于此種情形。
為實現(xiàn)本發(fā)明的目的，我們給出一種制造含有復(fù)合緩沖層半導體器件的方法，它包括的步驟是在第一種導電類型的第一塊半導體片上覆蓋第一圖案的第一掩膜，所述第一圖案的第一掩膜使半導體表面有些地方有掩膜覆蓋而除這些地方外無掩膜覆蓋；腐蝕去除無掩膜覆蓋的半導體部分，形成第一個鑲嵌狀的有第一個深度的槽，它有底部及邊墻；在含有第一個鑲嵌狀的槽的第一塊半導體片上，在其槽的邊墻上形成一個薄的介質(zhì)層，和/或在其槽的底部形成一個薄的介質(zhì)層，和/或在槽的外部的半導體表面形成一個薄的介質(zhì)層；在第二種導電類型的第二塊半導體片上用第二圖案的第二掩膜覆蓋，所述第二圖案的第二掩膜使第二塊半導體片上有掩膜覆蓋的地方和第一塊半導體片的槽的底部形成的圖案一致；腐蝕去除第二塊半導體片上無掩膜覆蓋的半導體部分，形成第二個鑲嵌狀的槽，它有底部、邊墻，并有一個接近于第一個深度的槽深；在含有第二個鑲嵌狀的槽的第二塊半導體片上，在其槽的邊墻上形成一個薄的介質(zhì)層，和/或在其槽的底部形成一個薄的介質(zhì)層，和/或在槽的外部的半導體表面形成一個薄的介質(zhì)層；將已形成槽的第二塊半導體片的槽的外部的半導體表面與已形成槽的第一塊半導體片的槽的底部對接，第二塊半導體片的槽的底部與第一塊半導體片的槽的外部的半導體表面對接，兩塊半導體片的槽的邊墻與邊墻對接，使兩塊半導體片接合成為一塊半導體片；所述合成的一塊半導體片中的第一個深度的槽內(nèi)形成了復(fù)合緩沖層。
所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中制造的介質(zhì)層是二氧化硅。
所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第一個鑲嵌狀的槽的第一塊半導體片以及含有第二個鑲嵌狀的槽的第二塊半導體片上，在槽的邊墻、底部及槽的外部的半導體表面都形成一個薄的介質(zhì)層。
所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第一個鑲嵌狀的槽的第一塊半導體片上，在其槽的邊墻上形成一個薄的介質(zhì)層。
所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第一個鑲嵌狀的槽的第一塊半導體片上，在其槽的邊墻上及槽的底部形成一個薄的介質(zhì)層。
所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第二個鑲嵌狀的槽的第二塊半導體片上，在其槽的邊墻上形成一個薄的介質(zhì)層。
所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第二個鑲嵌狀的槽的第二塊半導體片上，在其槽的邊墻上及槽的底部形成一個薄的介質(zhì)層。
本發(fā)明提出的另一種不含介質(zhì)層的制造含有復(fù)合緩沖層半導體器件的方法，所包括的步驟是在第一種導電類型的第一塊半導體片上覆蓋第一圖案的第一掩膜，所述第一圖案的第一掩膜使半導體表面有些地方有掩膜覆蓋而除這些地方外無掩膜覆蓋；腐蝕去除無掩膜覆蓋的半導體部分，形成第一個鑲嵌狀的有第一個深度的槽，它有底部及邊墻；在第二種導電類型的第二塊半導體片上用第二圖案的第二掩膜覆蓋，所述第二圖案的第二掩膜使第二塊半導體片上有掩膜覆蓋的地方和第一塊半導體片的槽的底部形成的圖案一致；腐蝕去除第二塊半導體片上無掩膜覆蓋的半導體部分，形成第二個鑲嵌狀的槽，它有底部、邊墻，并有一個接近于第一個深度的槽深；將已形成槽的第二塊半導體片的槽的外部的半導體表面與已形成槽的第一塊半導體片的槽的底部對接，第二塊半導體片的槽的底部與第一塊半導體片的槽的外部的半導體表面對接，兩塊半導體片的槽的邊墻與邊墻對接，使兩塊半導體片接合成為一塊半導體片；所述合成的一塊半導體片中的第一個深度的內(nèi)槽形成了復(fù)合緩沖層。
上述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中形成第一個鑲嵌狀的槽的步驟是采用各向異性的腐蝕方法。
上述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中形成第二個鑲嵌狀的槽的步驟是采用各向異性的腐蝕方法。
上所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中第一塊半導體片及第二塊半導體片材料都是硅材料。
上述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述第一種導電類型的第一塊半導體片是含有第一種導電類型的第一外延層以及重摻雜的第一種導電類型的襯底，所述第一個鑲嵌狀的槽是形成于第一外延層內(nèi)，所述第一外延層的厚度接近于所述槽的第一個深度。
上所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述第二種導電類型的第二塊半導體片是含有第二種導電類型的第二外延層以及重摻雜的第二種導電類型的襯底，所述第二個鑲嵌狀的槽是形成于第二外延層內(nèi)，所述第二外延層的厚度接近于所述的槽的第一個深度。
上述的方法制造的含有復(fù)合緩沖層的半導體器件。
綜上所述，本發(fā)明提出一種簡易的CB層制造方法，它不需要多次外延，多次離子注入，多次光刻，因此其制造成本可以降低。
最近制造出一種新穎的MOSFET，稱為COOLMOST，由于其優(yōu)異的電特性，突破了傳統(tǒng)功率器件中導通電阻與擊穿電壓間的關(guān)系，被稱作是功率器件的里程碑。實際上，COOLMOST中所用的耐壓層是基于中國發(fā)明專利ZL91101845.X及美國發(fā)明專利5,216,275中提出的六角形圖案的CB結(jié)構(gòu)。此種器件也被稱為CBMOSFET或超結(jié)器件(Super-Junction Devices)。
用本發(fā)明所制造的器件含有一個第一導電類型材料的接觸層，它可以是n+型半導體也可以是p+型半導體，但在本發(fā)明中用n+型半導體來加以說明。在這個接觸層上造有許多個多角形元胞，每一個元胞具有一個含器件特征區(qū)域的器件特征層，器件特征層起第二種導電類型材料的作用，它可以起p+型半導體的作用，也可以起n+型半導體的作用，但在本發(fā)明中用p+型半導體來加以說明。在器件特征層及接觸層之間有一個復(fù)合緩沖層(Composite Buffer Layer)，簡稱CB層。CB層中含有第一種導電類型材料構(gòu)成的第一半導體區(qū)，此第一種導電類型的材料可以是n型半導體也可以是p型半導體，但在本發(fā)明中用n型導電材料來說明。CB層中還含有第二種導電類型材料構(gòu)成的第二半導體區(qū)，此第二種導電類型的材料可以是p型半導體也可以是n型半導體，但在本發(fā)明中用p型導電材料來說明。CB層中的第一種半導體區(qū)和第二種半導體區(qū)是交替排列的。CB層中第一種半導體區(qū)和第二種半導體區(qū)之間還可以有一個薄的介質(zhì)層(dielectric layer)將第一種半導體區(qū)和第二種半導體區(qū)隔開。CB層中的第二種半導體區(qū)與接觸層之間也可以有一個薄的介質(zhì)層將第二種半導體區(qū)與接觸層隔開。
本發(fā)明提供此種半導體器件的制造方法，它主要包含下述步驟首先，在一個有第一外延層的第一塊半導體片(wafer)上覆蓋掩膜，再用光刻或其它方法去除掩膜中的某些部分，形成一定圖案的第一掩膜，稱為第一圖案的第一掩膜。所述第一圖案的第一掩膜是指半導體表面有些地方有掩膜覆蓋而除這些地方外無掩膜覆蓋。
然后腐蝕去除第一塊半導體片上的第一外延層的無掩膜的部分，形成一個第一鑲嵌圖案，此圖案含有槽，此槽有邊墻和底部，槽深為第一深度。在此腐蝕步驟之后，可以在槽的邊墻形成介質(zhì)層，也可以在槽的底部也形成介質(zhì)層。也可以在第一塊半導體片上的第一外延層無槽的部分(即未經(jīng)刻槽的半導體片表面)也形成介質(zhì)層?；蛘?，也可以全部沒有介質(zhì)層。在第一塊半導體片的槽的底部形成第二個圖案。
在第二種導電類型的第二塊半導體片上覆蓋掩膜，再用光刻或其它方法去除掩膜中的某些部分，形成第二圖案的第二掩膜。所述第二圖案的第二掩膜使第二塊半導體片上有掩膜覆蓋的地方和第一塊半導體片的槽的底部形成的圖案一致。
腐蝕去除第二塊半導體片上無掩膜覆蓋的半導體部分，形成第二個鑲嵌狀的槽，它有底部、邊墻，并有一個接近于第一個深度的槽深。
在含有第二個鑲嵌狀的槽的第二塊半導體片上，可以在其槽的邊墻上形成一個薄的介質(zhì)層，也可以在其槽的底部形成一個薄的介質(zhì)層，也可以在槽的外部的半導體表面形成一個薄的介質(zhì)層?；蛘?，也可以全部沒有介質(zhì)層。
將已形成槽的第二塊半導體片的槽的外部的半導體表面與已形成槽的第一塊半導體片的槽的底部對接，第二塊半導體片的槽的底部與第一塊半導體片的槽的外部的半導體表面對接，兩塊半導體片的槽的邊墻與邊墻對接，使兩塊半導體片接合成為一塊半導體片。這一塊半導體片中在第一個深度之內(nèi)形成了復(fù)合緩沖層。
在中國發(fā)明專利ZL91101845.X及美國發(fā)明專利5,216,275中提出，CB結(jié)構(gòu)有許多種類型，圖2(a)和圖2(b)示出其中的兩種含CB結(jié)構(gòu)的RMOST的情形，一種是p型區(qū)24與n型區(qū)25之間沒有介質(zhì)層隔開，如圖2(a)所示。另一種是p型區(qū)24與n型區(qū)25之間有薄介質(zhì)層26隔開，且p型區(qū)24與n+型襯底23之間有薄介質(zhì)層27隔開，如圖2(b)所示。圖中28是n+源區(qū)，29是源襯底區(qū)，30是柵氧化層。
圖3(a)至圖3(d)為給出圖2(b)的斷面線II-II′上n區(qū)及p區(qū)的四種圖案安排。其中，虛線左面的區(qū)域代表有源區(qū)，箭頭48代表從有源區(qū)邊界到終端的方向。24代表CB結(jié)構(gòu)中的p區(qū)，25代表CB結(jié)構(gòu)中的n區(qū)，26代表CB結(jié)構(gòu)中的p區(qū)及n區(qū)之間的薄介質(zhì)層。
上述第一圖案的第一掩膜是指半導體表面有些地方有掩膜覆蓋而除這些地方外無掩膜覆蓋。對于圖3(a)至圖3(d)中的叉指條圖案，方形圖案，鑲嵌方格子圖案及六角形密堆積圖案的四種CB結(jié)構(gòu)，第一掩膜覆蓋的區(qū)域就分別象圖3(a)至圖3(d)中四個圖的n型區(qū)。換言之，做哪一種圖的CB結(jié)構(gòu)，第一圖案就如同哪一種圖中的n型區(qū)。
下面結(jié)合圖4(a)至圖4(h)說明本發(fā)明的制造CB層的方法，具體如下開始是用如圖4(a)的一塊材料，它是由n+襯底23上長了一個n型外延層31形成，此外延層可以是在襯底上先用HCl之類氣體在真空下高溫清洗表面，然后在高溫下暴露在硅烷(可用氫氣攜帶)之下，將硅沉積在n+襯底23上。
然后在n型外延層31上用掩膜進行光刻，使圖3(a)至圖3(d)所示的p區(qū)24無掩膜。再用各向異性的腐蝕方法將n型外延層31上無掩膜的部分進行刻蝕，從而在n型外延層31上形成槽，結(jié)果如圖4(b)所示。圖4(b)的槽的邊墻為傾斜的。此邊墻以愈直為愈好。因此宜采用選擇性強的各向異性的腐蝕方法。槽深可以直到n+襯底23，也可以略高于n+襯底23。
在完成刻槽后，可以在硅片上形成一個薄介質(zhì)層覆蓋，例如熱生長二氧化硅(SiO2)，結(jié)果如圖4(c)所示。該圖中n區(qū)25邊墻上的介質(zhì)層及無槽區(qū)的半導體表面的介質(zhì)層用33表示，底部的介質(zhì)層用32表示。
將另一塊p型半導體片，它是由p+襯底29上長了一個p型外延層34構(gòu)成，如圖4(d)所示，在p型外延層34上用掩膜進行光刻，使圖3(a)至圖3(d)所示的n區(qū)25無掩膜，再用各向異性腐蝕的方法將p型外延層34上無掩膜的部分進行刻蝕，從而在p型外延層34上形成槽，結(jié)果如圖4(e)所示。這里，也可像圖4(c)那樣熱生長氧化層，結(jié)果如圖4(f)所示，該圖中p區(qū)24邊墻上的介質(zhì)層及無槽區(qū)的半導體表面的介質(zhì)層用36表示，底部的介質(zhì)層用35表示。
在上述過程中，對p型半導體片所用的掩膜當然應(yīng)設(shè)計得使圖4(f)的頂部恰好適合圖4(c)的槽的底部，圖4(c)的頂部恰好適合圖4(f)的槽的底部，而且兩個槽的高度也一致。
兩個半導體片都準備好后，把它們圖案對準，如圖4(g)所示。然后使圖4(f)的頂部與圖4(c)槽的底部相接，加熱到約1100℃，使兩半導體片直接鍵合(Wafer Direct Bonding)，或通過氧化層而鍵合。
最后，將p+襯底29未刻蝕槽的部分經(jīng)過磨、拋或化機拋光(ChemicalMechanical Polishing)，暴露出如圖3(a)至圖3(d)所示的那樣的面，如圖4(h)所示，在槽的深度范圍內(nèi)就是p區(qū)與n區(qū)交替排列的CB層。
刻槽方法是半導體工業(yè)中常用的方法，考慮到化學腐蝕或反應(yīng)離子刻蝕等方法中常有的側(cè)向腐蝕，因此第二塊半導體片的掩膜圖案可能要略大于第一塊半導體片槽底部的圖案，以使得最后兩塊半導體片能夠處處緊密接合。
上述做CB層的方法中，如果兩塊半導體片均無介質(zhì)層，而且第二塊p型半導體片是p+襯底29上有p型外延層24的半導體片，其上的槽深接近于外延層的厚度，那么再做陽極接觸A及陰極接觸K，就做成了CB二極管，如圖5所示。這時，上述最后一步對半導體片的磨、拋不需要將圖3的圖案露出，而是留下一部分p+層29。
圖6給出用本發(fā)明方法做的高反壓CB二極管的另一個例子。這里第一塊半導體片及第二塊半導體片上均沒有外延層，兩塊半導體片均為非重摻雜的單晶，兩塊半導體片的槽深均應(yīng)略大于要求的耐壓層厚度。兩塊半導體片接合后，將兩邊有槽部分之外均經(jīng)磨、拋去除，形成圖中47部分。然后再在兩邊淀積p+區(qū)與n+區(qū)，這種p+區(qū)與n+區(qū)可以是采用圖中上面淀積p+多晶半導體38，下面淀積n+多晶半導體37，使兩種多晶半導體激光加熱再結(jié)晶而形成。p+區(qū)與n+區(qū)甚至可以用適當?shù)慕饘偬娲?，而做成肖特?Schottky)結(jié)。
下面所述制造含CB耐壓層器件的例子中，導通時均是電子導電，如果是雙極型晶體管，則發(fā)射極E聯(lián)的是n+發(fā)射區(qū)，基極B聯(lián)的是p基區(qū)，集電極C聯(lián)的是底部n+區(qū)。如果是MOST，則源極S聯(lián)的是n+源區(qū)及p+源襯底區(qū)，漏極D聯(lián)的是n+襯底，在各器件結(jié)構(gòu)的示意圖中，只畫出一個元胞的截面。
圖7給出用本發(fā)明的方法制造含CB耐壓層的雙極型晶體管的一個例子。這里第一塊半導體片是n+襯底23上有一個n型外延層25，刻槽到接近外延層的深度，第二塊半導體片是p+襯底29上有一個厚度接近于第一塊半導體片槽深的p型外延層24，而且第二塊半導體片的槽深也與第一塊半導體片的槽深一樣。第二塊半導體片沒有介質(zhì)層。第一塊半導體片的無槽的表面也沒有介質(zhì)層。兩塊半導體片結(jié)合后，p+襯底29直接與n區(qū)25聯(lián)結(jié)。經(jīng)磨、拋后成為圖中40的部分。再做n+發(fā)射區(qū)39和發(fā)射極E，基極B及集電極C的金屬接觸及聯(lián)線。
第一塊半導體片頂部沒有介質(zhì)層是很容易做到的。例如，在第一塊半導體片覆蓋介質(zhì)時將第一塊半導體片的頂部做有掩蔽，在覆蓋介質(zhì)后又將此掩蔽去除，又例如，在第一塊半導體片全部覆蓋介質(zhì)后將其表面磨、拋，使頂部介質(zhì)去除。
圖8給出用本發(fā)明制造含CB耐壓層的VDMOST的一個例子。這里第二塊半導體片是p+襯底29上有一個厚度小于第一塊半導體片槽深的p型外延層24。而第二塊半導體片的槽深與第一塊半導體片的槽深一樣，兩塊半導體片均沒有介質(zhì)層。將結(jié)合后的半導體片的p+襯底經(jīng)磨拋去除直到露出第一塊半導體片的n型外延層為止，形成如圖8中41的部分。然后做器件的有源區(qū)，包括n+源區(qū)28，柵氧化層30，柵電極G，源極S及漏極D。
圖9(a)和圖9(b)給出用本發(fā)明的方法制造有介質(zhì)層的CB耐壓層做VDMOST的兩個例子。設(shè)p區(qū)24與n區(qū)25及n+漏區(qū)23之間都有介質(zhì)。至少有兩種方法實現(xiàn)器件特征層一種如圖9(a)所示，源的電極接觸不僅是與n+源區(qū)28及p+源襯底區(qū)42相聯(lián)接，而且還必須與p區(qū)24的頂部相聯(lián)；另一種如圖9(b)所示，其中每個n區(qū)頂部被其兩旁源襯底的p+區(qū)42所夾的頸比圖9(a)為寬，從而導通電阻可進一步降低。但是，對這種情形，需要首先將n區(qū)25與p區(qū)24之間的最上面的介質(zhì)層去除。例如用化學腐蝕的方法。然后再在去除之處填上多晶半導體，再用激光加熱使這部分再結(jié)晶為單晶，再結(jié)晶的部分43在圖9(b)中是用交叉陰影區(qū)來表示的。
下面再對兩個半導體片相對鍵合時有介質(zhì)層將CB層中p區(qū)與其旁邊的n區(qū)及p區(qū)與n+接觸層隔開的晶體管的情形進行討論。
有介質(zhì)層的情形相比無介質(zhì)層的情形具有如下一些特殊的優(yōu)點1)在圖2(a)的情形，當在C點的橫向電場很高時，擊穿電壓無法再提高。其擊穿是沿圖中虛線44所示的電力線。在有介質(zhì)層的圖2(b)的情形，決定擊穿電壓的碰撞電離率的積分只沿其上部的電力線45(在p型區(qū)24內(nèi))或其下部的電力線46(在n型區(qū)25內(nèi))，因此擊穿電壓可以提高?；蛟谕瑯訐舸╇妷合?，n區(qū)25及p區(qū)24的摻雜可以更重，從而導通電阻降低。2)有介質(zhì)層的情形在制作CB層時，可選擇介質(zhì)層來阻擋CB層中n區(qū)及p區(qū)中雜質(zhì)在高溫過程中的擴散，使制造中控制變得容易。3)半導體如為Si，則有介質(zhì)層(例如SiO2層)的硅片鍵合是Si-SiO2-Si鍵合，這種鍵合比Si-Si直接鍵合容易做得更好。
但是有介質(zhì)層的CBMOSFET如不采取一定措施，則是一個常開型(Normally-on)器件，理由如下半導體器件在高反偏壓下的厚耗盡層內(nèi)的復(fù)合中心會產(chǎn)生電子-空穴對，按照肖克萊-里德-霍耳(Shockley-Read-Hall)理論，電子-空穴對產(chǎn)生的電流密度可用qniW/(τno+τpo)表示，其中τno及τpo分別是小訊號電子與空穴的壽命，ni是本征載流子濃度，W是耗盡層厚度，q是電子電荷。在器件關(guān)斷時，p區(qū)24產(chǎn)生的空穴可被電場掃向p+源襯底區(qū)29。而p區(qū)24產(chǎn)生的電子在p區(qū)24直接與n+漏區(qū)23相聯(lián)時，如圖2(a)所示，則可掃向該n+漏區(qū)23。但是如果在p區(qū)24與n+漏區(qū)23及n區(qū)25之間有介質(zhì)層存在，如圖2(b)所示，則電子會在p區(qū)24的最下面與n區(qū)25相近鄰的地方不斷堆積。這些堆積的電子會造成一個反型層，此反型層的負電荷改變了電場分布，從而使擊穿電壓下降。
實際上，上述電子漏電流的作用很容易去除，措施是將所有的p區(qū)24相聯(lián)。然后在有源區(qū)之外的終端區(qū)將p區(qū)24與n+漏區(qū)23直接相聯(lián)。圖3(a)至圖3(d)的箭頭48示出從有源區(qū)向終端的方向。
當然，如果CB層中p區(qū)底部與n+漏區(qū)的每個元胞中直接相聯(lián)，上述漏電子流的作用就會直接去除。這不僅要求第二塊半導體片無槽區(qū)的表面無介質(zhì)覆蓋，還要求第一塊半導體片槽的底部沒有介質(zhì)。后一個要求可以用RIE(反應(yīng)離子侵蝕法)或其它方法結(jié)合用掩膜來達到。
圖10給出用本發(fā)明的方法制造有介質(zhì)層的RMOST的一個例子。在第一塊有n型外延層并刻了槽的半導體片與第二塊有p型外延層并刻了槽的半導體片接合后，第二塊p+襯底29并不全部磨去，而是保留圖中p+區(qū)49的一個厚度。然后在n區(qū)25上方刻出一個槽，刻槽時將該介質(zhì)層也刻去。然后淀積n型半導體于槽的底部，如圖中50的部分。這樣n型區(qū)25頂部實際上通過n區(qū)50與p+型區(qū)29直接相聯(lián)。然后可用常規(guī)方法制造RMOST。
圖11給出用本發(fā)明的方法制造RMOST的又一個例子。這里要求第一塊半導體片有n+襯底及n型外延層，第二塊半導體片有p+襯底及p型外延層。還要求第一塊半導體片的槽的底部及槽外的表面無介質(zhì)層，第二塊半導體片槽的底部及槽外的表面也無介質(zhì)層。兩塊半導體片接合后形成圖中51的厚度區(qū)域，然后在p+區(qū)29形成n+源區(qū)28，再刻槽，然后再做柵氧化層30及電極。
在CB結(jié)構(gòu)中，p區(qū)與n+襯底界面的中央往往會產(chǎn)生最大的電場。為了進一步提高擊穿電壓，可使p區(qū)24下面的受主濃度比上面的低，甚至在p區(qū)24最下面從p型逐漸轉(zhuǎn)為n型。其結(jié)構(gòu)的一個例子如圖12所示，它和圖8的不同之處只是在p區(qū)最下面一部分變成輕摻雜n型區(qū)52。用本發(fā)明的思想也可以這樣來做，即將第二塊p+襯底上有p型外延層的半導體片的頂部再做n型外延層?；蛘撸贁U散n型雜質(zhì)，使得第二塊片的表面是n型。其它方法和做圖8的器件一樣。
對硅(Si)器件而言，上面所述的介質(zhì)層可以是一個SiO2層，也可以是別的介質(zhì)層，即使是在Si的表面長了氧化層，還可以覆蓋別的介質(zhì)層。后一種介質(zhì)層宜采用介電系數(shù)高且能使硅片結(jié)合得好的材料，介電系數(shù)高則對CB層中的n區(qū)電離施主的正電荷產(chǎn)生的電通量線在橫向被p區(qū)電離受主的負電荷產(chǎn)生的電通量線所終止的效果(即電荷補償效應(yīng))不會產(chǎn)生不良的影響。
上面對利用本發(fā)明制造器件的方法作了許多實例說明。顯然對于本領(lǐng)域的普通技術(shù)人員而言，還可以在本發(fā)明的思想指導下，作出多種變化及多種器件，因此，凡在本發(fā)明的精神范圍內(nèi)所作的一些顯而易見的變化，都應(yīng)包括在本發(fā)明的權(quán)利要求的保護范圍內(nèi)。
權(quán)利要求
1.一種制造含有復(fù)合緩沖層半導體器件的方法，所包括的步驟是在第一種導電類型的第一塊半導體片上覆蓋第一圖案的第一掩膜，所述第一圖案的第一掩膜使半導體表面有些地方有掩膜覆蓋而除這些地方外無掩膜覆蓋；腐蝕去除無掩膜覆蓋的半導體部分，形成第一個鑲嵌狀的有第一個深度的槽，它有底部及邊墻；在含有第一個鑲嵌狀的槽的第一塊半導體片上，在其槽的邊墻上形成一個薄的介質(zhì)層，和/或在其槽的底部形成一個薄的介質(zhì)層，和/或在槽的外部的半導體表面形成一個薄的介質(zhì)層；在第二種導電類型的第二塊半導體片上用第二圖案的第二掩膜覆蓋，所述第二圖案的第二掩膜使第二塊半導體片上有掩膜覆蓋的地方和第一塊半導體片的槽的底部形成的圖案一致；腐蝕去除第二塊半導體片上無掩膜覆蓋的半導體部分，形成第二個鑲嵌狀的槽，它有底部、邊墻，并有一個接近于第一個深度的槽深；在含有第二個鑲嵌狀的槽的第二塊半導體片上，在其槽的邊墻上形成一個薄的介質(zhì)層，和/或在其槽的底部形成一個薄的介質(zhì)層，和/或在槽的外部的半導體表面形成一個薄的介質(zhì)層；將已形成槽的第二塊半導體片的槽的外部的半導體表面與已形成槽的第一塊半導體片的槽的底部對接，第二塊半導體片的槽的底部與第一塊半導體片的槽的外部的半導體表面對接，兩塊半導體片的槽的邊墻與邊墻對接，使兩塊半導體片接合成為一塊半導體片；所述合成的一塊半導體片中的第一個深度之內(nèi)形成了復(fù)合緩沖層。
2.按照權(quán)利要求1所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中制造的介質(zhì)層是二氧化硅。
3.按照權(quán)利要求1所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第一個鑲嵌狀的槽的第一塊半導體片以及含有第二個鑲嵌狀的槽的第二塊半導體片上，在槽的邊墻、底部及槽的外部的半導體表面都形成一個薄的介質(zhì)層。
4.按照權(quán)利要求1所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第一個鑲嵌狀的槽的第一塊半導體片上，在其槽的邊墻上形成一個薄的介質(zhì)層。
5.按照權(quán)利要求1所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第一個鑲嵌狀的槽的第一塊半導體片上，在其槽的邊墻上及槽的底部形成一個薄的介質(zhì)層。
6.按照權(quán)利要求1所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第二個鑲嵌狀的槽的第二塊半導體片上，在其槽的邊墻上形成一個薄的介質(zhì)層。
7.按照權(quán)利要求1所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述含有第二個鑲嵌狀的槽的第二塊半導體片上，在其槽的邊墻上及槽的底部形成一個薄的介質(zhì)層。
8.一種制造含有復(fù)合緩沖層半導體器件的方法，所包括的步驟是在第一種導電類型的第一塊半導體片上覆蓋第一圖案的第一掩膜，所述第一圖案的第一掩膜使半導體表面有些地方有掩膜覆蓋而除這些地方外無掩膜覆蓋；腐蝕去除無掩膜覆蓋的半導體部分，形成第一個鑲嵌狀的有第一個深度的槽，它有底部及邊墻；在第二種導電類型的第二塊半導體片上用第二圖案的第二掩膜覆蓋，所述第二圖案的第二掩膜使第二塊半導體片上有掩膜覆蓋的地方和第一塊半導體片的槽的底部形成的圖案一致；嵌狀的槽，它有底部、邊墻，并有一個接近于第一個深度的槽深；將已形成槽的第二塊半導體片的槽的外部的半導體表面與已形成槽的第一塊半導體片的槽的底部對接，第二塊半導體片的槽的底部與第一塊半導體片的槽的外部的半導體表面對接，兩塊半導體片的槽的邊墻與邊墻對接，使兩塊半導體片接合成為一塊半導體片；所述合成的一塊半導體片中的第一個深度之內(nèi)形成了復(fù)合緩沖層。
9.按照權(quán)利要求1或8所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中形成第一個鑲嵌狀的槽的步驟是采用各向異性的腐蝕方法。
10.按照權(quán)利要求1或8所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中形成第二個鑲嵌狀的槽的步驟是采用各向異性的腐蝕方法。
11.按照權(quán)利要求1或8所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中第一塊半導體片及第二塊半導體片材料都是硅材料。
12.按照權(quán)利要求1或8所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述第一種導電類型的第一塊半導體片是含有第一種導電類型的第一外延層以及重摻雜的第一種導電類型的襯底，所述第一個鑲嵌狀的槽是形成于第一外延層內(nèi)，所述第一外延層的厚度接近于所述槽的第一個深度。
13.按照權(quán)利要求1或8所述的一種制造含有復(fù)合緩沖層半導體器件的方法，其中所述第二種導電類型的第二塊半導體片是含有第二種導電類型的第二外延層以及重摻雜的第二種導電類型的襯底，所述第二個鑲嵌狀的槽是形成于第二外延層內(nèi)，所述第二外延層的厚度接近于所述的槽的第一個深度。
14.按照權(quán)利要求1或8所述的方法制造的含有復(fù)合緩沖層的半導體器件。
全文摘要
一種制造CB結(jié)構(gòu)耐壓層的方法，它是將一塊n型半導體片與一塊p型半導體片各自均刻了槽，n型材料有槽的地方恰好是p型材料沒有槽的地方，反之亦然。兩塊半導體片的槽深相等，將兩塊半導體片相對接，使兩塊半導體片的槽被彼此相互填滿，再進行化學鍵合，鍵合也可通過薄的介質(zhì)層(如SiO
文檔編號H01L29/78GK1411036SQ0114199
公開日2003年4月16日 申請日期2001年9月27日 優(yōu)先權(quán)日2001年9月27日
發(fā)明者陳星弼 申請人:同濟大學