專利名稱：快閃存儲(chǔ)胞形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種存儲(chǔ)胞形成方法，特別是一種具有埋置式擴(kuò)散區(qū)氧化層(Buried Diffusion Oxide)的存儲(chǔ)胞的形成方法。
背景技術(shù)：
可擦去可編程只讀存儲(chǔ)器(EEPROM)是當(dāng)今個(gè)人電腦與電子裝置中廣泛應(yīng)用的存儲(chǔ)器元件。早期可擦去可編程只讀存儲(chǔ)器的存儲(chǔ)胞包含一浮置閘極(Floating Gate)，以此浮置閘極進(jìn)行寫(xiě)入、抹除等動(dòng)作，并于電源切斷后仍能儲(chǔ)存資料。傳統(tǒng)的可擦去可編程只讀存儲(chǔ)器的存儲(chǔ)胞通常占據(jù)頗大的表面積。存儲(chǔ)胞的數(shù)據(jù)讀寫(xiě)的速度則在150ns與200ns之間。后期的可擦去可編程只讀存儲(chǔ)器的數(shù)據(jù)讀寫(xiě)的速度則在70ns與80ns之間，此可擦去可編程只讀存儲(chǔ)器也稱為決閃存儲(chǔ)器。進(jìn)行數(shù)據(jù)儲(chǔ)存時(shí)，施加8伏特電壓于源極與汲極之間。此時(shí)控制閘極也施加相同大小逆偏壓，而熱電子便自源極射出，而于接近汲極時(shí)，這些熱電子隧穿通過(guò)氧化層并進(jìn)入及陷于(Trapped)浮置閘極中。于抹除數(shù)據(jù)時(shí)，通過(guò)施加一正電壓至源極與一負(fù)電壓于控制閘極，陷于浮置閘極中的電子則自浮置閘極射出隧穿通過(guò)氧化層，即完成數(shù)據(jù)抹除的動(dòng)作。因此原先儲(chǔ)存的數(shù)據(jù)即被抹除而浮置閘極則回復(fù)到儲(chǔ)存數(shù)據(jù)前的狀態(tài)。
圖1A顯示在一傳統(tǒng)的快閃存儲(chǔ)胞形成過(guò)程中一存儲(chǔ)胞區(qū)(Cell Region)與一周邊區(qū)(Periphery Region)的剖面圖。一隧穿氧化層(Tunnel Oxide Layer)101、一多晶硅層102與一氮化硅層104形成于一底材100上。圖中可見(jiàn)溝渠形成于多晶硅層102與氮化硅層104內(nèi)，并填入一二氧化硅層106。具有圖1A中所示的輪廓的二氧化硅層106是以以高密度等離子體(High Density Plasma)化學(xué)氣相沉積形成。圖1B顯示蝕刻二氧化硅層106的結(jié)果。二氧化硅層106位于存儲(chǔ)胞區(qū)的部份則被蝕刻以形成埋藏?cái)U(kuò)散區(qū)氧化物(Buried DiffusionOxide)。圖1C顯示形成一光阻層108于存儲(chǔ)胞區(qū)上及移除二氧化硅層106位于周邊區(qū)的部份。于接下來(lái)的步驟中，如圖1D所示，光阻層108與氮化硅層104依序被移除，然后一多晶硅層(未圖示)沉積覆蓋底材100。上述傳統(tǒng)的快閃存儲(chǔ)胞形成過(guò)程中氮化硅層的使用使得快閃存儲(chǔ)胞形成過(guò)程繁瑣并且耗時(shí)。因氮化硅層的使用而必需進(jìn)行的微影與蝕刻步驟顯得多余，而上述傳統(tǒng)的快閃存儲(chǔ)胞形成方法也將逐漸不符合現(xiàn)代集成電路制作的需求。

發(fā)明內(nèi)容
本發(fā)明的目的為提供一種具有埋置式擴(kuò)散區(qū)氧化層的存儲(chǔ)胞的形成方法，以使步驟減少及生產(chǎn)效率提高。
為實(shí)現(xiàn)上述目的，本發(fā)明的具有埋置式擴(kuò)散區(qū)氧化層的快閃存儲(chǔ)胞的形成方法，其特點(diǎn)是至少包含下列步驟提供一底材，該底材具有一閘極氧化層與第一導(dǎo)體層于其上；形成數(shù)個(gè)溝渠進(jìn)入該閘極氧化層與該第一導(dǎo)體層以曝露出該底材；以一介電材料填滿該溝渠達(dá)一特定高度以形成一擴(kuò)散區(qū)氧化層；部份移除該第一導(dǎo)體層使其降低厚度達(dá)一比該特定高度還低的特定值；及形成一第二導(dǎo)體層覆蓋該第一導(dǎo)體層與該介電材料。
為更清楚理解本發(fā)明的目的、特點(diǎn)和優(yōu)點(diǎn)，下面將結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)說(shuō)明。


圖1A是顯示在一傳統(tǒng)的快閃存儲(chǔ)胞形成過(guò)程中一存儲(chǔ)胞區(qū)與一周邊區(qū)的剖面圖；圖1B是顯示蝕刻圖1A中的二氧化硅層的結(jié)果的剖面圖；圖1C是顯示形成一光阻層于存儲(chǔ)胞區(qū)上的剖面圖；圖1D是顯示移除氮化硅層的結(jié)果的剖面圖；圖2A是顯示依序形成一導(dǎo)體層與一介電反反射層于一底材上，且形成溝渠于導(dǎo)體層內(nèi)以暴露出底材200的結(jié)果剖面圖；圖2B是顯示以一介電材料填滿溝渠并移除介電反反射層以形成埋藏?cái)U(kuò)散區(qū)氧化物的結(jié)果的剖面圖；圖2C是顯示移除圖2B中的導(dǎo)體層的一部份的結(jié)果的剖面圖；及圖2D是顯示形成一導(dǎo)體層覆蓋底材的結(jié)果的剖面圖。
具體實(shí)施例方式
在此必須說(shuō)明的是以下描述的方法步驟及結(jié)構(gòu)并不包含完整的工藝。本發(fā)明可以通過(guò)各種集成電路制作技術(shù)來(lái)實(shí)施，在此僅提及了解本發(fā)明所需的工藝技術(shù)。
以下將根據(jù)本發(fā)明所附圖示的實(shí)施例進(jìn)行詳細(xì)的說(shuō)明，請(qǐng)注意圖示均為簡(jiǎn)單的形式且未依照比例描繪，而尺寸均被夸大以利于了解本發(fā)明。
參考圖2A所示，一隧穿氧化層或通道氧化層(Tunnel Oxide Layer)201、一導(dǎo)體層202與一介電反反射層(Dielectric Anti-Reflective Coating Layer)204依序形成于一底材200上，且溝渠形成于導(dǎo)體層202內(nèi)以暴露出底材200。介電反反射層204實(shí)際上可省略，完全視需要而定。此底材200至少包含一具有<100>晶格方向的硅底材，但不限于具有<100>晶格方向的硅底材。底材200也可包含其他的半導(dǎo)體底材，例如一絕緣層上有硅(Silicon on Insulator)的底材。導(dǎo)體層202至少包含一以傳統(tǒng)化學(xué)氣相沉積法形成的多晶硅層，但不限于以傳統(tǒng)化學(xué)氣相沉積法形成的多晶硅層。其他符合本發(fā)明精神的的材料也不應(yīng)被排除。導(dǎo)體層202的厚度為大于500埃，而以2200埃較佳。溝渠可以傳統(tǒng)的蝕刻法與微影工藝形成。蝕刻工藝又以非等向性蝕刻法例如反應(yīng)性離子蝕刻法較佳。此溝渠是用于形成埋藏?cái)U(kuò)散區(qū)氧化物(Buried Diffusion Oxide)。
參考圖2B所示，將一介電材料206填入溝渠以形成埋藏?cái)U(kuò)散區(qū)氧化物。溝渠的填滿是由以下的步驟完成。首先，介電材料206被以例如高密度等離子體輔助化學(xué)氣相沉積(HDPCVD)法的傳統(tǒng)化學(xué)氣相沉積法形成覆蓋底材200。然后以化學(xué)機(jī)械研磨法將介電材料206平坦化，并將介電反反射層204移除，以暴露出導(dǎo)體層202。介電材料206至少包含二氧化硅，但不限于二氧化硅。
參考圖2C所示，導(dǎo)體層202的一層被以傳統(tǒng)的蝕刻法移除。此蝕刻法可為濕式蝕刻法或是干式蝕刻法。此層的厚度為250埃至1500埃之間。未被移除的導(dǎo)體層202厚度以800埃較佳。參考圖2D所示，一導(dǎo)體層208形成覆蓋底材200。導(dǎo)體層208至少包含一以傳統(tǒng)化學(xué)氣相沉積法形成的多晶硅層，但不限于以傳統(tǒng)化學(xué)氣相沉積法形成的多晶硅層。導(dǎo)體層208是用于增加導(dǎo)體層202的表面積與作為快閃存儲(chǔ)胞的浮置閘極。
與傳統(tǒng)的快閃存儲(chǔ)胞形成方式不同的是，本發(fā)明使用一直接制凹(Recess)工藝以取代傳統(tǒng)快閃存儲(chǔ)胞形成方式中利用氮化硅來(lái)形成較高埋置式擴(kuò)散區(qū)氧化層的工藝，使得所需的方法步驟得以精簡(jiǎn)。如同圖1A至圖1C以及發(fā)明背景中所描述的那樣，傳統(tǒng)快閃存儲(chǔ)胞形成方式中氮化硅的使用需要進(jìn)行多次的微影與蝕刻步驟。為了要形成快閃存儲(chǔ)胞，兩次蝕刻步驟與一次微影工藝被用于依序移除分別位于周邊區(qū)與存儲(chǔ)胞區(qū)的氮化硅層104。而本發(fā)明可以較精簡(jiǎn)的步驟達(dá)成相同的目的。這是通過(guò)形成于周邊區(qū)與存儲(chǔ)胞區(qū)上的導(dǎo)體層202的制凹(Recess)方式實(shí)現(xiàn)，且不需進(jìn)行顯得多余的微影與蝕刻步驟。
上述有關(guān)發(fā)明的詳細(xì)說(shuō)明僅為具體實(shí)施例并非對(duì)本發(fā)明的限制。其他不脫離本發(fā)明的精神的等效改變或等效替換均應(yīng)包含在的權(quán)利要求書(shū)所限定的本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1.一種具有埋置式擴(kuò)散區(qū)氧化層的快閃存儲(chǔ)胞的形成方法，其特征在于至少包含下列步驟提供一底材，該底材具有一閘極氧化層與第一導(dǎo)體層于其上；形成數(shù)個(gè)溝渠進(jìn)入該閘極氧化層與該第一導(dǎo)體層以曝露出該底材；以一介電材料填滿該溝渠達(dá)一特定高度以形成一擴(kuò)散區(qū)氧化層；部份移除該第一導(dǎo)體層使其降低厚度達(dá)一比該特定高度還低的特定值；及形成一第二導(dǎo)體層覆蓋該第一導(dǎo)體層與該介電材料。
2.如權(quán)利要求1所述的方法，其特征在于，所述的第一導(dǎo)體層的厚度大于500埃。
3.如權(quán)利要求1所述的方法，其特征在于，所述的第一導(dǎo)體層的厚度為2200埃。
4.如權(quán)利要求1所述的方法，其特征在于，所述的第一導(dǎo)體層至少包含一多晶硅層。
5.如權(quán)利要求1所述的方法，其特征在于，所述的介電材料至少包含二氧化硅。
6.如權(quán)利要求1所述的方法，其特征在于，所述的第一導(dǎo)體層的厚度為250埃至1500埃之間。
7.如權(quán)利要求1所述的方法，其特征在于，所述的第二導(dǎo)體層至少包含一多晶硅層。
全文摘要
本發(fā)明有關(guān)一種具有埋置式擴(kuò)散區(qū)氧化層的存儲(chǔ)胞的形成方法,此方法至少包含下列步驟。首先提供一底材,該底材具有一閘極氧化層與一第一導(dǎo)體層于其上,接著形成數(shù)個(gè)溝渠進(jìn)入該閘極氧化層與該第一導(dǎo)體層以曝露出該底材。然后以一介電材料填滿該溝渠,且達(dá)一特定高度以形成一擴(kuò)散區(qū)氧化層并部份移除該第一導(dǎo)體層使其降低厚度達(dá)一比該特定高度還低的特定值及形成一第二導(dǎo)體層覆蓋該第一導(dǎo)體層與該介電材料。
文檔編號(hào)H01L21/8239GK1423322SQ01142998
公開(kāi)日2003年6月11日 申請(qǐng)日期2001年12月5日 優(yōu)先權(quán)日2001年12月5日
發(fā)明者張炳一, 劉婉懿 申請(qǐng)人:旺宏電子股份有限公司