專利名稱：編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種非揮發(fā)性內(nèi)存的制造與操作方法，且特別是有關(guān)于一種可以相同單一工藝同時(shí)形成編碼型(code cell)及數(shù)據(jù)型(datacell)的內(nèi)嵌式閃存結(jié)構(gòu)的制造方法與對(duì)應(yīng)此結(jié)構(gòu)的操作方法。
如上所述，由于此兩種類型的存儲(chǔ)單元各職所司，且結(jié)構(gòu)上有些微差異一、數(shù)據(jù)型內(nèi)存(data flash)需要大容量，但單一位的讀取速度慢，并且需要搭配頁(yè)編程、頁(yè)讀取，以增加速度；二、編碼型內(nèi)存(codeflash)的容量要求不高，但對(duì)于單一位的讀取速度較高。因此，兩者因?yàn)樽x取速度與容量要求不同，故在傳統(tǒng)浮置柵極結(jié)構(gòu)及NROM結(jié)構(gòu)的結(jié)構(gòu)下，并無(wú)法同時(shí)制作。即，此兩類存儲(chǔ)單元是屬于不同規(guī)格的。因此，以目前的技術(shù)要形成此種具有編碼型與數(shù)據(jù)型兩種存儲(chǔ)單元，會(huì)因規(guī)格不同，而無(wú)法同時(shí)制造出數(shù)據(jù)型存儲(chǔ)單元區(qū)域與編碼型存儲(chǔ)單元區(qū)域。為了形成此種具有編碼型與數(shù)據(jù)型兩種存儲(chǔ)單元，目前便需要利用兩種工藝來(lái)分別形成數(shù)據(jù)型存儲(chǔ)單元區(qū)域與編碼型存儲(chǔ)單元區(qū)域。此外，因?yàn)槟壳熬幋a型存儲(chǔ)單元的操作方式，所以無(wú)法使用與數(shù)據(jù)型存儲(chǔ)單元相同的工藝來(lái)同時(shí)制作出編碼型的存儲(chǔ)單元。
因此，公知的方法會(huì)使得在工藝的步驟變得復(fù)雜，而使成本增加。此外，由于需要兩種工藝，工藝的整合若不好時(shí)，更會(huì)導(dǎo)致產(chǎn)品的合格率降低。
本發(fā)明的另一目的為提出一種編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法及其操作方法，其可以利用在信道的源極/漏極端儲(chǔ)存電子，可作為雙位存儲(chǔ)單元的高容量數(shù)據(jù)型存儲(chǔ)單元。此外，編碼型存儲(chǔ)單元利用對(duì)稱型的雙信道，將電子儲(chǔ)存在位線的兩端，可在相同讀取電壓下，大幅提高輸出讀取電流。
為了達(dá)到上述的目的，本發(fā)明提出一種編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法及其操作方法，其簡(jiǎn)述如下本發(fā)明提出一種編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法。首先提供一基底。接著，形成復(fù)數(shù)條位線于該基底上，并于該些位線上形成復(fù)數(shù)個(gè)隔離結(jié)構(gòu)。電荷陷入層形成于該些隔離結(jié)構(gòu)之間。復(fù)數(shù)條字符線形成于該些隔離結(jié)構(gòu)與該電荷陷入層上，該些字符線與該些位線呈現(xiàn)交叉狀態(tài)，以形成一閃存結(jié)構(gòu)。最后，依實(shí)際需求，將閃存結(jié)構(gòu)分割成數(shù)據(jù)型存儲(chǔ)單元區(qū)域與編碼型存儲(chǔ)單元區(qū)域。
上述的隔離結(jié)構(gòu)可以是埋入式氧化層。電荷陷入層可以例如由一三層絕緣層結(jié)構(gòu)所構(gòu)成。此三層絕緣層結(jié)構(gòu)為一氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)結(jié)構(gòu)。
本發(fā)明還提出一種編碼型快閃存儲(chǔ)單元的編程、擦除與讀取方法。編碼型存儲(chǔ)單元具有第一位線與字符線，且第二與第三位線位于第一位線的兩旁。當(dāng)要編程編碼型存儲(chǔ)單元時(shí)，便施加一正高電壓于第一位線，施加一正高電壓于字符線，并且將第二與第三位線施加零偏壓。當(dāng)要擦除編碼型存儲(chǔ)單元時(shí)，便施加一正高電壓于第一位線，施加一負(fù)高電壓于字符線，并且將第二與第三位線浮置(floating)，不施加任何電壓。當(dāng)要讀取編碼型存儲(chǔ)單元時(shí)，便施加第一讀取電壓于字符線，施加第二讀取電壓于第二與第三位線，并且將第一位線施加零偏壓。
由上述的操作方法，每一編碼型存儲(chǔ)單元具有雙信道結(jié)構(gòu)。配合此操作方法，便可以使用單一工藝來(lái)同時(shí)制作出數(shù)據(jù)型存儲(chǔ)單元區(qū)域與編碼型存儲(chǔ)單元區(qū)域。
附圖標(biāo)記說(shuō)明10基底 22氧化物層24氮化物層 26氧化物層
28字符線30、32位線40數(shù)據(jù)型存儲(chǔ)單元42、44、46埋入式氧化層 50位線60編碼型存儲(chǔ)單元100基底112氧化物層 114氮化物層116氧化物層 120字符線140、142、144位線 130埋入式氧化層150編碼型存儲(chǔ)單元 200間隙氧化層數(shù)據(jù)型存儲(chǔ)單元形成于基底10上，在基底10上具有一氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)層，其包括氧化物層22、氮化物層24與氧化物層26。氧化物層22與氧化物層26的材料可以是氧化硅，其中氧化物層22做為存儲(chǔ)單元的穿隧氧化層。氮化物層24的材料可以為氮化硅，其做為電荷陷入層用。信道中的電子可以由柵極28(字符線)與漏極30間的高電場(chǎng)而吸入到氮化物層24。因?yàn)榈飳訛榻^緣層，所以被吸入的電子不會(huì)均勻地分布于其中，而會(huì)分布于存儲(chǔ)單元的漏極30或源極32側(cè)，例如

圖1A中的位置A或B。因而，一個(gè)數(shù)據(jù)型的存儲(chǔ)單元40是可以儲(chǔ)存兩個(gè)位的。圖中的漏極30或源極32分別形成于絕緣結(jié)構(gòu)下，例如埋入式氧化層(buried oxide)42、44。
如圖1B所示，其為圖1A中的數(shù)據(jù)型存儲(chǔ)單元的俯視示意圖。如圖所示，存儲(chǔ)單元陣列由數(shù)條字符線WL與數(shù)條位線BL交叉所構(gòu)成。當(dāng)要將電子編程到一存儲(chǔ)單元中時(shí)，把要編程的那一邊做為存儲(chǔ)單元的漏極30，而另一邊做為源極32。接著，在柵極(字符線)28與漏極30施加適當(dāng)?shù)木幊屉妷?，使電子被編程到存?chǔ)單元40中靠近漏極30的氮化物層，例如圖1A中的位置A。接著，若要讀取此存儲(chǔ)單元40時(shí)，會(huì)在柵極(字符線)28、漏極30與源極32施加適當(dāng)?shù)淖x取電壓；例如，柵極施加正讀取電壓，漏極30施加0V，源極32施加正讀取電壓。此時(shí)，讀取電流ID會(huì)從漏極30經(jīng)由ONO層底下的信道流到源極32，由測(cè)量此讀取電流ID便可以知道存儲(chǔ)單元40的編程/擦除狀態(tài)。
圖2A為一般閃存中的編碼型存儲(chǔ)單元的剖面結(jié)構(gòu)示意圖。圖2B為一般閃存中的編碼型存儲(chǔ)單元的俯視示意圖。編碼型存儲(chǔ)單元也是形成于基底10上，在基底10上同樣具有一ONO層，其具有與第1A圖相同的構(gòu)造。每一個(gè)編碼型存儲(chǔ)單元60僅能儲(chǔ)存一位，如在位線50兩側(cè)邊緣的位置A與B等。
以下將針對(duì)編程、擦除與讀取等操作來(lái)進(jìn)行說(shuō)明。因此本發(fā)明所提出的編碼型存儲(chǔ)單元的操作方式，編碼型與數(shù)據(jù)型存儲(chǔ)單元便可以利用同一工藝，于單一工藝中同時(shí)形成。
圖3為本發(fā)明的編碼型存儲(chǔ)單元的編程操作方式。如圖3所示，編碼型存儲(chǔ)單元150形成于基底100上。在基底100上具有一氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)層，其包括氧化物層112、氮化物層114與氧化物層116。氧化物層112與氧化物層116的材料可以是氧化硅，其中氧化物層112做為存儲(chǔ)單元的穿隧氧化層。氮化物層114的材料可以為氮化硅，其做為電荷陷入層用。圖中的位線BL1、BL2與BL3分別形成于絕緣結(jié)構(gòu)130下，例如埋入式氧化層(buriedoxide)130。
當(dāng)要對(duì)編碼型存儲(chǔ)單元150編程時(shí)，將要編程的那一條位線BL1當(dāng)作漏極140，而將位線BL1兩側(cè)的位線BL2、BL3當(dāng)作源極142、144。接著，于字符線(柵極)120與漏極140施加適當(dāng)?shù)碾妷簛?lái)進(jìn)行編程。例如，在字符線120施加一正的高電壓，在位線BL1(漏極140)施加正的高電壓，并且在位線BL2、BL3(即，源極142、144)給予零偏壓。由上述的偏壓狀態(tài)，信道熱載子(如電子)會(huì)因?yàn)榫幋a型存儲(chǔ)單元150的柵極與漏極間的高電場(chǎng)，而從源極142、144兩端，將信道熱電子陷入于編碼型存儲(chǔ)單元150的ONO層的氮化物層114的位置A與B。即，信道熱電子會(huì)被陷于位BBL1的兩側(cè)邊緣。
圖4為本發(fā)明的編碼型存儲(chǔ)單元的擦除操作方式，其中與圖3相同標(biāo)號(hào)代表同一構(gòu)件。如圖4所示，當(dāng)要對(duì)編碼型存儲(chǔ)單元150擦除時(shí)，將要擦除的那一條位線BL1當(dāng)作漏極140，而將位線BL1兩側(cè)的位線BL2、BL3當(dāng)作源極142、144。接著，于字符線(柵極)120與漏極140施加適當(dāng)?shù)碾妷簛?lái)進(jìn)行擦除。例如，在字符線120施加一負(fù)的高電壓，在位線BL1(漏極140)施加正的高電壓，并且將位線BL2、BL3(即，源極142、144)浮置(floating)，不施加任何電壓。由上述的偏壓狀態(tài)，信道熱載子(如電洞)會(huì)因?yàn)榫幋a型存儲(chǔ)單元150的柵極與漏極間的高電場(chǎng)，而信道熱電洞由帶對(duì)帶穿隧(band-to-band tunneling)效應(yīng)，而被吸入到編碼型存儲(chǔ)單元150的ONO層的氮化物層114的位置A與B。此些電洞會(huì)與先前編程進(jìn)去的電子相互補(bǔ)償而抵銷，進(jìn)而將存儲(chǔ)單元150擦除。
圖5為本發(fā)明的編碼型存儲(chǔ)單元的讀取操作方式，其中與圖3相同標(biāo)號(hào)代表同一構(gòu)件。如圖5所示，當(dāng)要對(duì)編碼型存儲(chǔ)單元150讀取時(shí)，將要讀取的那一條位線BL1當(dāng)作漏極140，而將位線BL1兩側(cè)的位線BL2、BL3當(dāng)作源極142、144。接著，于字符線(柵極)120與源極142、144施加適當(dāng)?shù)淖x取電壓，并且將位線BL1給予零偏壓。因此，進(jìn)行讀取存儲(chǔ)單元150。利用本發(fā)明的操作方法，讀取電流Ir會(huì)從中央的做為漏極140的位線BL1流到兩旁的位線BL2、BL3。即，每一個(gè)編碼型存儲(chǔ)單元均有兩信道(dual channel)結(jié)構(gòu)(以圖來(lái)看便是左右兩個(gè))，所以讀取電流便可以加倍。
本發(fā)明的編碼型存儲(chǔ)單元在操作時(shí)，主要將要被編程、擦除或讀取的存儲(chǔ)單元所在的位線做為漏極，而其兩旁的位線做為源極，使其具有兩信道。即，本發(fā)明改變一般編碼型存儲(chǔ)單元的編程與讀取的方法。在編程時(shí)，電子會(huì)從漏極兩旁的源極流到漏極，在由柵極與漏極間的高電場(chǎng)而被注入到陷入層中。另一方面，在讀取時(shí)，讀取電流會(huì)從漏極往兩旁的源極流動(dòng)。因此，在相同的讀取電壓下，可以大幅提高輸出讀取電流。以下，將本發(fā)明的編碼型存儲(chǔ)單元的各種操作模式整理如下表 在如上所述的編碼型存儲(chǔ)單元的操作方式，可以同一工藝來(lái)完成編碼型存儲(chǔ)單元區(qū)域與數(shù)據(jù)型存儲(chǔ)單元區(qū)域。如圖6為編碼型及數(shù)據(jù)型的內(nèi)嵌式閃存結(jié)構(gòu)的俯視圖。在此并不詳述閃存的詳細(xì)工藝，熟悉此存儲(chǔ)者當(dāng)可以運(yùn)用任何可行的工藝來(lái)達(dá)到圖6的結(jié)構(gòu)。如圖6所示的內(nèi)存陣列，首先完成所有字符線與位線的結(jié)構(gòu)，其包括復(fù)數(shù)條字符線(例如WL1～WL4)與復(fù)數(shù)條位線(未為出)。位線主要位于埋入式氧化層160的下方。字符線WL之間則可以用絕緣層來(lái)加以隔離，例如間隙氧化層。
配合圖3到圖5，首先，提供一基底100。接著，形成復(fù)數(shù)條位線于該基底上，并于該些位線上形成復(fù)數(shù)個(gè)隔離結(jié)構(gòu)160。電荷陷入層170形成于該些隔離結(jié)構(gòu)之間。復(fù)數(shù)條字符線WL形成于該些隔離結(jié)構(gòu)160與電荷陷入層170上，該些字符線WL與該些位線呈現(xiàn)交叉狀態(tài)，以形成一閃存結(jié)構(gòu)。最后，依實(shí)際需求，將閃存結(jié)構(gòu)分割成數(shù)據(jù)型存儲(chǔ)單元區(qū)域180與編碼型存儲(chǔ)單元區(qū)域190。上述的隔離結(jié)構(gòu)可以是埋入式氧化層。電荷陷入層可以例如由一三層絕緣層結(jié)構(gòu)構(gòu)成。此三層絕緣層結(jié)構(gòu)為一氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)結(jié)構(gòu)。
因此，當(dāng)編碼型存儲(chǔ)單元利用本發(fā)明的方法來(lái)操作時(shí)，數(shù)據(jù)型與編碼型存儲(chǔ)單元便可以單一且相同的工藝來(lái)進(jìn)行制作。然后，在依據(jù)實(shí)際需求來(lái)加以規(guī)劃各個(gè)區(qū)域的用途。因此，本發(fā)明的特征可以利用單一工藝，同時(shí)制造出編碼型存儲(chǔ)單元與數(shù)據(jù)型存儲(chǔ)單元。
本發(fā)明的另一特征可以利用在信道的源極/漏極端端儲(chǔ)存電子，可作為雙位存儲(chǔ)單元的高容量數(shù)據(jù)型存儲(chǔ)單元。此外，編碼型存儲(chǔ)單元利用對(duì)稱型的雙信道，將電子儲(chǔ)存在位線的兩端，可在相同讀取電壓下，大幅提高輸出讀取電流。
綜上所述，雖然本發(fā)明已以實(shí)施例說(shuō)明如上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書為準(zhǔn)。
權(quán)利要求
1.編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法，其特征為包括提供一基底；形成復(fù)數(shù)條位線于該基底上；形成復(fù)數(shù)個(gè)隔離結(jié)構(gòu)于該些位線上；形成一電荷陷入層于該些隔離結(jié)構(gòu)之間；形成復(fù)數(shù)條字符線于該些隔離結(jié)構(gòu)與該電荷陷入層上，以形成一閃存結(jié)構(gòu)；以及將該閃存結(jié)構(gòu)區(qū)分為一數(shù)據(jù)型存儲(chǔ)單元區(qū)域與一編碼型存儲(chǔ)單元區(qū)域。
2.如權(quán)利要求1所述的編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法，其特征為該些隔離結(jié)構(gòu)為一埋入式氧化層。
3.如權(quán)利要求1所述的編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法，其特征為該電荷陷入層由一三層絕緣層結(jié)構(gòu)構(gòu)成。
4.如權(quán)利要求3所述的編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法，其特征為該三層絕緣層結(jié)構(gòu)為一氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)結(jié)構(gòu)。
5.一種編碼型快閃存儲(chǔ)單元的編程方法，該編碼型存儲(chǔ)單元具有一第一位線與一字符線，且一第二與一第三位線位于該第一位線的兩旁，其特征為該編碼型快閃存儲(chǔ)單元的編程方法包括施加一正高電壓于該第一位線；施加一正高電壓于該字符線；以及將該第二與該第三位線施加零偏壓。
6.一種編碼型快閃存儲(chǔ)單元的擦除方法，該編碼型存儲(chǔ)單元具有一第一位線與一字符線，且一第二與一第三位線位于該第一位線的兩旁，其特征為該編碼型快閃存儲(chǔ)單元的擦除方法包括施加一正高電壓于該第一位線；施加一負(fù)高電壓于該字符線；以及將該第二與該第三位線浮置，不施加任何電壓。
7.一種編碼型快閃存儲(chǔ)單元的讀取方法，該編碼型存儲(chǔ)單元具有一第一位線與一字符線，且一第二與一第三位線位于該第一位線的兩旁，其特征為該編碼型快閃存儲(chǔ)單元的讀取方法包括施加一第一讀取電壓于該字符線；施加一第二讀取電壓于該第二與該第三位線；以及將該第一位線施加零偏壓。
全文摘要
一種編碼型及數(shù)據(jù)型內(nèi)嵌式閃存結(jié)構(gòu)的制造方法。首先提供一基底。接著，形成復(fù)數(shù)條位線于該基底上，并于該些位線上形成復(fù)數(shù)個(gè)隔離結(jié)構(gòu)。電荷陷入層形成于該些隔離結(jié)構(gòu)之間。復(fù)數(shù)條字符線形成于該些隔離結(jié)構(gòu)與該電荷陷入層上，該些字符線與該些位線呈現(xiàn)交叉狀態(tài)，以形成一閃存結(jié)構(gòu)。最后，依實(shí)際需求，將閃存結(jié)構(gòu)分割成數(shù)據(jù)型存儲(chǔ)單元區(qū)域與編碼型存儲(chǔ)單元區(qū)域。
文檔編號(hào)H01L21/8246GK1427466SQ0114450
公開日2003年7月2日 申請(qǐng)日期2001年12月18日 優(yōu)先權(quán)日2001年12月18日
發(fā)明者郭東政 申請(qǐng)人:旺宏電子股份有限公司