專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件及其制造方法，特別是有關形成存儲單元的擴散層接觸。
圖5和圖6是說明把現(xiàn)有技術的接觸工序應用于DRAM單元一例的工序各器件剖面圖。
首先，如圖5(a)所示，用STI法在P型硅襯底1上形成器件隔離區(qū)域2，用熱氧化法整個形成柵氧化膜3，其上淀積多晶硅，通過制成圖形，形成晶體管的柵電極4以后，用磷、砷等的雜質離子注入法等，自對準形成N型擴散層5，例如深度100nm。
其次，如圖5(b)所示，用CVD法等淀積由例如700nm左右BPSG構成的層間絕緣膜6。而后進行光刻工序和用RIE法蝕刻層間絕緣膜6，形成通往擴散層5的接觸孔7。
其次，如圖5(c)所示，用濺射法等淀積例如Ti這樣的勢壘金屬，在露出的擴散層5上形成20nm厚的勢壘金屬膜8。
其次，如圖6(a)所示，在溫度600℃進行熱處理的話，勢壘金屬膜8與跟其接觸的擴散層5的硅反應，形成由TiSi構成的硅化物層9。這時，Ti的膜厚與Si的膜厚之比，按1∶2.27的比率生成TiSi，因此就從P型硅襯底1表面到45nm深度，形成硅化物層9。
最后，如圖6(b)所示，用CVD法等整個淀積400nm膜厚的例如鎢W，埋入接觸孔7，進而，采用CMP(化學積械拋光)法等使表面完全平坦化，形成W栓塞10。
但是，隨著微細化，如果擴散層的深度將變淺至約100nm，擴散層與硅襯底的界面和硅化物層的底面之間的距離會將逐漸變得極其之短。圖7是說明這種情況的模式圖，如上述的現(xiàn)有例，假設擴散層的深度為100nm，而硅化物層的深度為45nm，擴散層同硅襯底的界面與硅化物層的距離就變成55nm。這樣，可見擴散層同硅襯底的界面與硅化物層的距離一縮短，由于硅化物層的膜厚偏差、形成稱作尖峰的局部深的硅化物層穿過擴散層，就發(fā)生擴散層的結漏電。
這樣，在現(xiàn)有例中因硅化物層可能發(fā)生擴散層的結漏電，存在存儲單元的數(shù)據(jù)保持特性惡化的問題。
因此，特別是DRAM等的存儲單元中，如果對源漏擴散層不形成全面形成在邏輯部分常用的這種TiSi、CoSi等硅化物層那樣的硅化物層，而相對硅化物層的非擴散層形成W栓塞等的接觸，就有發(fā)生新的擴散層結漏電的問題。

發(fā)明內容
本發(fā)明的目的在于提供一種可以形成高可靠性接觸的半導體器件及其制造方法。
按照本發(fā)明半導體器件的第1方案，其特征在于具備在硅襯底的表面部形成的擴散層；在上述擴散層上形成并在接觸形成處具有接觸孔的絕緣膜；以及在上述接觸孔內作為接觸底部形成的硅化物層使其與上述擴散層連接，其底面處于跟上述硅襯底的表面為同一面，或高于上述硅襯底表面位置的硅化物層。
按照本發(fā)明半導體器件的第2方案，其特征在于具備在硅襯底的表面部形成的擴散層；在上述擴散層上形成并在接觸形成處具有接觸孔的絕緣膜；上述接觸孔內作為接觸底部與上述擴散層連接那樣地形成的硅化物層，其底面處于低于上述硅襯底表面位置，而且從硅襯底表面到上述硅化物層的距離是作為上述接觸底部形成的硅化物層膜厚的1/2以下。
這些半導體器件中，上述硅薄膜是多晶硅或非晶硅兩者之一，含有B、P、As、Sb、In中任一種元素是理想的，上述硅化物層為Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Fe、Co、Ni、Pd、Pt中任一種的硅化物層是理想的。
并且，按照本發(fā)明半導體器件制造方法的第1方案，其特征在于具備在硅襯底的表面上形成薄氧化膜和柵極的工序；在上述硅襯底的表面部形成將成為源漏的擴散層的工序；整個淀積絕緣膜，并在上述絕緣膜和上述薄氧化膜中形成接觸孔使上述擴散層露出的工序；整個淀積硅薄膜的工序；在上述硅薄膜上淀積勢壘金屬的工序；以及進行熱處理使上述勢壘金屬與上述硅薄膜反應形成硅化物層的工序。
上述硅薄膜的淀積厚度是上述接觸底部上所形成的硅化物層的底面處于跟上述硅襯底表面同一面，或變成高于硅襯底表面位置的面的這種厚度，或者上述接觸底部上所形成的硅化物層的底面處于低于上述硅襯底表面的位置，而且從硅襯底表面到接觸底部上所形成的硅化物層底面的距離為接觸底部上所形成的硅化物層膜厚的1/2以下是理想的。
按照本發(fā)明半導體器件制造方法的第2方案，其特征在于具備在硅襯底的表面上形成薄氧化膜和柵極的工序；在上述硅襯底的表面部形成將成為源漏的擴散層的工序；整個淀積絕緣膜，并在上述絕緣膜和上述薄氧化膜中形成接觸孔使上述擴散層露出的工序；整個淀積勢壘金屬的工序；在上述勢壘金屬上淀積硅薄膜的工序；以及進行熱處理使上述勢壘金屬與上述硅薄膜反應并形成硅化物層的工序。
上述硅薄膜的淀積厚度是上述接觸底部上所形成的硅化物層底面處于低于上述硅襯底表面的位置，而且從硅襯底表面到接觸底部上所形成的硅化物層底面的距離只要是接觸底部上所形成的硅化物層膜厚的1/2以下就行，上述硅薄膜是多晶硅或非晶硅，并且含有B、P、As、Sb、In中任一種元素是理想的，勢壘金屬為Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Fe、Co、Ni、Pd、Pt中任一種的硅化物層是理想的。
按照以上本發(fā)明的半導體器件及其制造方法，在形成勢壘金屬之前或以后，形成用于形成硅化物層的硅層以便供給充分的硅，因此能夠確保其與擴散層之間充分的距離，可以提供一種漏電減少了的可靠性高的接觸。
圖2是表示本發(fā)明第1實施例的半導體器件制造方法后續(xù)工序各剖面圖。
圖3是表示本發(fā)明第2實施例的半導體器件制造方法的工序各剖面圖。
圖4是表示本發(fā)明第2實施例的半導體器件制造方法后續(xù)工序各剖面圖。
圖5是表示將現(xiàn)有技術的接觸工序應用于DRAM單元的制造方法的工序各剖面圖。
圖6是表示將現(xiàn)有技術的接觸工序應用于DRAM單元的制造方法后續(xù)工序各剖面圖。
圖7是說明現(xiàn)有技術問題的模式圖。


圖1和圖2是表示將有關本發(fā)明的半導體器件制造方法應用于DRAM單元的第1實施例的工序各器件剖面圖。
首先，如圖1(a)所示，在P型硅襯底101上，用STI法等形成器件隔離區(qū)域102，用熱氧化法整個形成柵氧化膜103，其上，用CVD法淀積多晶硅，通過光刻制成圖形，形成晶體管的柵電極104以后，用磷或砷等雜質的離子注入法等，對柵電極104自對準地形成例如深度100nm的n型擴散層105。
其次，如圖1(b)所示，采用CVD法等，淀積由例如約700nmBPSG構成的層間絕緣膜106。而后通過光刻工序和RIE法，蝕刻層間絕緣膜106直至使擴散層105露出，形成通到擴散層105的接觸孔107。
其次，如圖1(c)所示，采用CVD法等，按45nm的厚度整個淀積例如由多晶硅或非晶硅構成的硅薄膜108。
淀積的硅材料之中，特別是非晶硅可在低溫下淀積，因而是理想的材料。
接著，如圖2(a)所示，采用濺射法，淀積例如象Ti那樣的勢壘金屬，在硅薄膜108上邊形成厚20nm的勢壘金屬膜109。
接著，例如在600℃的溫度進行熱處理的話，勢壘金屬膜109就與跟其連接的硅薄膜108中的硅反應，如圖2(b)所示形成由TiSi構成的硅化物層110。
這時，如前述，對Ti的膜厚1按Si的膜厚2.27的比率生成TiSi，因而P型硅襯底101表面上就形成與硅化物層210的界面。即，硅化物形成時，由勢壘金屬擴散層上預先淀積的硅層供給硅，因此P型硅襯底以下不會形成硅化物層。
最后如圖2(c)所示，用CVD法等，以整個400nm厚度淀積例如鎢W，埋入接觸孔107，進而，采用CMP(化學機械拋光)法等使表面完全平坦化，形成W栓塞111。
這樣形成的接觸，在接觸底部形成的硅化物層的最下部處于跟硅襯底最表面同一面，或高于硅襯底最表面的面。并且，長久保持擴散層與硅襯底的界面跟硅化物層間的距離，因此，可以防止硅化物層的膜厚偏差或形成稱作尖峰的局部深的硅化物層引起的擴散層的結漏電。
另外，在本第1實施例中，接觸孔底部形成的硅薄膜的厚度薄時，硅化物層形成時的硅供應因硅薄膜不足，有時也由其下邊的擴散層供應。這時，所形成的硅化物層底面變得比原來硅襯底的表面低，然而從硅襯底表面到硅化物層底面的距離如果是硅化物層膜厚的1/2以下的話，就不可能抑制漏電的發(fā)生，因此決定硅薄膜的厚度要滿足這個條件。
圖3和圖4是表示將有關本發(fā)明的半導體器件制造方法應用于DRAM單元的第2實施例的工序各器件剖面圖。
首先，如圖3(A)所示，在P型硅襯底201上，用STI法等形成器件隔離區(qū)域202，整體用熱氧化法形成柵氧化膜203，其上用CVD法淀積多晶硅，通過光刻制成圖形，形成晶體管的柵電極204以后，用磷或砷等雜質的離子注入等，對柵電極204自對準形成例如深度100nm的擴散層205。
其次，如圖3(b)所示，采用CVD法等，淀積由例如約700nmBPSG構成的層間絕緣膜206。而后用光刻工序和RIE法，蝕刻層間絕緣膜206直至擴散層205露出，形成通向擴散層205的接觸孔207。
其次，如圖3(c)所示，采用濺射法等淀積例如Ti這樣的勢壘金屬，形成厚度20nm的勢壘金屬膜208。
接著，如圖4(a)所示，采用濺射法等淀積厚度22.5nm由例如多晶硅或非晶硅構成的硅薄膜209。
其次，例如在溫度600℃下進行熱處理時，勢壘金屬膜208同與其連接的硅薄膜209和擴散層205中的硅反應，形成由TiSi組成的硅化物層210(圖4(b))。
該TiSi生成時，Ti的膜厚與Si的膜厚之比按1∶2.27的比率消耗，因此在勢壘金屬膜208上部消耗22.5nm的硅薄膜209，在勢壘金屬膜208下部消耗22.5nm的P型硅襯底201。于是，從P型硅襯底201的表面到深度22.5nm應該形成硅化物層210。換句話說，用于形成硅化物層的硅是由擴散層和硅薄膜雙方供給的，與現(xiàn)有例比較，顯著減少硅化物向擴散層側的形成量。
另一方面，相對于層間絕緣膜206上勢壘金屬膜208的厚度20nm，硅薄膜209為22.5nm，即便有未反應的勢壘金屬膜208殘余，在后工序將其除去也沒有問題。
最后，如圖4(c)所示，用CVD法等以整個400nm膜厚淀積例如鎢W，埋入接觸孔7，進而，采用CMP(化學機械拋光)法等使表面完全平坦化，形成W栓塞211。
這樣形成的接觸，在接觸底部形成的硅化物層最下部低于硅襯底最表面的面，而且從硅襯底最表面到接觸底部形成的硅化物層最下部的距離為接觸底部形成的硅化物層膜厚的1/2以下。因而，長久保持擴散層與硅襯底的界面跟硅化物層間的距離，所以能夠防止硅化物層膜厚偏差或形成稱作尖峰的局部深的硅化物層而引起的擴散層結漏電。
在以上的各個實施例中，形成勢壘金屬前后，所形成的硅薄膜中可以含有B、P、As、Sb、In任一種元素。即，由于對于n型擴散層，含有P、As、Sb，對p型擴散層含有B、In，可以制成跟擴散層相同導電型的硅薄膜，能夠有效地防止硅化物層吸收擴散層的雜質。
并且，作為勢壘金屬，可在Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Fe、Co、Ni、Pd、Pt的范圍內選擇，利用這些金屬能夠形成對硅穩(wěn)定的硅化物層。
根據(jù)本發(fā)明的一個方面，接觸底部所形成的硅化物層最下部處于跟硅襯底表面同一面，或高于硅襯底表面的位置，因而長久保持擴散層與硅襯底的界面跟硅化物層間的距離，能有效地防止硅化物層的膜厚偏差或形成稱作尖峰的局部深的硅化物層引起的擴散層結漏電。
根據(jù)本發(fā)明的另一方面，接觸底部所形成的硅化物層的底面處于低于硅襯底表面的位置，而且從硅襯底表面到接觸底部形成的硅化物層最下部的距離是作為接觸底部形成的硅化物層膜厚的1/2以下，同樣長久保持擴散層與硅襯底的界面跟硅化物層底面的距離，因此能有效地防止硅化物層的膜厚偏差或形成稱作尖峰的局部深的硅化物層引起的擴散層結漏電。
根據(jù)本發(fā)明的又一方面，在形成到擴散層的接觸孔后露出的擴散層上，依次淀積硅薄膜和勢壘金屬，然后進行熱處理形成硅化物層，因而由硅薄膜供給形成硅化物中需要的硅，使硅化物的底面不會接近擴散層與硅襯底的界面，并保持充分長的距離，所以能防止硅化物層的膜厚偏差或形成稱作尖峰的局部深的硅化物層引起的擴散層結漏電。
根據(jù)本發(fā)明的再一方面，在形成到擴散層的接觸孔后露出的擴散層上，依次淀積勢壘金屬和硅薄膜，然后進行熱處理形成硅化物層，因而由勢壘金屬上的硅薄膜也供給形成硅化物中需要的硅，使硅化物的底面不接近擴散層與硅襯底的界面，并保持足夠長的距離，所以能防止硅化物層的膜厚偏差或形成稱作尖峰的局部深的硅化物層引起的擴散層結漏電。
權利要求
1.半導體器件，其特征在于具備在硅襯底的表面部形成的擴散層；在上述擴散層上形成并在接觸形成處具有接觸孔的絕緣膜；以及在上述接觸孔內形成的硅化物層，作為接觸底部與上述擴散層連接，其底面處于與上述硅襯底的表面同一面，或高于上述硅襯底表面位置。
2.半導體器件，其特征在于具備在硅襯底的表面部形成的擴散層；在上述擴散層上形成并在接觸形成處具有接觸孔的絕緣膜；以及在上述接觸孔內形成的硅化物層，作為接觸底部與上述擴散層連接，其底面處于低于上述硅襯底表面的位置，而且從硅襯底表面到上述硅化物層底面的距離是作為上述接觸底部形成的硅化物層膜厚的1/2以下。
3.根據(jù)權利要求1或2所述的半導體器件，其特征在于上述硅薄膜是多晶硅或非晶硅的一種。
4.根據(jù)權利要求1或2所述的半導體器件，其特征在于上述硅薄膜含有B、P、As、Sb、In中任選一種的元素。
5.根據(jù)權利要求1或2所述的半導體器件，其特征在于上述硅化物層是Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Fe、Co、Ni、Pd、Pt中任一種的硅化物層。
6.一種半導體器件的制造方法，其特征在于具備在硅襯底的表面上形成薄氧化膜和柵極的工序；在上述硅襯底的表面部形成將成為源漏擴散層的工序；整個淀積絕緣膜，并在上述絕緣膜和上述薄氧化膜中形成接觸孔使上述散層露出的工序；整個淀積硅薄膜的工序；在上述硅薄膜上淀積勢壘金屬的工序；以及進行熱處理使上述勢壘金屬與上述硅薄膜反應并形成硅化物層的工序。
7.根據(jù)權利要求6所述半導體器件的制造方法，其特征在于上述硅薄膜的淀積厚度使得上述接觸底部上所形成的硅化物層的底面處于跟上述硅襯底表面為同一面，或變成高于硅襯底的表面位置。
8.根據(jù)權利要求6所述半導體器件的制造方法，其特征在于上述硅薄膜的淀積厚度是上述接觸底部上所形成的硅化物層的底面處于低于上述硅襯底表面的位置，而且從硅襯底表面到接觸底部上所形成的硅化物層底面的距離是接觸底部上所形成的硅化物層膜厚的1/2以下。
9.一種半導體器件的制造方法，其特征在于具備在硅襯底的表面上形成薄氧化膜和柵極的工序；在上述硅襯底的表面部形成將成為源漏擴散層的工序；整個淀積絕緣膜，并在上述絕緣膜和上述薄氧化膜中形成接觸孔使上述擴散層露出的工序；整個淀積勢壘金屬的工序；在上述勢壘金屬上淀積硅薄膜的工序；以及進行熱處理使上述勢壘金屬與上述硅薄膜反應并形成硅化物層的工序。
10.根據(jù)權利要求9所述半導體器件的制造方法，其特征在于上述硅薄膜的淀積厚度是上述接觸底部上所形成的硅化物層的底面處于低于上述硅襯底表面的位置，而且從硅襯底表面到接觸底部所形成的硅化物層底面的距離是接觸底部所形成的硅化物層膜厚的1/2以下。
11.根據(jù)權利要求6到10任一項所述半導體器件的制造方法，其特征在于上述硅薄膜是多晶硅或非晶硅。
12.根據(jù)權利要求6到10所述半導體器件的制造方法，其特征在于上述硅薄膜含有B、P、As、Sb、In中任一種的元素。
13.根據(jù)權利要求6或9所述半導體器件的制造方法，其特征在于勢壘金屬是Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Fe、Co、Ni、Pd、Pt中任一種。
全文摘要
可以減少接觸孔底部形成硅化物時所發(fā)生的結漏電的高可靠性的半導體器件及其制造方法。由于形成接觸孔(107),依次淀積硅薄膜(108)和勢壘金屬膜(109)以后,或依次淀積勢壘金屬膜(208)和硅薄膜(209)以后,進行熱處理形成硅化物層,由薄膜硅供給硅,抑制硅化物層向下方生長,防止漏電。半導體器件中,硅化物層(110、210)的底面處于跟硅襯底(101、201)的表面為同一面或高于其表面的位置,或者,其表面處于低于硅襯底表面的位置時,從硅襯底的表面到硅化物層底面的距離是硅化物層膜厚的1/2以下。
文檔編號H01L21/3205GK1365146SQ0114574
公開日2002年8月21日 申請日期2001年12月26日 優(yōu)先權日2000年12月26日
發(fā)明者小池英敏 申請人:株式會社東芝