專利名稱:可重復(fù)堆疊的倒裝片焊球陣列封裝體的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型涉及一種倒裝片(flip-chip)焊球陣列(ball grid array,BGA)封裝體(package),特別是涉及一種可重復(fù)堆疊(stackable)的倒裝片焊球陣列封裝體。
背景技術(shù):
隨著攜帶式電子器材的發(fā)展,各種輕、薄、短小的封裝體不斷地被開(kāi)發(fā)出來(lái),倒裝片BGA封裝體就是其中一例。在倒裝片BGA封裝體中,芯片(die)不再是將接合墊(bonding pad)經(jīng)由打金線(wire bonding)來(lái)連接到封裝基板上,而是反轉(zhuǎn)過(guò)來(lái)通過(guò)焊料凸塊(solder bump)或?qū)щ娋酆衔锿箟K(conductivepolymer bump)來(lái)連接到封裝基板上,因此倒裝片BGA封裝體可提高電路密度及降低電路的寄生效應(yīng)(parasitic effect)。盡管如此,對(duì)于更高速度與更高密度的封裝需求,目前的倒裝片BGA封裝體仍感到力有未逮,因此有必要發(fā)展封裝密度更高的倒裝片BGA封裝體。
請(qǐng)參考圖1,圖1為現(xiàn)有倒裝片焊球陣列封裝體10的剖面示意圖。圖1所示,其為一現(xiàn)有兩層(two-layer)板倒裝片BGA封裝體10,其主要包括有一封裝基板(substrate)12及一IC芯片(die)14固定在封裝基板12的表面上。封裝基板12包括有二銅導(dǎo)線層(Cu trace layer)16、18,分別設(shè)在封裝基板12的上下兩側(cè),以及多個(gè)電路通路(via)20用來(lái)連接銅導(dǎo)線層16與銅導(dǎo)線層18。
倒裝片BGA封裝體10另包括有凸塊焊墊(solder bump pad)22、多個(gè)錫球焊墊(solder ball pad)24分別設(shè)在銅導(dǎo)線層16、18的表面,以及二綠漆層(solder mask)26、28分別覆蓋在凸塊焊墊22、錫球焊墊24之外的銅導(dǎo)線層16、18表面。凸塊焊墊22、錫球焊墊24都是制作在銅導(dǎo)線層16、18的表面上,并利用綠漆層26、28來(lái)做為絕緣層。
IC芯片14表面設(shè)有多個(gè)接合墊(bonding pad)30,接合墊30的位置則對(duì)應(yīng)于封裝基板12的凸塊焊墊22的位置。倒裝片BGA封裝體10在IC芯片14的接合墊30與封裝基板12的凸塊焊墊22之間設(shè)有多個(gè)焊料凸塊(solderbump)32,用來(lái)固定并電連接IC芯片14。封裝基板12與IC芯片14之間的空隙,可視需要注入一底部密封層(epoxy underfill layer)34予以填滿,以保護(hù)封裝體10免受惡劣環(huán)境的影響,同時(shí)消除焊料凸塊32連接處的應(yīng)力。
倒裝片BGA封裝體10完成后,再利用多個(gè)錫焊球36將倒裝片BGA封裝體10固定在一印刷電路板(print circuit board,PCB)38上,使倒裝片BGA封裝體10與印刷電路板38得以電連接在一起。
如圖1所示,IC芯片14所輸出的電流經(jīng)由焊料凸塊32傳送到封裝基板12的凸塊焊墊22上,再經(jīng)由銅導(dǎo)線層16-電路通路20-銅導(dǎo)線層18的路線傳送到錫球焊墊24上,最后IC芯片14所輸出的電流經(jīng)由錫焊球36傳送到印刷電路板38上。同樣的,印刷電路板38也可以經(jīng)由同樣的路線以相反的方向?qū)㈦娏鬏斎隝C芯片14之內(nèi)。
目前所使用的倒裝片BGA封裝體10并不能重復(fù)堆疊在其他封裝體上方,使得印刷電路板38上只能設(shè)置單層的倒裝片BGA封裝體10。當(dāng)印刷電路板38設(shè)置許多不同功能的倒裝片BGA封裝體10時(shí),每一個(gè)倒裝片BGA封裝體10都需要占用印刷電路板38的面積,使得配線板層級(jí)(board level)的封裝密度無(wú)法進(jìn)一步提高。而在高速電路(high-speed circuitry)中,如果多種倒裝片BGA封裝體10散布在印刷電路板38上,高頻信號(hào)的同步性(synchronization)會(huì)受到電子線路布局(layout)分布的影響,而無(wú)法取得時(shí)序一致的信號(hào)。
目前已有若干可重復(fù)堆疊的封裝結(jié)構(gòu)被發(fā)明且已取得專利。例如美國(guó)專利案號(hào)5,598,033一案中提出一種微型可堆疊的BGA封裝體(micro-BGAstacking scheme),但是其結(jié)構(gòu)是采用打金線(wire bonding)的方式來(lái)固定IC芯片。而美國(guó)專利案號(hào)5,594,275一案中則提出另一種可堆疊的BGA封裝結(jié)構(gòu),同樣采用打金線的技術(shù)來(lái)固定IC芯片,并應(yīng)用于SOJ(small out-line-J-lead)封裝領(lǐng)域之中。
實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種可重復(fù)堆疊的倒裝片焊球陣列封裝體,以進(jìn)一步提高配線板層級(jí)的封裝密度,并提高該封裝體高頻信號(hào)的同步性。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的,即提供一種可重復(fù)堆疊的倒裝片焊球陣列封裝體,包括有一未設(shè)有一芯片固定腔的基板,其包括有一第一表面與一第二表面;多個(gè)凸塊焊墊,設(shè)于所述基板的第一表面上,并分布于至少一預(yù)定區(qū)域之內(nèi);多個(gè)第一錫球焊墊,設(shè)于所述基板的第一表面上,并分布于所述預(yù)定區(qū)域之外;多個(gè)第二錫球焊墊,設(shè)于所述基板的第二表面上;多個(gè)電路通路(via),設(shè)于所述基板內(nèi)部,以電連接所述多個(gè)凸塊焊墊、所述多個(gè)第一錫球焊墊與所述多個(gè)第二錫球焊墊;以及至少一IC芯片(die),設(shè)于所述基板的預(yù)定區(qū)域上,所述IC芯片下側(cè)則設(shè)有多個(gè)接合墊,所述多個(gè)接合墊的位置與所述多個(gè)凸塊焊墊的位置相對(duì)應(yīng),且所述多個(gè)接合墊與所述相對(duì)應(yīng)的凸塊焊墊之間設(shè)有多個(gè)焊料凸塊或?qū)щ娋酆衔锿箟K,以固定所述IC芯片;其中所述封裝體的多個(gè)第一錫球焊墊的位置對(duì)應(yīng)于另一所述封裝體的多個(gè)第二錫球焊墊,并在所述多個(gè)第一錫球焊墊與所述相對(duì)應(yīng)的多個(gè)第二錫球焊墊之間形成多個(gè)錫焊球,以重復(fù)堆疊所述封裝體。
本實(shí)用新型裝置的優(yōu)點(diǎn)在于,與現(xiàn)有倒裝片BGA封裝體相比,其封裝體具有可重復(fù)堆疊的功能,可利用很少的印刷電路板面積,安裝多層倒裝片BGA封裝體或其他附屬元件,以提高配線板層級(jí)的封裝密度;同時(shí)在高速電路上,倒裝片BGA封裝體以相互對(duì)應(yīng)的方式連接,因此高頻信號(hào)的同步性不易受到印刷電路板上電子線路布局的影響,而可改善高頻信號(hào)時(shí)序上的同步性。
圖1為現(xiàn)有倒裝片焊球陣列封裝體的剖面示意圖;圖2為本實(shí)用新型兩層倒裝片焊球陣列封裝體的示意圖(以兩層板為例);圖3為圖2的倒裝片焊球陣列封裝體的剖面示意圖(以兩層板為例);圖4為本實(shí)用新型的倒裝片BGA封裝體相堆疊時(shí)的剖面示意圖;
圖5與圖6分別為圖4的倒裝片BGA封裝體的底視圖(兩種不同范例);圖7為本實(shí)用新型倒裝片BGA封裝體的第一實(shí)施例的剖面示意圖;圖8為圖7的倒裝片BGA封裝體的底視圖;圖9至圖14為本實(shí)用新型倒裝片BGA封裝體與附屬元件相堆疊時(shí)的剖面示意圖;圖15為本實(shí)用新型倒裝片BGA封裝體的第二實(shí)施例的剖面示意圖;圖16為本實(shí)用新型倒裝片BGA封裝體的第三實(shí)施例的堆疊示意圖。
具體實(shí)施方式
請(qǐng)參考圖2與圖3,圖2為本實(shí)用新型兩層板倒裝片焊球陣列封裝體40的示意圖,圖3為圖2的倒裝片焊球陣列封裝體40的剖面示意圖。本實(shí)用新型為一種可重復(fù)堆疊的倒裝片焊球陣列(ball grid array,BGA)封裝體40,倒裝片BGA基板可為兩層板(two-layer)或多層板(multi-layer)的結(jié)構(gòu),在本文中以說(shuō)明一兩層板倒裝片BGA封裝體40的結(jié)構(gòu)為主,但是本實(shí)用新型同樣可以推廣到四層板或其他多層板的倒裝片BGA基板封裝體上。
如圖2與圖3所示,倒裝片BGA封裝體40主要由一基板42以及一IC芯片44所構(gòu)成。基板42包括有二銅導(dǎo)線層(Cu trace layer)46、48分別設(shè)于基板42的上下兩側(cè),以及多個(gè)電路通路(via)50用來(lái)連接銅導(dǎo)線層46與銅導(dǎo)線層48。IC芯片44以倒裝片(flip-chip)的方式固定在基板42之上,因此基板42并沒(méi)有設(shè)置一芯片固定腔(recessed die cavity)。
基板42可以是一多芯片模塊(multi-chip module,MCM)的基板(未顯示),也就是說(shuō)可在同一基板上同時(shí)安裝多個(gè)芯片,為了簡(jiǎn)化說(shuō)明,在本文中舉出僅容納一個(gè)芯片44的基板42做為說(shuō)明。此外,倒裝片BGA封裝體40可以依據(jù)不同的電路設(shè)計(jì),在基板42的表面或內(nèi)部裝設(shè)被動(dòng)元件(passivecomponents),例如在基板42的頂部,底部或內(nèi)部安裝電阻器(resistor)或電容器(capacitor)。
基板42上的銅導(dǎo)線層46、48表面分別覆蓋一綠漆層(solder mask)52以及一綠漆層54,綠漆層52與54的厚度通常介于15~30μm之間,而覆蓋綠漆層52、54之后的基板42,總厚度大約介于100~1000μm之間。綠漆層52的表面預(yù)留有許多開(kāi)孔(opening),用來(lái)形成多個(gè)凸塊焊墊(bumppad)56以及多個(gè)錫球焊墊(solder ball pad)58。同樣的,綠漆層54的表面也預(yù)留有許多開(kāi)孔,以做為多個(gè)錫球焊墊60。
凸塊焊墊56與錫球焊墊58都是位于基板42的上側(cè),錫球焊墊60則位于基板42的下側(cè)。此外,凸塊焊墊56分布在一預(yù)定區(qū)域62之內(nèi),而錫球焊墊58則是分布在預(yù)定區(qū)域62之外。凸塊焊墊56通常在裸露的銅導(dǎo)線層46表面形成一層抗腐蝕層(anti-tarnish layer),例如在裸露的銅導(dǎo)線層46表面鍍上一層鎳/金薄膜,錫球焊墊58與60也經(jīng)常在裸露的銅導(dǎo)線層46與48表面分別鍍上一層鎳/金薄膜。銅導(dǎo)線層46、48的圖案以及電路通路50的位置經(jīng)過(guò)適當(dāng)?shù)脑O(shè)計(jì),可以使凸塊焊墊56電連接至錫球焊墊58或錫球焊墊60上。
一般而言,IC芯片的厚度約在125~300μm之間,且IC芯片44的下側(cè)設(shè)有多個(gè)接合墊(bonding pad)64,接合墊64的位置對(duì)應(yīng)于基板44上凸塊焊墊56的位置。IC芯片44利用多個(gè)焊料凸塊(solder bump)或?qū)щ娋酆衔锿箟K(conductive polymer bump)66來(lái)固定在基板42的預(yù)定區(qū)域62上,焊料凸塊或?qū)щ娋酆衔锿箟K66設(shè)在IC芯片44的接合墊64與基板42的凸塊焊墊56之間,使IC芯片44得以電連接到基板42上。
基板42與IC芯片44之間的空隙距離(接合后)約在30~80μm之間,此時(shí)可視倒裝片技術(shù)的需求,進(jìn)行一環(huán)氧基密封制作工藝(epoxy underfillprocess),注入一底部密封層(underfill layer)68填滿基板42與IC芯片44之間的空隙,以保護(hù)倒裝片BGA封裝體40免受惡劣環(huán)境的影響,同時(shí)消除焊料凸塊66連接處的應(yīng)力。
請(qǐng)參考圖4,圖4為本實(shí)用新型倒裝片BGA封裝體相堆疊時(shí)的剖面示意圖。如圖4所示,倒裝片BGA封裝體40a上側(cè)的錫球焊墊58a的位置對(duì)應(yīng)于另一倒裝片BGA封裝體40b下側(cè)的錫球焊墊60b。當(dāng)在倒裝片BGA封裝體40a上堆疊倒裝片BGA封裝體40b時(shí),先使倒裝片BGA封裝體40b(已于錫球焊墊60b上植錫焊球68)對(duì)準(zhǔn)下方的倒裝片BGA封裝體40a,接著進(jìn)行回焊(solder re-flow),以固定并電連接倒裝片BGA封裝體40b。利用同樣的方法,倒裝片BGA封裝體40可以重復(fù)堆疊,例如,在倒裝片BGA封裝體40b上可再堆疊另一倒裝片BGA封裝體40c。
請(qǐng)參考圖5與圖6,圖5與圖6為圖4的倒裝片BGA封裝體40a的底視圖。一般而言,倒裝片BGA封裝體40的凸塊焊墊56及錫球焊墊58、60的數(shù)目與排列方式,可以依據(jù)不同的電路需求來(lái)改變。以圖4的倒裝片BGA封裝體40a底部的錫球焊墊60a為例,圖5顯示的錫球焊墊60a的排列方式是較為典型的一種陣列,圖6所顯示的排列方式則是根據(jù)圖5的排列方式加以變化而成。
請(qǐng)參考圖7與圖8,圖7為本實(shí)用新型倒裝片BGA封裝體40的第一實(shí)施例的剖面示意圖,圖8為如圖7的倒裝片BGA封裝體40d的底視圖。如圖7所示,倒裝片BGA封裝體40d是固定在一印刷電路板上(未顯示,在下方),倒裝片BGA封裝體40d再依序堆疊倒裝片BGA封裝體40b、40c。為了增加倒裝片BGA封裝體40d的散熱效果,在基板42d下方的中央部分可另外設(shè)置多個(gè)錫球焊墊70,如此一來(lái),IC芯片44d所產(chǎn)生的高溫可以經(jīng)由錫球焊墊70與相連接的錫焊球68傳導(dǎo)至下方的印刷電路板上。圖8顯示錫球焊墊70在基板42d底部的相對(duì)位置的一范例。
請(qǐng)參考圖9至圖14,圖9至圖14為本實(shí)用新型倒裝片BGA封裝體與附屬元件相堆疊時(shí)的剖面示意圖。倒裝片BGA封裝體40本身可相互堆疊之外,也可在錫球焊墊58或錫球焊墊60上形成錫焊球68,以連接一附屬元件(accessory component)或是其他電子元件,以滿足電路設(shè)計(jì)者不同的需求。如圖9所示,堆疊在最上方的倒裝片BGA封裝體40b表面上可用來(lái)堆疊一阻抗終端匹配裝置(impedance terminator)72。也可如圖10所示,在倒裝片BGA封裝體40a與40c之間裝設(shè)一阻抗匹配裝置(inpedance matcher)74。如圖9至圖10所示,阻抗終端匹配裝置72與阻抗匹配裝置74都可被制造成一BGA基板的外型。
阻抗終端匹配裝置72與阻抗匹配裝置74是將各種電阻器、電容器、電感器(inductor)等元件及微條導(dǎo)線(strip-line)分別整合在一電路基板76與一電路基板78內(nèi),或是利用表面粘著技術(shù)(surface mount technology)的方式,在電路基板76、78的表面裝置電阻器、電容器、電感器等元件。阻抗終端匹配裝置72與阻抗匹配裝置74的阻抗值(impedance value)依據(jù)電路的要求來(lái)設(shè)計(jì),一般常為28Ω或50Ω。阻抗匹配裝置74的功能包括了信號(hào)時(shí)序控制(signal timing control)、降低信號(hào)噪音以及精確的阻抗控制(fine impedancecontrol)。
如圖11所示,在最上方的倒裝片BGA封裝體40b上,可以堆疊各種不同的焊球陣列(BGA)封裝體或是有特定功能的IC電路,圖11中顯示一種大小不同的BGA封裝體80。除此之外,安裝在最上方的BGA封裝體可以選擇不具有堆疊功能的現(xiàn)有倒裝片BGA封裝體10,或其他現(xiàn)有打金線(wirebond)BGA封裝體或是采用其他焊球陣列封裝技術(shù)來(lái)制成的封裝體,例如堆疊一種開(kāi)口向下(cavity-down)的BGA封裝體(未顯示)。
如圖12所示,倒裝片BGA封裝體40b可連接一軟板裝置(flex-board)82,以連接其他外部的電路。如圖13所示,倒裝片BGA封裝體40b還可連接一散熱裝置(heat slug)84,來(lái)改善散熱效果。散熱裝置84可被制造成一BGA基板的外型(未顯示),也可是制作成如圖13的金屬(銅)散熱片或其他散熱翼的外型(未顯示)。
如圖14所示,倒裝片BGA封裝體40b上的錫球焊墊58b可以用來(lái)連接一檢測(cè)裝置86,以方便進(jìn)行電路測(cè)試。檢測(cè)裝置86包括有一測(cè)試探針頭(tester head)88,及多個(gè)探針(pogo pins)90設(shè)在測(cè)試探針頭88下,可與錫球焊墊58b接觸形成電連接。
以上所舉出的各種附屬元件,彼此間也可以經(jīng)由適當(dāng)?shù)慕M合,來(lái)應(yīng)用在倒裝片BGA封裝體上。例如圖9中的阻抗終端匹配裝置72可以安裝在圖10的倒裝片BGA封裝體40c上,而圖13的散熱裝置84也可以安裝在圖9的阻抗終端匹配裝置72上。此外,圖9至圖14中的倒裝片BGA封裝體40a下方可以進(jìn)一步堆疊其他倒裝片BGA封裝體40與附屬元件,最后再安裝到一印刷電路板(未顯示)上,例如一主機(jī)板(mother board)或一附插卡(daughtercard)。為了簡(jiǎn)化圖示,前述倒裝片BGA封裝體40a、40b、40c、40d堆疊時(shí)的示意圖并沒(méi)有繪出倒裝片BGA封裝體40a、40b、40c、40d的內(nèi)部結(jié)構(gòu)。即其內(nèi)部結(jié)構(gòu)可以是兩層板,四層板或其他多層板的結(jié)構(gòu)。
請(qǐng)參考圖15,圖15為本實(shí)用新型倒裝片BGA封裝體的第二實(shí)施例的剖面示意圖。圖15所示為一四層板倒裝片BGA封裝體92,其外觀與兩層倒裝片BGA封裝體40相同,但是基板42內(nèi)另包括有至少一銅導(dǎo)線層94(在圖15中為兩層內(nèi)層銅導(dǎo)線層94)?;?2的銅導(dǎo)線層46與48、內(nèi)層銅導(dǎo)線層94與電路通路50經(jīng)過(guò)適當(dāng)?shù)倪B接,可電連接基板42的凸塊焊墊56與錫球焊墊58、60。同樣的,以上所提及的兩層板倒裝片BGA封裝體40的應(yīng)用,也可推廣到四層板的倒裝片BGA封裝體92或是其他多層板的倒裝片BGA封裝體上。
請(qǐng)參考圖16,圖16為本實(shí)用新型倒裝片BGA封裝體的第三實(shí)施例的堆疊示意圖。如圖16所示,本實(shí)用新型第三實(shí)施例的倒裝片BGA封裝體96主要也是由一基板98與一IC芯片100所構(gòu)成,倒裝片BGA封裝體96與倒裝片BGA封裝體40不同之處在于芯片100固定在基板98的下方。倒裝片BGA封裝體96其余的結(jié)構(gòu)、或是其與其他元件連接的方式,都可以比照前述倒裝片BGA封裝體40加以應(yīng)用組合。
BGA封裝體96的基板98與BGA封裝體40的基板42兩者結(jié)構(gòu)十分相近,兩者都未設(shè)有一芯片固定腔,且基板98上下兩側(cè)分別設(shè)有二銅導(dǎo)線層102、104,基板98的內(nèi)部則設(shè)有多個(gè)電路通路(未顯示)用來(lái)連接銅導(dǎo)線層102與銅導(dǎo)線層104?;?8的內(nèi)部可另外設(shè)置至少一內(nèi)層銅導(dǎo)線層(未顯示),用來(lái)電連接電路通路、銅導(dǎo)線層102與銅導(dǎo)線層104。
銅導(dǎo)線層102、104的表面分別覆蓋二綠漆層106、108?;?8上側(cè)的綠漆層106上設(shè)有多個(gè)錫球焊墊110,而基板98下側(cè)的綠漆層108則設(shè)有多個(gè)錫球焊墊112與多個(gè)凸塊焊墊114。凸塊焊墊114分布在基板下的一預(yù)定區(qū)域(未顯示)內(nèi),錫球焊墊112則分布在該預(yù)定區(qū)域之外。
IC芯片100的下側(cè)設(shè)有多個(gè)接合墊(未顯示),其位置與基板98上凸塊焊墊114的位置相對(duì)應(yīng)。IC芯片100利用多個(gè)焊料凸塊或?qū)щ娋酆衔锿箟K116來(lái)固定在基板98的下側(cè),并使IC芯片100得以電連接到基板98上。IC芯片100與基板98之間可另外填充一底部密封層(未顯示),以填滿IC芯片100與基板98之間的空隙。
倒裝片BGA封裝體96上側(cè)的錫球焊墊110的位置對(duì)應(yīng)于另一倒裝片BGA封裝體96下側(cè)的錫球焊墊112,而可在錫球焊墊110與相對(duì)應(yīng)的錫球焊墊112之間形成多個(gè)錫焊球118,以重復(fù)堆疊倒裝片BGA封裝體96。在基板98上側(cè)的中央部分可另外設(shè)置多個(gè)錫球焊墊(未顯示),這些錫球焊墊并不與其他封裝體或元件相連接,而是用來(lái)增加基板98的散熱效果。
此外,倒裝片BGA封裝體96上側(cè)的錫球焊墊110可經(jīng)由錫焊球118,來(lái)連接一阻抗終端匹配裝置、一阻抗匹配裝置、一軟板裝置、一散熱裝置或是其他焊球陣列封裝體(未顯示)。錫球焊墊110也可直接電連接一檢測(cè)裝置(未顯示),其包括有至少一探針或一測(cè)試探針頭,以與錫球焊墊110相接觸。倒裝片BGA封裝體96下側(cè)的錫球焊墊112也可經(jīng)由錫焊球118,來(lái)連接一阻抗匹配裝置或一印刷電路板(未顯示)。印刷電路板可為一主機(jī)板或是一附插卡。
本實(shí)用新型倒裝片BGA封裝體40、92、96的特點(diǎn)在于可以重復(fù)堆疊,并可與其他附屬元件相組合。因此在高速存儲(chǔ)模塊(high speed memorymodule)中,倒裝片BGA封裝體40、92、96提供了一種高封裝密度的封裝結(jié)構(gòu)。由于倒裝片BGA封裝體40、92、96可以大幅減少在印刷電路板上所占用的面積,并縮短信號(hào)傳輸?shù)木嚯x。對(duì)系統(tǒng)設(shè)計(jì)者而言,倒裝片BGA封裝體40、92、96可做為一種高速的硬件平臺(tái),而對(duì)IC設(shè)計(jì)者而言,倒裝片BGA封裝體40、92、96則可提供較佳時(shí)序限制的寬裕度(timingconstraint margin),并可大量應(yīng)用在高速存儲(chǔ)芯片(high speed memory chips)或高速平行微處理器(parallel μ-processors)。
與現(xiàn)有倒裝片BGA封裝體10相比,倒裝片BGA封裝體40、92、96具有可重復(fù)堆疊的功能,可利用很少的印刷電路板面積,安裝多層倒裝片BGA封裝體40、92、96或其他附屬元件,以提高配線板層級(jí)(board level)的封裝密度(package density)。同時(shí)在高速電路上,倒裝片BGA封裝體40、92、96以相互對(duì)應(yīng)的方式連接,因此高頻信號(hào)的同步性(synchronization)不易受到印刷電路板上電子線路布局(layout)的影響,而可改善高頻信號(hào)時(shí)序上的同步性。
權(quán)利要求1.一種可重復(fù)堆疊的倒裝片焊球陣列封裝體,其特征在于,包括有一未設(shè)有一芯片固定腔的基板,其包括有一第一表面與一第二表面;多個(gè)凸塊焊墊,設(shè)于所述基板的第一表面上,并分布于至少一預(yù)定區(qū)域之內(nèi);多個(gè)第一錫球焊墊,設(shè)于所述基板的第一表面上,并分布于所述預(yù)定區(qū)域之外;多個(gè)第二錫球焊墊,設(shè)于所述基板的第二表面上;多個(gè)電路通路(via),設(shè)于所述基板內(nèi)部,以電連接所述多個(gè)凸塊焊墊、所述多個(gè)第一錫球焊墊與所述多個(gè)第二錫球焊墊;以及至少一IC芯片(die),設(shè)于所述基板的預(yù)定區(qū)域上,所述IC芯片下側(cè)則設(shè)有多個(gè)接合墊,所述多個(gè)接合墊的位置與所述多個(gè)凸塊焊墊的位置相對(duì)應(yīng),且所述多個(gè)接合墊與所述相對(duì)應(yīng)的凸塊焊墊之間設(shè)有多個(gè)焊料凸塊或?qū)щ娋酆衔锿箟K,以固定所述IC芯片;其中所述封裝體的多個(gè)第一錫球焊墊的位置對(duì)應(yīng)于另一所述封裝體的多個(gè)第二錫球焊墊,并在所述多個(gè)第一錫球焊墊與所述相對(duì)應(yīng)的多個(gè)第二錫球焊墊之間形成多個(gè)錫焊球,以重復(fù)堆疊所述封裝體。
2.如權(quán)利要求1所述的封裝體,其特征在于,所述基板另包括至少一設(shè)于所述基板內(nèi)部的內(nèi)層銅導(dǎo)線層,所述內(nèi)層銅導(dǎo)線層與所述多個(gè)電路通路電連接所述多個(gè)第一錫球焊墊、所述多個(gè)第二錫球焊墊與所述多個(gè)凸塊焊墊。
3.如權(quán)利要求1所述的封裝體,其特征在于,所述IC芯片與所述基板之間另設(shè)有一底部密封層(underfill layer),并填滿所述IC芯片與所述基板之間的空隙。
4.如權(quán)利要求1所述的封裝體,其特征在于,所述基板的第二表面的中央部分另設(shè)有多個(gè)用來(lái)增加所述基板散熱效果的第三錫球焊墊。
5.如權(quán)利要求1所述的封裝體,其特征在于,所述多個(gè)第一錫球焊墊表面上另設(shè)有多個(gè)用來(lái)連接一第一附屬元件的錫焊球。
6.如權(quán)利要求5所述的封裝體,其特征在于,所述第一附屬元件為一軟板裝置(flex-board)。
7.如權(quán)利要求5所述的封裝體,其特征在于,所述第一附屬元件為一散熱裝置(heat slug)。
8.如權(quán)利要求1所述的封裝體,其特征在于,所述多個(gè)第二錫球焊墊表面上另設(shè)有多個(gè)用來(lái)連接一第二附屬元件或一印刷電路板的錫焊球。
9.如權(quán)利要求1所述的封裝體,其特征在于,所述第一表面為所述基板上側(cè)的表面,所述第二表面為所述基板下側(cè)的表面。
10.如權(quán)利要求1所述的封裝體,其特征在于,所述第一表面為所述基板下側(cè)的表面,所述第二表面為所述基板上側(cè)的表面。
專利摘要一種可重復(fù)堆疊的倒裝片焊球陣列封裝體,包括未設(shè)有芯片固定腔的基板,其包括第一表面與第二表面;多個(gè)凸塊焊墊,設(shè)于第一表面上,并分布于至少一預(yù)定區(qū)域內(nèi);多個(gè)第一錫球焊墊,設(shè)于第一表面上,并分布于預(yù)定區(qū)域外;多個(gè)第二錫球焊墊,設(shè)于第二表面上;多個(gè)電路通路,設(shè)于基板內(nèi)部,以電連接凸塊焊墊、第一及第二錫球焊墊;以及至少一IC芯片,設(shè)于基板預(yù)定區(qū)域上,IC芯片下側(cè)設(shè)有多個(gè)接合墊,接合墊與凸塊焊墊相對(duì)應(yīng),接合墊與相對(duì)應(yīng)的凸塊焊墊間設(shè)有焊料凸塊或?qū)щ娋酆衔锿箟K,以固定IC芯片;其中封裝體第一錫球焊墊對(duì)應(yīng)于另一封裝體第二錫球焊墊,并在第一錫球焊墊與相對(duì)應(yīng)的第二錫球焊墊間形成錫焊球,以重復(fù)堆疊封裝體。
文檔編號(hào)H01L23/48GK2512114SQ0126686
公開(kāi)日2002年9月18日 申請(qǐng)日期2001年10月31日 優(yōu)先權(quán)日2001年10月31日
發(fā)明者錢家锜 申請(qǐng)人:威盛電子股份有限公司