專利名稱：具有較高密度及改良可制造性的高容量存儲(chǔ)器模組的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種應(yīng)用于電腦的高密度存儲(chǔ)器模組，尤指一種較高密度、雙面板存儲(chǔ)器模組其具有阻抗控制的傳輸線總線及，選擇性地，驅(qū)動(dòng)線終端器內(nèi)建在該存儲(chǔ)器模組中例如是雙倍資料速率(double datarate，DDR)同步動(dòng)態(tài)隨。
現(xiàn)今，多樣化的軟件在高速數(shù)字計(jì)算裝置上執(zhí)行需要比以前更多的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器或是更先進(jìn)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(RAM)。但是當(dāng)系統(tǒng)中資料總線及時(shí)脈的速度增加時(shí)，用以服務(wù)復(fù)數(shù)個(gè)存儲(chǔ)器裝置的電氣驅(qū)動(dòng)需求較使用較少存儲(chǔ)器時(shí)變得更加迫切。
存儲(chǔ)器系統(tǒng)的操作速度主要是由存儲(chǔ)器控制器及該等存儲(chǔ)器裝置之間的復(fù)數(shù)個(gè)電氣互連所決定。當(dāng)資料傳輸率增加時(shí)，經(jīng)過(guò)該等電氣互連的信號(hào)傳輸時(shí)間與信號(hào)的暫態(tài)時(shí)間相比將不再是可忽略的。在高總線速度，這些互連的表現(xiàn)有如傳輸線網(wǎng)路(transmission line networks)。此傳輸線網(wǎng)路的響應(yīng)特征定義該存儲(chǔ)器總線的最大可使用速度。
在目前的存儲(chǔ)器封裝技術(shù)中，存儲(chǔ)器卡或存儲(chǔ)器模組上實(shí)際可用的存儲(chǔ)器數(shù)量是由兩個(gè)因素所決定存儲(chǔ)器裝置(chips)本身的容量及在該存儲(chǔ)器模組上可制造的實(shí)際電氣連接的數(shù)量。該存儲(chǔ)器卡或存儲(chǔ)器模組可以被雛菊輪式串接(daisy chained)其串接數(shù)量是與線驅(qū)動(dòng)器或線接收器的數(shù)量完全相依。為了確?？焖俚拇鎯?chǔ)器循環(huán)時(shí)間(cycle times)，非常短，快速的上升脈沖被使用。
例如，在一般存儲(chǔ)器系統(tǒng)中，因?yàn)樵谝欢ǖ臅r(shí)間區(qū)間中只有一個(gè)比特可以存在總線中，該總線的速度主要是由總線的信號(hào)設(shè)定時(shí)間(setuptime)所決定。結(jié)果，在目前個(gè)人電腦的存儲(chǔ)器系統(tǒng)中總線所能達(dá)到的最高資料傳輸率是每秒266百萬(wàn)比特(Mbits per second)。通常地，在此一般的存儲(chǔ)器系統(tǒng)中不需要或提供阻抗匹配的終端。
為了達(dá)到較高總線速度且同時(shí)允許較大的存儲(chǔ)器容量，阻抗控制的總線型態(tài)必須被采用。例如，RAMBUS的技術(shù)特征為存儲(chǔ)器的組態(tài)，其中存儲(chǔ)器裝置被排列(封裝)在最多3個(gè)RAMBUS線內(nèi)存儲(chǔ)器模組(RAMBUS lnline Memory Module(RIMM))卡上，所有主機(jī)板(motherboard)上的互連由高速資料總線連接。一個(gè)或多個(gè)終端零件(termination components)被放置在主機(jī)板上的總線實(shí)際終端。
在操作上，地址/資料線離開(kāi)主機(jī)板上的驅(qū)動(dòng)線且進(jìn)入存儲(chǔ)器雛菊輪式串接的第一個(gè)RIMM卡。這些相同的地址/資料線必須經(jīng)由一完整、第二組連接離開(kāi)該RIMM卡。在驅(qū)動(dòng)線到達(dá)他們的終端前此繞線(routing)持續(xù)經(jīng)由一第二及第三RIMM模組。此存儲(chǔ)器/總線組態(tài)允許非?？焖俚臅簯B(tài)信號(hào)被傳輸在存儲(chǔ)器控制器及相對(duì)較長(zhǎng)的總線的資料儲(chǔ)存裝置之間。這些總線允許復(fù)數(shù)個(gè)比特同時(shí)被傳輸至總線的每一線中。因此，可達(dá)到每秒800百萬(wàn)比特的資料傳輸率。甚至在將來(lái)可能出現(xiàn)更高速的資料傳輸率。
該等總線的一個(gè)最重要特性是信號(hào)傳輸路徑的有效阻抗被良好的控制?？偩€的一個(gè)端點(diǎn)被放置與總線的特征阻抗匹配的終端(terminated)以維護(hù)信號(hào)的傳真性及信號(hào)的完整。
在采用該等總線的系統(tǒng)中，該等驅(qū)動(dòng)信號(hào)的振幅是比一般數(shù)字信號(hào)的振幅小。這是導(dǎo)致該等裝置的驅(qū)動(dòng)強(qiáng)度(dv/dt)的限制。
如上所述的因素使該等存儲(chǔ)器總線的可靠操作非常依賴沿著該等總線的互連的阻抗控制。沿著傳輸路徑的阻抗不匹配將導(dǎo)致信號(hào)的衰減，換句話說(shuō)，可能導(dǎo)致資料傳輸中錯(cuò)誤。同時(shí)，維護(hù)所有信號(hào)及時(shí)脈的精確時(shí)序?qū)τ诳煽康馁Y料傳輸也是關(guān)鍵性的。因此，最小化信號(hào)-至-時(shí)脈延遲差異(資料-至-時(shí)脈歪斜，data-to-clock skew)是該等總線另一個(gè)重要的需求。
最近一代的該等RAMBUS存儲(chǔ)器裝置，具有256MB或288MB的容量，與較低容量的前輩相比，是放在較窄的封裝中。此降低可能地增加RIMM卡上存儲(chǔ)器裝置的密度。但實(shí)際上，所需要的額外空間不只互連至該等裝置還有確保該等互連(例如印刷電路板上的連線)具有適當(dāng)電氣特性以維護(hù)不只經(jīng)由該RIMM卡還有經(jīng)由該整個(gè)存儲(chǔ)器系統(tǒng)的信號(hào)完整。
從一個(gè)可制造性的觀點(diǎn)而言，現(xiàn)在可能使用相同的存儲(chǔ)器裝置在存儲(chǔ)卡的兩面板(double-sided)，取代具有鏡射輸入/輸出連接(mirroredI/O connections)的存儲(chǔ)器裝置，如同已知技術(shù)的兩面板存儲(chǔ)器卡所需求的。如此在管理晶片的供應(yīng)上將提供一重大的優(yōu)點(diǎn)。
已知技術(shù)的存儲(chǔ)器系統(tǒng)設(shè)計(jì)一般是由黏著在主機(jī)板(motherboard)上的一存儲(chǔ)器控制器、一時(shí)脈驅(qū)動(dòng)器及復(fù)數(shù)個(gè)總線終端所組成，該主機(jī)板在該控制器及該終端之間具有最多三個(gè)存儲(chǔ)器插槽。資料信號(hào)在到達(dá)終端之前必須經(jīng)過(guò)每一個(gè)模組且亦必須經(jīng)過(guò)具有六個(gè)邊緣的連接器。由于如此的設(shè)計(jì)，目前該些邊緣連接器導(dǎo)致阻抗的不匹配及串音，使信號(hào)品質(zhì)降低且限制信號(hào)通道的執(zhí)行效能。
該等存儲(chǔ)器模組本身包括該等終端亦提供一些型態(tài)的學(xué)能改良。第一，因?yàn)橹恍枰褂靡粋€(gè)單一接點(diǎn)集合(single set of contacts)(例如，在模組外不需要有總線線)，在單一卡或模組上有更多存儲(chǔ)器時(shí)此額外的接點(diǎn)容量可以被貢獻(xiàn)至定址能力。由排除實(shí)質(zhì)上一半所需的接點(diǎn)，更多數(shù)量的晶片(例如，64個(gè)晶片)可以被封裝在單一存儲(chǔ)器卡上。
因?yàn)楦啻鎯?chǔ)器可以被放置在單一卡上，比之前存儲(chǔ)器系統(tǒng)實(shí)際上更接近該等驅(qū)動(dòng)電路，因此，所有總線路徑的長(zhǎng)度被大幅降低。因?yàn)轭~外通過(guò)外部接點(diǎn)的該等信號(hào)的減少甚至可以得到更多改良。同樣地亦減少已知技術(shù)的存儲(chǔ)器模組及外部終端電阻之間的總線路徑部分。
此外，本發(fā)明的設(shè)計(jì)可以降低存儲(chǔ)器模組及主機(jī)板兩者設(shè)計(jì)的復(fù)雜性及制造成本。因?yàn)榇鎯?chǔ)器系統(tǒng)具有一至三個(gè)存儲(chǔ)器模組，使用一終端模組當(dāng)成該最后模組以達(dá)到最大的系統(tǒng)效能。
因此，本發(fā)明的另一目的是提供一高容量，具有雙面板其上具有存儲(chǔ)器晶片的高密度存儲(chǔ)器卡。
本發(fā)明的再一目的是提供一高容量，高密度存儲(chǔ)器模組，只需要單個(gè)存儲(chǔ)器晶片部分以取代兩個(gè)典型需要的雙面板設(shè)計(jì)。
本發(fā)明的再一目的是提供一高容量，高密度，具有高電氣整體性的存儲(chǔ)器模組。
本發(fā)明的再一目的是提供一高容量，高密度，本身具有總線終端的存儲(chǔ)器模組。
本發(fā)明的再一目的是提供一高密度存儲(chǔ)器模組，該存儲(chǔ)器模組可以有效的降低資料路徑長(zhǎng)度，藉以協(xié)助簡(jiǎn)化在高速數(shù)字電腦或類似系統(tǒng)中驅(qū)動(dòng)器電氣需求。
本發(fā)明是提供一種具有改良存儲(chǔ)器裝置密度及改良可制造性的雙面板存儲(chǔ)器模組，及具有選擇性總線終端裝置直接黏著在其上的存儲(chǔ)器模組用以使用在高速，阻抗控制存儲(chǔ)器總線。該存儲(chǔ)器模組亦允許該等相同的存儲(chǔ)器被使用在卡的雙面板上，取代在已知技術(shù)上需要具有鏡射輸入/輸出連接在第二面板的存儲(chǔ)器裝置，雙面板存儲(chǔ)器卡。該存儲(chǔ)器模組可以將已封裝或未封裝的存儲(chǔ)器晶片直接放在使用具價(jià)格-效益比的印刷電路板線寬及間隔的一般印刷電路板上形成，以維持良好的信號(hào)品質(zhì)。使用具有總線終端直接黏著在其上的存儲(chǔ)器模組可以改良信號(hào)品質(zhì)及整體性甚至因此增加系統(tǒng)的效能。這樣的設(shè)計(jì)可能也可以排除總線外部連接的需求，因此允許增加該等連接的容量以定址模組上更多的存儲(chǔ)器容量。
請(qǐng)參照

圖1，其繪示出已知技術(shù)中包含存儲(chǔ)器模組的多卡(3卡)存儲(chǔ)器系統(tǒng)10的示意圖。一般2-插槽及3-插槽板子需要有終端在主機(jī)板12上，甚至在所有插槽都沒(méi)有使用時(shí)都還需要該等終端。
主機(jī)板12的部分顯示出具有實(shí)現(xiàn)RAMBUS存儲(chǔ)器系統(tǒng)所需的支援電路。一個(gè)直接RAMBUS時(shí)脈產(chǎn)生器電路14(Direct RAMBUS ClockGenerator (DRCG) circuit，以下簡(jiǎn)稱DRCG)及一主裝置16包括一直接RAMBUS ASIC胞18(Direct RAMBUS ASIC Cell(DRAC)，以下簡(jiǎn)稱(DRAC)被實(shí)施在主機(jī)板12上。該RAMBUS通道節(jié)段20(RAMBUSchannel segment)連接DRAC 18至一存儲(chǔ)器插槽22。存儲(chǔ)器插槽22實(shí)際上被連接至主機(jī)板12。該等RAMBUS通道節(jié)段20連接一般是由主機(jī)板12兩面板上的印刷線路路徑(圖未示)所制成。換句話說(shuō)，一內(nèi)部印刷線路路徑(圖未示)可以被用來(lái)連接。存儲(chǔ)器插槽22一般設(shè)計(jì)具有復(fù)數(shù)個(gè)彈力-負(fù)載(spring-loaded)接點(diǎn)以接合RIMM卡24上相對(duì)應(yīng)的連接墊(pads)。
RAMBUS通道節(jié)段20由總線進(jìn)入?yún)^(qū)域26進(jìn)入RIMM卡24且然后被連接至復(fù)數(shù)個(gè)單獨(dú)的存儲(chǔ)器裝置28a及28b(圖未示)經(jīng)由裝置連接節(jié)段23以附著至RIMM卡24。該RAMBUS通道然后經(jīng)由一總線離開(kāi)區(qū)域30離開(kāi)RIMM卡24且回到主機(jī)板12。額外的印刷線路路徑攜帶該RAMBUS通道節(jié)段25至也在主機(jī)板12上的一第二插槽31。第二插槽31持有第二RIMM卡35。
一RAMBUS通道進(jìn)入部分32，一串列的存儲(chǔ)器裝置28a及28b(圖未示)，一串列的存儲(chǔ)器連接節(jié)段33，及一RAMBUS通道離開(kāi)部分34組成第二個(gè)RIMM卡35。相類似地，RAMBUS通道節(jié)段37，經(jīng)由印刷電路板的路徑，連接離開(kāi)部分34至一第三插槽36，第三個(gè)RIMM卡38，第三個(gè)串列的裝置連接節(jié)段89，RAMBUS通道進(jìn)入部分40，及一RAMBUS通道離開(kāi)部分42組成第三個(gè)RAMBUS存儲(chǔ)器卡。RAMBUS通道節(jié)段41最后到達(dá)終端44。該等終端元件，例如電阻器，阻礙(blocking)電容器及/或去耦合電容器也被放置在主機(jī)板12上。
在到達(dá)終端44的所有RAMBUS通道信號(hào)必須通過(guò)三個(gè)插槽22、31、36且穿過(guò)三個(gè)RIMM卡24、35及38前。該驅(qū)動(dòng)器需求以可靠地存取RIMM卡24、35及38上的存儲(chǔ)器裝置28a及28b是迫切的。信號(hào)下降沿著RAMBUS通道發(fā)生，特別是在連接器22、31及36。此外，有用的“真實(shí)資產(chǎn)”(real estate)在主機(jī)板12上是被充滿的。
為了以下所討論的特定實(shí)施例，該等存儲(chǔ)器裝置經(jīng)由焊球格距陣列(solder ball grid array，BGA)(一種現(xiàn)今所普遍使用以附著半導(dǎo)體至印刷電路板的組裝技術(shù))被連接至印刷電路板。非常明顯的是該技術(shù)中所使用的這些技巧是可以被其他晶片附著方法所取代的。
請(qǐng)參照?qǐng)D2a、2b、及2c，其繪示圖1中的第一個(gè)RIMM卡24的前視圖，頂視圖及側(cè)視圖。因?yàn)镽IMM卡35及38(請(qǐng)參照?qǐng)D1)是與已知技術(shù)的RIMM卡24相同，在圖2a、2b、及2c所展示的資訊亦可適用于它們。存儲(chǔ)器裝置28a及28b可以任何各種變化的實(shí)際排列被放置在卡24上。RAMBUS通道節(jié)段20(請(qǐng)參照?qǐng)D1)由總線進(jìn)入?yún)^(qū)域26進(jìn)入RIMM卡24且然后經(jīng)由裝置連接節(jié)段23被連接至存儲(chǔ)器裝置28a及28b(圖未示)。以附著至RIMM卡24。該RAMBUS通道然后經(jīng)由一總線離開(kāi)區(qū)域30離開(kāi)RIMM卡24且回到主機(jī)板12(請(qǐng)參照?qǐng)D1)。
圖2b是圖2a已知技術(shù)中的RIMM卡24的頂視圖，該RIMM卡24具有存儲(chǔ)器裝置28a分散在RIMM卡24的一面板24a上且存儲(chǔ)器裝置28b分散在RIMM卡24的另一面板24b上。存儲(chǔ)器裝置28a及存儲(chǔ)器裝置28b的差異是存儲(chǔ)器裝置28b的輸入/輸出(I/O)連接被鏡射(mirrors)至存儲(chǔ)器裝置28a的輸入/輸出(I/O)連接。使用兩種不同裝置的足跡(footprints)大幅簡(jiǎn)化了存儲(chǔ)器卡兩面板上的該等裝置互連的布線。不幸地，制造者需要攜帶及控制兩種不同的存儲(chǔ)器裝置零件數(shù)量且確定每一個(gè)存儲(chǔ)器裝置被放置在適當(dāng)?shù)奈恢谩?br> 此雙面板設(shè)計(jì)亦需要將存儲(chǔ)器裝置28a以一個(gè)形態(tài)配置在RIMM卡24的面板24a上，以便RIMM卡24的面板24a上的存儲(chǔ)器裝置28a與RIMM卡24的面板24b上的存儲(chǔ)器裝置28b有一半的間隔“d”的差距(offset)。如此允許在球格距陣列(BGA)的下放置連接墊(pads)(圖未示)。且其連接至印刷電路板上的貫孔(vlas)(圖未示)被更有效率的接線(wired)且在該等貫孔之間仍然擁有足夠距離以布線每一個(gè)存儲(chǔ)器裝置28a及28b之間的RAMBUS通道信號(hào)。
圖2c是圖2a已知技術(shù)中的RIMM卡24的側(cè)視圖，亦顯示存儲(chǔ)器裝置28a在第一面板24a上且存儲(chǔ)器裝置28b在第二面板24b上。
請(qǐng)參照?qǐng)D3，其繪示一多卡(3卡)存儲(chǔ)器系統(tǒng)10具有本發(fā)明的存儲(chǔ)器模組的示意圖。主機(jī)板12的部分顯示出具有實(shí)現(xiàn)RAMBUS存儲(chǔ)器系統(tǒng)所需的支援電路。一個(gè)直接RAMBUS時(shí)脈產(chǎn)生器電路14(DirectRAMBUS Clock Generator(DRCG)circuit，以下簡(jiǎn)稱DRCG)及一主裝置16包括一直接RAMBUS ASIC胞18(Direct RAMBUS ASIC Cell(DRAC)，以下簡(jiǎn)稱DRAC)被實(shí)施在主機(jī)板12上。
該RAMBUS通道節(jié)段20連接DRAC18至一存儲(chǔ)器插槽22。存儲(chǔ)器插槽22實(shí)際上被連接至主機(jī)板12。該等RAMBUS通道節(jié)段20連接一般是由主機(jī)板12兩面板上的印刷線路路徑(圖未示)所制成。換句話說(shuō)，一內(nèi)部印刷線路路徑(圖未示)可以被用來(lái)連接。存儲(chǔ)器插槽22一般設(shè)計(jì)具有復(fù)數(shù)個(gè)彈力。負(fù)載接點(diǎn)以接合本發(fā)明RIMM卡46上相對(duì)應(yīng)的連接墊。
RAMBUS通道節(jié)段20由總線進(jìn)入?yún)^(qū)域48進(jìn)入RIMM卡46且然后被連接至復(fù)數(shù)個(gè)單獨(dú)的存儲(chǔ)器裝置28經(jīng)由裝置連接節(jié)段50以附著至RIMM卡46。該RAMBUS通道然后經(jīng)由一總線離開(kāi)區(qū)域52離開(kāi)RIMM卡46且回到主機(jī)板12。額外的印刷線路路徑攜帶該RAMBUS通道節(jié)段25至也在主機(jī)板12上的一第二插槽31。第二插槽31持有第二RIMM卡54。
相類似地，RAMBUS通道離開(kāi)本發(fā)明的第二RIMM卡54且被連接經(jīng)由RAMBUS通道節(jié)段37至最后一個(gè)RIMM卡62，該RIMM卡62亦包括一個(gè)總線終端68。該總線終端68典型是由例如電阻器，阻礙(blocking)電容器及/或去耦合電容器等所組成。不像已知技術(shù)，總線終端68被直接附著在RIMM卡62上，以減少RAMBUS通道到達(dá)終端所需外部部分或主機(jī)板12上印刷電路路徑(圖未示)。完成后，額外的接點(diǎn)可以被減少，以允許增加額外的定址空間或類似的優(yōu)點(diǎn)。此外，有用的“真實(shí)資產(chǎn)”在主機(jī)板12上是被充滿的。
請(qǐng)參照?qǐng)D4a、4b及4c，其繪示圖3中本發(fā)明的第一個(gè)RIMM卡46的前視圖，頂視圖及側(cè)視圖。因?yàn)榈诙IMM卡54(請(qǐng)參照?qǐng)D3)與本發(fā)明的第一個(gè)RIMM卡46相同，在圖4a、4b及4c所展示的資訊亦可通用于它們。存儲(chǔ)器裝置28可以任何各種變化的實(shí)際排列被放置在卡46上。RAMBUS通道節(jié)段20(請(qǐng)參照?qǐng)D3)由總線進(jìn)入?yún)^(qū)域48進(jìn)入RIMM卡46且然后經(jīng)由裝置連接節(jié)段50被連接至存儲(chǔ)器裝置28。
圖4b是圖4a中本發(fā)明一較佳實(shí)施例的存儲(chǔ)器卡46的頂視圖。當(dāng)在RIMM卡24(請(qǐng)參照?qǐng)D2)上時(shí)，復(fù)數(shù)個(gè)存儲(chǔ)器裝置被配置在本發(fā)明的RIMM卡46的兩面板上，但是亦有些不同是主要導(dǎo)因于以下所討論的本發(fā)明的接線技術(shù)。首先，只有一個(gè)存儲(chǔ)器裝置零件數(shù)量以取代兩個(gè)存儲(chǔ)器裝置零件數(shù)量。用來(lái)鏡射的存儲(chǔ)器裝置需求被省略，因此制造者只需要攜帶及控制一種存儲(chǔ)器裝置零件數(shù)量。且亦將在組合時(shí)放置錯(cuò)誤零件的機(jī)會(huì)最小化。其次，該等存儲(chǔ)器裝置從該RIMM卡46的一面板至另一面板間不再需要差距(offset)。如此的改良可以被使用在實(shí)際降低卡的大小，以增加存儲(chǔ)器卡上的存儲(chǔ)器裝置數(shù)量，如此將可允許降低RIMM卡需求數(shù)量，或是一第三選擇可以被示范在RIMM卡62(請(qǐng)參照?qǐng)D3)中，其顯示該終端直接在該RIMM卡上。
圖4c是圖4a中本發(fā)明一較佳實(shí)施例的存儲(chǔ)器卡46的側(cè)視圖，亦顯示存儲(chǔ)器裝置28在RIMM卡46的兩面板上。
如前所述，高速及高容量存儲(chǔ)器總線的兩個(gè)最重要特征是信號(hào)傳輸路徑的有效阻控被有效控制，及總線的一端被終端至總線的特征阻抗以維護(hù)信號(hào)的傳真度及整體性。
請(qǐng)參照?qǐng)D5，經(jīng)由一阻抗控制存儲(chǔ)器卡信號(hào)路徑的簡(jiǎn)易電氣模型70可以被一串列的電感器，電阻器，及電容器所表示。此種型式的電氣模型在本技術(shù)中是大家所熟知的技術(shù)。此模型可以被簡(jiǎn)化成如圖5所示以說(shuō)明本發(fā)明的一個(gè)觀點(diǎn)，或者他們可以是更復(fù)雜模型以完成所需要的目標(biāo)或詳細(xì)的準(zhǔn)位。例如，雖然貫孔在一多層印刷電路板中扮演一重要角色以互連存儲(chǔ)器卡上所有的裝置或I/O連接墊，為了簡(jiǎn)化起見(jiàn)在本模型中并不包含貫孔。為了傳輸線模型，電感器典型上與電容器串聯(lián)后接地。第一個(gè)電感器，電容器對(duì)可以代表存儲(chǔ)器卡上連接墊72的阻抗，該等連接墊72連接到主機(jī)板上連接器的接點(diǎn)。第二個(gè)電感器，電容器對(duì)可以代表印刷電路路徑74的阻抗，該等印刷電路路徑74連接連接墊72至存儲(chǔ)器裝置76。
一個(gè)代表存儲(chǔ)器裝置76的簡(jiǎn)易模型是由三個(gè)元件所組成二個(gè)電感器78及80，以及一電容器82。當(dāng)一般使用在半導(dǎo)體的高頻時(shí)典型上此模型之后可以接著一個(gè)去耦合電容器以驅(qū)動(dòng)該半導(dǎo)體。另外一對(duì)可以代表存儲(chǔ)器裝置76之間或最后一個(gè)存儲(chǔ)器裝置及終端88之間的印刷電路路徑86阻抗。根據(jù)本發(fā)明在一存儲(chǔ)器系統(tǒng)中，一典型的系統(tǒng)阻抗是28歐姆(ohms)。
現(xiàn)在特別參考存儲(chǔ)器裝置76的電氣模型(請(qǐng)參照?qǐng)D5)，阻抗及印刷電路板貫孔外長(zhǎng)度是需要匹配系統(tǒng)的一整體部分以補(bǔ)償存儲(chǔ)器裝置76的寄生輸入電容器82。此模型實(shí)際上是一個(gè)簡(jiǎn)單低通濾波器電路其中該串聯(lián)電感器78及80是傳輸線具有的一突波阻抗(surge impedance)大于該有效經(jīng)過(guò)28歐姆線阻抗。增加貫孔外線阻抗導(dǎo)致每單位長(zhǎng)度的過(guò)量電威接近于所需求的濾波器集束(lumped)電感。愈大的線阻抗，將導(dǎo)致每單位長(zhǎng)度愈大的過(guò)量電感。
設(shè)定印刷電路路徑的長(zhǎng)度至該等貫孔之間的自然距離且調(diào)整該等路徑的阻抗至達(dá)到過(guò)量電感所需要的值是較佳的。事實(shí)上，單面板存儲(chǔ)器卡設(shè)計(jì)具有長(zhǎng)線需求可以容忍如此接近的設(shè)計(jì)，但是在雙面板存儲(chǔ)器卡上是不可能的。
布線阻抗的第一個(gè)限制總是印刷電路板設(shè)計(jì)規(guī)則的最小允許線寬?，F(xiàn)今此最小允許線寬典型上是0.1mm或者約0.004英寸?，F(xiàn)今所使用的典型印刷電路板的橫截面圖與典型使用于印刷電路板制造(例如FR4)的環(huán)氧-樹(shù)脂-基材料電介質(zhì)(dielectric)常數(shù)組合在一起，限制了傳輸線阻抗至最大約53歐姆。因?yàn)榇讼拗?，該過(guò)量電感需求只藉由一較長(zhǎng)的印刷電路線長(zhǎng)度即可以被達(dá)成。
如上所述，維護(hù)印刷電路板的高電氣整體性(最小的串音及阻抗變動(dòng))是較高優(yōu)先的。一般所使用方法是使用足夠大旋轉(zhuǎn)半徑簡(jiǎn)化該路徑至一回旋且與鄰近印刷電路線維持一足夠距離，此外亦攜帶高速信號(hào)以控制該串音及阻抗。該雙面板存儲(chǔ)器卡的布線，特別是針對(duì)這些連接非常高密度存儲(chǔ)器裝置例如RAMBUS 256MB或288MB RDRAM晶片，并沒(méi)有足夠大的空間以容納該回旋。與前一代的RDRAM晶片比較，256MB或288MB RDRAM晶片的寬度是較窄的。此較窄的間距(pitch)是非常需要的因?yàn)榍宄嘏c舊世代的晶片比較允許存儲(chǔ)器卡上存儲(chǔ)器裝置較高的密度。
圖6顯示此不具有足夠大空間制作簡(jiǎn)單路徑回旋的解法具有足夠的空間環(huán)繞該印刷電路路徑。圖6中的電路是代表裝置連接節(jié)段50，58或66(請(qǐng)參照?qǐng)D3)的切面圖。該等貫孔92連接該等印刷電路路徑94至其余的裝置連接節(jié)段50，58或66。此解法是使用印刷電路板設(shè)計(jì)規(guī)則所允許的最小的導(dǎo)線寬度及空間去彎彎曲曲的或折疊該等印刷電路路徑94。典型是0.004英寸寬導(dǎo)線及0.004或0.005寸寬空間。
此技術(shù)以前并未曾被執(zhí)行過(guò)，因?yàn)闀?huì)影響線阻抗及導(dǎo)致相位分散(dispersion)。因?yàn)殡姎怦詈详P(guān)系中間節(jié)段96的阻抗是低于兩個(gè)外部節(jié)段98。但是，這些作用是已經(jīng)了解且可以精確地模組化及納入考慮。此技術(shù)以前被使用在微波應(yīng)用且在8.M.Schiffman于April 1958所著的“New Class of Broad-Band Microwave 90-Degree Phase Shifters”一書中有記載。此印刷電路路徑節(jié)段的設(shè)計(jì)準(zhǔn)則可以被決定且印刷電路路徑達(dá)到該精確的過(guò)量電感所須的折疊長(zhǎng)度是可以被確立的。
現(xiàn)在在存儲(chǔ)器卡的兩面板上使用相同的存儲(chǔ)器裝置是可能的，以取代已知技術(shù)中存儲(chǔ)器卡的兩面板上需使用具有鏡射I/O連接的存儲(chǔ)器裝置。如此在晶片的供應(yīng)管理上提供一重大的效益。如上所述的技術(shù)也可以被應(yīng)用至如下所述的直接包含終端的存儲(chǔ)器卡上。
請(qǐng)參照?qǐng)D7a，7b及7c，顯示如圖3所示本發(fā)明一較佳實(shí)施例的具有自我終端的RIMM卡62的前視及側(cè)視圖。該等存儲(chǔ)器裝置28可以各形式的實(shí)際排列被放置在RIMM卡62上。RAMBUS通道節(jié)段37(C3)，由總線進(jìn)入?yún)^(qū)域64進(jìn)入RIMM卡62且經(jīng)由裝置連接節(jié)段66被連接至該等存儲(chǔ)器裝置28。
位于RAMBUS通道端點(diǎn)處的終端68被直接附著至RIMM卡62上，以減少已知技術(shù)中RIMM卡24，35及38(請(qǐng)參照?qǐng)D1)中RAMBUS通道30、34及42的外部部分，及本發(fā)明中RIMM卡46及54中RAMBUS通道52及60的外部合分的需求。完成后，額外所需的接點(diǎn)亦可被減少。
請(qǐng)參照?qǐng)D7b，顯示如圖7a所示本發(fā)明一較佳實(shí)施例的具有自我終端的RIMM卡62的頂視圖。在本發(fā)明的RIMM卡46及54上，該等存儲(chǔ)器裝置28只使用一種存儲(chǔ)器零件數(shù)量被排列在RIMM卡62的兩面板上。再一次的，該等存儲(chǔ)器裝置與存儲(chǔ)器卡另一面板上的存儲(chǔ)器裝置并不需要有差距。如此可大幅改善RIMM卡62上該等存儲(chǔ)器裝置28的密度以允許終端68被放置在卡上，且允許降低RIMM卡62的大小及/或增加已知RIMM卡62上該等存儲(chǔ)器裝置的數(shù)量。RIMM卡62上直接包含終端的好處更詳細(xì)的被描述在審查中的美國(guó)專利案，“HCD-204”及美國(guó)專利案，第09/461,069號(hào)。使用如上所述的如此高容量，高密度存儲(chǔ)器，一個(gè)電腦系統(tǒng)所需要的所有存儲(chǔ)器可以被包含在兩個(gè)甚至是一個(gè)存儲(chǔ)器卡上以取代如圖3所示的三個(gè)存儲(chǔ)器卡的實(shí)施也是可能的。這些也在審查中的美國(guó)專利案，“HCD-204”及美國(guó)專利案第09/461,069號(hào)中有更詳細(xì)的描述。
請(qǐng)參照?qǐng)D7c，顯示如圖7a所示本發(fā)明一較佳實(shí)施例的具有自我終端的RIMM卡62的兩面板的示意圖。
為了揭露的目的本發(fā)明選擇一以RAMBUS為基礎(chǔ)的存儲(chǔ)器模組，很明顯的是本發(fā)明的教不只可以被應(yīng)用其他高速存儲(chǔ)器模組，例如由美光公司所生產(chǎn)的雙倍資料讀取速率(DDR)的SDRAM，也可以容易地被應(yīng)用至各種不同形式的封裝結(jié)構(gòu)及高效能包括但不限于微處理器，數(shù)字信號(hào)處理器及以通訊為基礎(chǔ)的應(yīng)用及次系統(tǒng)。
此外，為了揭露的目的當(dāng)本發(fā)明選擇一前面板及被面板都具有裝置的模組時(shí)，很明顯的是本發(fā)明的教示可以被應(yīng)用在只有一面板有裝置的結(jié)構(gòu)中。如此當(dāng)裝置變得較大且亙連密度增加時(shí)可以變的更有效益。
在前述說(shuō)明書中，本發(fā)明參照了特定示范性的具體實(shí)施例而說(shuō)明，但明顯地在不背離本發(fā)明的精神下，可以進(jìn)行不同的修正與變動(dòng)，如申請(qǐng)專利范圍所示。因此說(shuō)明書與附圖是作為參考而非限制。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此項(xiàng)技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作少許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種高頻存儲(chǔ)器模組，其特征在于，它包括a)一基板，具有一前面板，一背面板，及至少一邊緣；b)復(fù)數(shù)個(gè)電氣接點(diǎn)沿著該基板的至少一邊緣排列，以適當(dāng)連接至一外接存儲(chǔ)器總線；c)復(fù)數(shù)個(gè)電氣連接裝置有效地連接至該等電氣接點(diǎn)，以形成該外接存儲(chǔ)器總線的延伸；以及d)復(fù)數(shù)個(gè)存儲(chǔ)器裝置黏著在該基板的該前面板及該后面板的至少一面板上，該等存儲(chǔ)器裝置具有高頻電氣特性及可選擇性地被連接至該外接存儲(chǔ)器總線；由該等電氣連接裝置中的至少一個(gè)以補(bǔ)償該等存儲(chǔ)器裝置中的至少一個(gè)的高頻電氣特性。
2.如權(quán)利要求1所述的高頻存儲(chǔ)器模組，其特征在于，其中該外接存儲(chǔ)器總線包括一預(yù)先決定的特征阻抗。
3.如權(quán)利要求1所述的高頻存儲(chǔ)器模組，其特征在于，其中該外接存儲(chǔ)器總線包括一插槽以適當(dāng)?shù)慕邮赵摰入姎饨狱c(diǎn)。
4.如權(quán)利要求3所述的高頻存儲(chǔ)器模組，其特征在于，其中該插槽包括復(fù)數(shù)個(gè)彈性接點(diǎn)以適當(dāng)?shù)膴A住該等電氣接點(diǎn)，藉以固定該插槽中的該基板且在該外接存儲(chǔ)器總線及該等電氣接點(diǎn)間建立一電氣連接。
5.如權(quán)利要求1所述的高頻存儲(chǔ)器模組，其特征在于，其中該等電氣連接裝置中的至少一個(gè)是一回旋以補(bǔ)償該等存儲(chǔ)器裝置中的至少一個(gè)的高頻電氣特性。
6.如權(quán)利要求5所述的高頻存儲(chǔ)器模組，其特征在于，其中該回旋包括下列群組中的至少一個(gè)回旋、來(lái)回折疊的形態(tài)。
7.如權(quán)利要求1所述的高頻存儲(chǔ)器模組，其特征在于，其中該等存儲(chǔ)器裝置具有完全相同形態(tài)的復(fù)數(shù)個(gè)電氣接點(diǎn)以連接至該基板的該前面板及該背面板。
8.如權(quán)利要求2所述的高頻存儲(chǔ)器模組，其特征在于，更包括復(fù)數(shù)個(gè)總線終端裝置排列在該基板上且有效地連接至該外接存儲(chǔ)器總線的延伸。
9.如權(quán)利要求8所述的高頻存儲(chǔ)器模組，其特征在于，其中該等總線終端裝置表示一阻抗實(shí)質(zhì)匹配至該外接存儲(chǔ)器總線的該特征阻抗。
10.如權(quán)利要求8所述的高頻存儲(chǔ)器模組，其特征在于，其中該等排終端裝置包括下列群組中的電子零件電阻器、電容器及電感器排列在該基板上且電氣連接至該外接存儲(chǔ)器總線的延伸的分別的線。
11.如權(quán)利要求10所述的高頻存儲(chǔ)器模組，其特征在于，其中該等電阻器包括分散式電阻器。
12.如權(quán)利要求10所述的高頻存儲(chǔ)器模組，其特征在于，其中該等電阻器包括一排阻。
13.如權(quán)利要求10所述的高頻存儲(chǔ)器模組，其特征在于，其中該等電阻器包括一回態(tài)電阻性裝置。
14.一種高頻存儲(chǔ)器模組，其特征在于，它包括a)一基板，具有一前面板，一背面板，及至少一邊緣；b)復(fù)數(shù)個(gè)電氣接點(diǎn)沿著該基板的至少一邊緣排列，以適當(dāng)連接至一外接資料總線；c)復(fù)數(shù)個(gè)電氣連接裝置有效地連接至該等電氣接點(diǎn)，以形成該外接資料總線的延伸；以及d)復(fù)數(shù)個(gè)裝置黏著在該基板的該前面板及該后面板的至少一面板上，該等裝置具有高頻電氣特性且可選擇性地被連接至該外接資料總線的延伸；由該等電氣連接裝置中的至少一個(gè)以補(bǔ)償該等裝置中的至少一個(gè)的高頻電氣特性。
15.如權(quán)利要求14所述的高頻存儲(chǔ)器模組，其特征在于，其中該外接資料總線包括一預(yù)先決定的特征阻抗。
16.如權(quán)利要求14所述的高頻存儲(chǔ)器模組，其特征在于，其中該外接資料總線包括一插槽以適當(dāng)?shù)慕邮赵摰入姎饨狱c(diǎn)。
17.如權(quán)利要求16所述的高頻存儲(chǔ)器模組，其特征在于，其中該插槽包括復(fù)數(shù)個(gè)彈性接點(diǎn)以適當(dāng)?shù)膴A住該等電氣接點(diǎn)，藉以固定該插槽中的該基板且在該外接資料總線及該等電氣接點(diǎn)間建立一電氣連接。
18.如權(quán)利要求14所述的高頻存儲(chǔ)器模組，其特征在于，其中該等電氣連接裝置中的至少一個(gè)是一回旋以補(bǔ)償該等裝置中的至少一個(gè)的高頻電氣特性。
19.如權(quán)利要求18所述的高頻存儲(chǔ)器模組，其特征在于，其中該回旋包括下列群組中的至少一個(gè)回旋、來(lái)回折疊的形態(tài)。
20.如權(quán)利要求14所述的高頻存儲(chǔ)器模組，其特征在于，其中該等裝置具有完全相同形態(tài)的復(fù)數(shù)個(gè)電氣接點(diǎn)以連接至該基板的該前面板及該背面板。
21.如權(quán)利要求14所述的高頻存儲(chǔ)器模組，其特征在于，更包括復(fù)數(shù)個(gè)總線終端裝置排列在該基板上且有效地連接至該外接資料總線的延伸。
22.如權(quán)利要求21所述的高頻存儲(chǔ)器模組，其特征在于，其中該等總線終端裝置表示一阻抗實(shí)質(zhì)匹配至該外接資料總線的該特征阻抗。
23.如權(quán)利要求21所述的高頻存儲(chǔ)器模組，其特征在于，其中該等排終端裝置包括下列群組中的電子零件電阻器、電容器及電感器排列在該基板上且電氣連接至該外接資料總線的延伸的分別的線。
24.如權(quán)利要求23所述的高頻存儲(chǔ)器模組，其特征在于，其中該等電阻器包括分散式電阻器。
25.如權(quán)利要求23所述的高頻存儲(chǔ)器模組，其特征在于，其中該等電阻器包括一排阻。
26.如權(quán)利要求23所述的高頻存儲(chǔ)器模組，其特征在于，其中該等電阻器包括一回態(tài)電阻性裝置。
全文摘要
一種具有較高密度及改良可制造性的高容量存儲(chǔ)器模組,具有選擇性總線終端直接附著在存儲(chǔ)器模組上以使用在高速,阻抗控制存儲(chǔ)器總線上;本發(fā)明亦允許存儲(chǔ)器卡的雙面板上使用相同的存儲(chǔ)器裝置,以取代已知技術(shù)中雙面板的存儲(chǔ)器卡需要具有鏡射I/O連接的知存儲(chǔ)器裝置;該存儲(chǔ)器模組可以將已封裝或未封裝的存儲(chǔ)器晶片直接放在使用具價(jià)格－效益比的印刷電路板線寬及間隔的一般印刷電路板上形成,以維持良好的信號(hào)品質(zhì);使用具有終端模組直接附著的存儲(chǔ)器模組可以改良信號(hào)的品質(zhì)甚至因此可以增加系統(tǒng)的效能;如此的設(shè)計(jì)亦可以減少總線外部連接的需求,因此允許連接容量的增加以增加模組上存儲(chǔ)器容量的定址空間。
文檔編號(hào)H01L23/66GK1389089SQ01802402
公開(kāi)日2003年1月1日 申請(qǐng)日期2001年8月14日 優(yōu)先權(quán)日2000年8月24日
發(fā)明者湯瑪士L·史萊 申請(qǐng)人:高度連接密度公司