專利名稱：采用回蝕工藝的低缺陷SiGe的層移植的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將SiGe層移植到第二基底上，并且形成應用于微電子學和光電子學領(lǐng)域的新型材料結(jié)構(gòu)。具體地說，在絕緣材料結(jié)構(gòu)上形成的應變(strained)Si/SiGe層可用于制造高速器件，如互補金屬氧化物半導體(CMOS)晶體管、調(diào)制摻雜場效應晶體管(MODFET)、高電子遷移率晶體管(HEMT)和雙極型晶體管(BT)；在硅異質(zhì)結(jié)構(gòu)上形成的SiGe層可用于制造光檢測器，為通信、監(jiān)視和醫(yī)學應用提供硅基遠紅外檢測技術(shù)。
背景技術(shù)：
微電子學應用需要高載流子遷移率。研究發(fā)現(xiàn)，應變Si/SiGe溝道中的電子遷移率比體(bulk)Si中的高得多。例如，室溫條件下，應變Si中電子遷移率的測量值約為3000cm2/Vs，而體Si中約為400cm2/Vs。類似地，體Si中空穴遷移率為150cm2/Vs，高Ge濃度(60％～80％)的應變SiGe中空穴遷移率達800cm2/Vs，約為體Si的5倍。在目前工藝水平的硅器件中采用這種材料，可以獲得更高的性能，尤其是更高的運行速度。然而，MODFET和HBT的底層導電基底以及CMOS中的底層基底與有源器件區(qū)的相互作用限制了高速器件性能的完全實現(xiàn)。采用絕緣層將SiGe器件層與基底隔離開來，可解決這個問題。因此，需要能在絕緣材料上制備應變Si/SiGe的技術(shù)。
目前，有兩種制備絕緣層上SiGe(SGOI)的可用技術(shù)。一種是通過SIMOX的技術(shù)，在T.Mizuno等人的標題為“High PerformanceStrained-Si p-MOSFETs on SiGe-on-Insulator Substrates Fabricatedby SIMOX Technology”，IEDM，99-934的文章中對此做過闡述。然而，這種方法存在幾方面的局限，因為除了由晶格失配導致的現(xiàn)有缺陷之外，注氧在無應力(relaxed)SiGe層中引入進一步損傷。而且由于Ge在600℃以上溫度下易于擴散和凝聚，注氧后形成氧化層所需的高溫退火(＞1100℃)對應變Si/SiGe層有害，當Ge含量超過10％時這種影響會更加顯著。
第二種制造絕緣層上SiGe的技術(shù)是通過借助于阻蝕層的選擇性蝕刻。在1999年5月授權(quán)、J.O.Chu和K.E.Ismail的美國專利5906951中，描述了通過在具有P++摻雜SiGe阻蝕層的KOH中使用圓片鍵合和背面圓片蝕刻將應變Si/SiGe層移植到SOI基底上的方法。然而，當阻蝕層摻雜度低于1019/cm3時，在KOH中SiGe對P++摻雜SiGe阻蝕層的蝕刻選擇性急劇降低，因此，如果由于P++阻蝕層中摻雜物的差異而導致蝕刻不能在P++SiGe阻蝕層均勻停止，應變Si/SiGe層也可能受到KOH蝕刻。而且，由于SiGe阻蝕層高濃度摻雜范圍約為5×1019/cm3～5×1020/cm3的硼，這會導致應變Si/SiGe在熱處理期間出現(xiàn)自摻雜現(xiàn)象。
在光纖應用中，SiGe/Si異質(zhì)結(jié)二極管是在300K溫度下解調(diào)1.3μm～1.6μm光的好選擇。推薦使用含量為30％～50％的Ge，來實現(xiàn)所需1.3μm～1.6μm波長的吸收，并且在SiGe層中需要低缺陷(如低位錯)來增強光檢測器的靈敏度。從目前工藝水平來看，獲得靈敏度高、噪聲低、反應快的SiGe/Si異質(zhì)結(jié)二極管所采用的技術(shù)是形成100周期(period)SiGe/Si應變層超晶格。但是，量子體積效應使合金的特性不同類似于體材料。量子體積效應的凈結(jié)果是導致比預期波長更短的波長(1.1μm～1.3μm)的吸收。因此，需要具有期望Ge含量和低缺陷的體SiGe合金來制造可吸收波長范圍為1.3μm～1.6μm的光的光檢測器。
本發(fā)明提供一種將低缺陷SiGe層移植到期望基底上的方法，該方法采用回蝕技術(shù)，但不需要另外的濃摻雜阻蝕層。本發(fā)明的關(guān)鍵特征在于，SiGe層在某些特定蝕刻溶液中既可以充當在其上生長外延應變Si/SiGe的層，也可以充當阻蝕層本身。也就是說，這種情況下SiGe層是自阻蝕的。因此，大大簡化了制備絕緣層上應變Si/SiGe或SiGe/Si異質(zhì)結(jié)構(gòu)的工藝，并且顯著提高了應變Si/SiGe或SiGe/Si異質(zhì)結(jié)構(gòu)的質(zhì)量。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，描述了一種可將低缺陷SiGe體層移植到第二基底上，并且形成絕緣層上應變Si/SiGe(SGOI)或SiGe/Si異質(zhì)結(jié)構(gòu)的方法。該方法包括如下步驟選擇半導體基底；在半導體基底上形成第一外延梯度(graded)Sil-xGex層；在第一梯度Sil-xGex層上形成第二無應力Sil-yGey層；選擇第二基底；將第一基底與所述第二基底鍵合以形成接合基底；從其背面對第一基底進行研磨、拋光以除去大部分所述第一基底；采用SiGe高選擇性濕法蝕刻工藝對余下的第一基底進行蝕刻，并且蝕刻止于Sil-xGex層；利用化學機械平面化(CMP)技術(shù)除去梯度Sil-xGex層的缺陷部分；利用CMP工藝步驟使Sil-xGex層表面平滑；在經(jīng)過平滑處理的Sil-xGex層表面生長應變Si/SiGe層以用于微電子應用的MOSFET、MODFET、HEMT或BT，或生長用于光電子應用的SiGe光檢測器。
本發(fā)明提供一種將低缺陷SiGe層移植到期望基底上的方法，該方法采用回蝕技術(shù)，但不需要另外的濃摻雜阻蝕層。本發(fā)明的關(guān)鍵特征在于，SiGe層在某些蝕刻溶液中既可以充當在其上生長外延應變Si/SiGe的層，也可以充當阻蝕層本身。也就是說，這種情況下SiGe層是自阻蝕的。因此，大大簡化了制備絕緣層上應變Si/SiGe或SiGe/Si異質(zhì)結(jié)構(gòu)的工藝，并且顯著提高了應變Si/SiGe或SiGe/Si異質(zhì)結(jié)構(gòu)的質(zhì)量。


下面將參照附圖和非限制性實施例詳細說明本發(fā)明，其中圖1是具有外延生長的梯度Sil-xGex層和無應力Sil-yGey層的第一基底的橫截面視圖；圖2是圖1所示的、與帶有或不帶有絕緣層的第二基底鍵合的第一半導體基底的橫截面視圖；圖3是經(jīng)對背面進行研磨和拋光處理而變薄的圖2所示的第一基底的橫截面視圖；
圖4是圖3所示的第一基底經(jīng)蝕刻處理后的剩余部分的橫截面視圖，該處理步驟采用高選擇性濕法蝕刻工藝，并在梯度Sil-xGex層停止；圖5是關(guān)于圖4中經(jīng)過拋光的剩余Sil-xGex層和經(jīng)過采用化學機械平面化(CMP)技術(shù)的平滑處理的Sil-yGey層的橫截面視圖；圖6是外延生長的應變Si/SiGe層或在圖5經(jīng)平滑處理的Sil-yGey層上外延生長的p-i-n光檢測器的橫截面視圖。
具體實施例方式
結(jié)合

的實施例涉及通過表面平化、圓片鍵合和將SiGe用作阻蝕層的選擇性濕法蝕刻工藝形成絕緣材料上單晶應變Si/SiGe層(SGOI)或Si層上SiGe層的過程。
參照圖1，圖1示出本發(fā)明的部分實施例的橫截面視圖，其中包括基底10，以及多個層20、30和40?；?0可以是適合于在其上形成外延層的單晶材料，如Si、SiGe、SiGeC、SiC等。外延梯度Sil-xGex層20在基底10的上表面12上形成。梯度層20的上表面22是基本無應力或完全無應力的。無應力的依據(jù)是1997年8月19日授權(quán)、LeGoues等人的美國專利5659187中說明的改進Frank-Read機制，這里參考引用了該專利。在LeGoues等人的美國專利5659187中說明了一種形成梯度SiGe層20的方法。層20和層30(下面將說明)可采用1994年3月29日授權(quán)、B.S.Meyerson的美國專利5298452中說明的UHVCVD工藝形成，這里參考引用了該專利。在層20中，Ge濃度x的范圍為0到一個介于0.2～0.5之間的數(shù)值。層20的厚度的范圍為大約3000(300nm)～1000nm。
外延層30基本或完全由無應力Sil-yGey構(gòu)成，并且在層20的上表面22上形成。層30的厚度范圍為200nm～1000nm。選擇層30的Ge含量y以便與層20的上表面22的晶格常數(shù)相匹配，使得層30無應力或基本上無應力。層30的Ge含量y可以等于或大約等于上表面22的x值。y值的范圍為大約0.2～大約0.5?？梢栽跓o應力層30上形成封裝層40。封裝層40可通過PECVD、LPCVD、UHV CVD或旋涂(spin-on)技術(shù)在層30的上表面32上形成。封裝層40可以具有上表面42。封裝材料可以是例如Si，SiO2，多晶Si，Si3N4，例如類金剛石碳(DLC)、氟化類金剛石碳(FDLC)、以及Si、C、O和H的聚合物的低K值電介質(zhì)材料，或者任意兩種或兩種以上的上述物質(zhì)的組合。Si、C、O和H的聚合物的一個例子是SiCOH，Grill等人1998年6月29日提交的、標題為“Hydrogenated Oxidized Silicon CarbonMaterial”的美國專利6147009中描述了SiCOH，這里參考引用了該專利。形成層40的沉積溫度可低于900℃。封裝層的厚度范圍為大約5nm～大約500nm。封裝層40可保護層30的上表面32或提供隔離層。
在圖2中，第二基底80與層30的上表面32或?qū)?0的上表面42鍵合。在圓片鍵合之前，采用化學機械平面化或拋光(CMP)工藝對層30的表面32或?qū)?0的表面42進行拋光處理，使得表面42被平滑為均方根(RMS)表面粗糙度范圍為大約0.3nm～大約1nm的平表面?；?0可以是例如Si、SiGe、SiGeC、SiC的半導體材料，藍寶石，玻璃，陶瓷或金屬，而且可具有上表面90，其中可以對上表面90進行如上所述的拋光處理，以便提供RMS范圍為大約0.3nm～大約1nm的平滑上表面90。
有關(guān)降低表面粗糙度的拋光工藝的詳細說明，可參考D.F.Canaperi等人于2000年9月29日提出的標題為“A Method of WaferSmoothing for Bonding Using Chemo-Mechanical Polishing(CMP)”的專利申請09/675841(Docket No.YOR 920000683US1)，這里參考引用了該專利申請。
有關(guān)提供鍵合結(jié)構(gòu)的鍵合圓片技術(shù)的詳細說明，可參考D.F.Canaperi等人于2000年9月29日提出的標題為“Preparation ofStrained Si/SiGe on Insulator by Hydrogen Induced Layer TransferTechnique”的專利申請09/675840(Docket No.YOR 920000345US1)，這里參考引用了該專利申請。專利申請09/675840描述了采用圓片鍵合技術(shù)和注H引發(fā)層移植技術(shù)來制備SGOI的方法。與現(xiàn)有技術(shù)相比，該方法能夠在絕緣層上產(chǎn)生Ge含量更高的SiGe。而且，與現(xiàn)有技術(shù)相比，由于消除了不匹配位錯，該方法能夠減少SiGe層的缺陷數(shù)量。然而，對于該方法，移植的SiGe層比較薄(＜1μm)，而且由于在500℃～600℃溫度下進行H注入和退火處理以引發(fā)層移植，移植高Ge含量的層仍然難以實現(xiàn)。
將圖1所示的層40的上表面42倒轉(zhuǎn)過來，并與基底80的表面90接觸。兩個表面42和90通過圓片鍵合技術(shù)接合起來。鍵合表面或42和90在約20℃～500℃范圍內(nèi)的溫度上接受退火處理，處理時限在約2小時～50小時范圍內(nèi)。另一個實施例利用中間層在100℃～800℃范圍內(nèi)的退火溫度上實現(xiàn)高鍵合強度，中間層采用Ge或金屬材料，這種金屬材料或者具有低熔點或者可與硅反應形成硅酸鹽，這種材料可以是鎢(W)、鈷(Co)、鈦(Ti)等。退火可為爐內(nèi)退火或快速熱退火(RTA)。
圖3中，通過研磨工藝或研磨與拋光工藝的組合，將厚度在約600μm～750μm范圍內(nèi)的第一基底10的大部分除去。第一基底10的剩余層70的厚度在約50μm～100μm范圍內(nèi)。
圖4中，采用濕法蝕刻工藝除去層70，蝕刻可在溫度大約為90℃～120℃的乙二胺、鄰苯二酚、對二氮雜苯和水(EPPW或EDP)的溶液中進行，或在溫度大約為70℃～85℃的20％KOH溶液中進行，或在另一種有機硅蝕刻溶液TMAH(四甲基氫氧化銨，(CH3)NOH)中進行。根據(jù)經(jīng)驗，在EPPW中Si(100)對Sil-xGex(y＝0.15～0.3)的蝕刻選擇性在50～1800范圍內(nèi)，在KOH中Si(100)對Sil-xGex(y＝0.2～0.3)的蝕刻選擇性在350～1280范圍內(nèi)，在TMAH中Si(100)對Sil-xGex(y＝0.2～0.3)的蝕刻選擇性在50～115范圍內(nèi)。在1995年12月19日授權(quán)給H.Naruse的美國專利5476813中描述了采用KOH、K2Cr2O7和丙醇混合溶液對硅進行選擇性蝕刻，并且蝕刻止于SiGe層。該專利于。然而，此技術(shù)只能實現(xiàn)較低的選擇性，約為17～20。本發(fā)明中，EPPW、KOH或TMAH都有較高的Si對比Sil-yGey(y＞0.1)的蝕刻率，結(jié)果，蝕刻恰好止于無應力Sil-yGey層，并且沒有任何附加的阻蝕層，如1999年5月25日授權(quán)給J.O.Chu等人的美國專利5906951中描述的p++SiGe阻蝕。
圖5示出經(jīng)CMP工藝步驟除去分級梯度(step-graded)Sil-xGex層20之后形成的絕緣層上SiGe層或SiGe/Si異質(zhì)結(jié)構(gòu)的橫截面視圖。該結(jié)構(gòu)頂部為無應力Sil-yGey層30。化學機械平面化(CMP)工藝用于除去梯度Sil-xGex層20和調(diào)整移植的無應力Sil-yGey層30的厚度。對用于外延生長應變Si/SiGe的表面，或?qū)τ糜诔练e為形成p-i-n光探測器所需的n+Si層的表面，通過最終的接觸式拋光和清洗使該表面平滑和清潔。
圖6中，應變Si/SiGe層60或n+Si層60外延生長或形成于SiGe層30之上。對于應變Si/SiGe層的外延生長，在應變Si/SiGe層60生長之前可能需要在層30之上形成可選的外延SiGe緩沖層72。
應該注意，圖中相同的單元或部分由類似和對應的附圖標記表示。
雖然本文已說明并圖解了采用圓片鍵合技術(shù)和濕法蝕刻工藝形成絕緣層上SiGe(SGOI)上的應變Si/SiGe，或應變SiGe/Si異質(zhì)結(jié)構(gòu)的方法，然而本領(lǐng)域技術(shù)人員理解，在不脫離本發(fā)明范圍的情況下可對其作多種修改和改變，本發(fā)明僅由所附權(quán)利要求說明的范圍來限定。
權(quán)利要求
1.制備絕緣層上無應力SiGe層(30)和SiGe/Si異質(zhì)結(jié)構(gòu)的方法，所述方法包括如下步驟在第一單晶半導體基底(10)上形成梯度Si1-xGex外延層(20)；在所述梯度Si1-xGex層上形成無應力Si1-yGey外延層(30)；使所述無應力Si1-yGey外延層的表面平滑，以提供在約0.3nm～1nm均方根(RMS)范圍內(nèi)的表面粗糙度；選擇第二基底(80)，所述第二層基底帶有或不帶有絕緣層，該絕緣層的大部分表面的表面粗糙度在約0.3nm～1nm RMS的范圍內(nèi)；將所述第一基底上的所述無應力Si1-yGey外延層的所述上表面(32)與所述第二基底的上表面(90)鍵合，所述鍵合步驟包含進行退火以在鍵合界面上達到足夠強的鍵合，從而形成單機械結(jié)構(gòu)的步驟。
2.根據(jù)權(quán)利要求1的方法，進一步包含使所述第二基底(80)上的所述無應力Si1-yGey層(30)的上表面平滑，以便生長附加外延層的步驟。
3.根據(jù)權(quán)利要求2的方法，進一步包含生長外延層(60)的步驟，生長外延層(60)所用的材料從Si1-yGey、Si、SiC、Ge、GeC和Si1-yGeyC中選擇。
4.根據(jù)權(quán)利要求3的方法，其中選擇所述Si1-yGey材料的y值，以提供應變層(60)或減少SiGe帶隙，從而允許吸收紅外范圍內(nèi)的光(波長大于1μm)。
5.根據(jù)權(quán)利要求1的方法，進一步包含除去所述第一基底(10)的步驟。
6.根據(jù)權(quán)利要求1的方法，其中所述第二基底上的所述低缺陷無應力Si1-yGey層(30)的厚度在由所述第一基底上形成的層結(jié)構(gòu)確定的約50nm～1000nm范圍內(nèi)。
7.根據(jù)權(quán)利要求1的方法，其中在所述第一基底(10)的所述無應力SiGe層(30)的表面形成封裝層(40)，其中從Si、SiO2、多晶Si和Si3N4中選擇封裝層(40)所用材料。
8.根據(jù)權(quán)利要求7的方法，其中在約400℃～900℃范圍內(nèi)的溫度上形成和退火所述封裝層(40)。
9.根據(jù)權(quán)利要求1的方法，其中從Si、SiGe、SiGeC、SiC、GaAs或InP中選擇所述第一基底(10)。
10.根據(jù)權(quán)利要求1的方法，其中所述平滑步驟進一步包含化學機械平面化(CMP)步驟，該步驟使所述無應力Si1-yGey層(30)的所述表面平滑，從而提供在約0.3nm～1nm RMS范圍內(nèi)的表面粗糙度。
11.根據(jù)權(quán)利要求1的方法，其中形成無應力Si1-yGey外延層的所述步驟之后進一步包含形成封裝層的步驟。
12.根據(jù)權(quán)利要求11的方法，其中所述平滑步驟進一步包含化學機械平面化步驟，該步驟使所述封裝層的表面平滑，從而提供在約0.3nm～1nm RMS范圍內(nèi)的表面粗糙度。
13.根據(jù)權(quán)利要求1的方法，其中在所述第二基底上形成絕緣層，以便形成絕緣層上應變Si/SiGe，并且在所述第二基底上形成導電層，以便形成p-i-n SiGe/Si異質(zhì)二極管。
14.根據(jù)權(quán)利要求13的方法，其中所述絕緣層包含從SiO2、Si3N4、Al2O3、LiNbO3、低k值材料、或兩種或兩種以上所述材料的組合中選擇的材料，其中k小于3.2。
15.根據(jù)權(quán)利要求13的方法，其中所述導電層包含高濃度摻雜p+Si或p+多晶Si。
16.根據(jù)權(quán)利要求13的方法，其中通過從PECVD、LPCVD、UHV CVD和旋涂技術(shù)中選擇的工藝形成所述絕緣層。
17.根據(jù)權(quán)利要求13的方法，其中在約400℃～900℃范圍內(nèi)的溫度上形成所述絕緣層。
18.根據(jù)權(quán)利要求1的方法，其中所述第二基底從Si、SiGe、SiGeC、SiC、GaAs、InP、藍寶石、玻璃、石英、LiNbO3和PLZT中選擇。
19.根據(jù)權(quán)利要求1的方法，其中使所述第一基底上的所述第一Si1-yGey無應力層的所述平滑化上表面與所述第二基底上的絕緣層的所述上表面緊密接觸。
20.根據(jù)權(quán)利要求18的方法，其中從Ge、Al、W、Co和Ti中選擇的中間媒質(zhì)層可用來增強鍵合界面。
21.根據(jù)權(quán)利要求1的方法，其中所述退火步驟包含熱處理循環(huán)，用來在所述鍵合界面形成強鍵合，所述熱處理從爐內(nèi)退火和/或快速熱退火(RTA)中選擇。
22.根據(jù)權(quán)利要求21的方法，其中所述退火步驟包含從空氣、N2和Ar中選擇的退火環(huán)境。
23.根據(jù)權(quán)利要求21的方法，其中所述退火步驟包含加熱到約100℃～800℃范圍的溫度的步驟。
24.根據(jù)權(quán)利要求5的方法，其中高選擇性濕法蝕刻工藝被用來除去所述第一基底(10)的Si基底。
25.根據(jù)權(quán)利要求24的方法，其中EPPW、KOH或TMAH被用作濕法蝕刻劑。
26.根據(jù)權(quán)利要求24的方法，其中在EPPW、KOH或TMAH中進行的濕法蝕刻在約70℃～120℃范圍內(nèi)的溫度上進行。
27.根據(jù)權(quán)利要求24的方法，其中所述化學機械拋光(CMP)步驟包含除去所述分級梯度Si1-xGex層(20)，且對暴露出來的Si1-yGey層(30)拋光成無應力，使其平滑度在約0.3nm～1nm RMS范圍內(nèi)。
28.根據(jù)權(quán)利要求24的方法，其中無應力Si1-yGey層(30)可在所述平滑化無應力Si1-yGey層的所述上表面上外延生長。
29.根據(jù)權(quán)利要求26的方法，其中外延生長所述無應力Si1-yGey層(30)的所述步驟包含生長到約50nm～500nm范圍內(nèi)的厚度。
30.根據(jù)權(quán)利要求24的方法，進一步包含在所述平滑化無應力Si1-yGey層(30)上生長應變Si或應變SiGe中的一個或者沉積n+多晶Si層的步驟。
31.用于形成集成電路的多層基底，包括含有硅的基底(10)；所述含有硅的基底上的氧化硅層，和所述氧化硅層上的無應力Si1-yGey層(30)。
32.根據(jù)權(quán)利要求31的多層基底，其中所述氧化硅層具有約0.3nm～1nm RMS范圍內(nèi)的埋植上表面粗糙度。
33.根據(jù)權(quán)利要求31的多層基底，其中所述無應力Si1-yGey層(30)具有約0.3nm～1nm RMS范圍內(nèi)的埋植下表面粗糙度。
34.根據(jù)權(quán)利要求31的多層基底，其中所述氧化硅層與所述無應力Si1-yGey層(30)被化學鍵合在一起。
35.根據(jù)權(quán)利要求34的多層基底，其中與所述無應力Si1-yGey層(30)鍵合的所述氧化硅層具有約0.3nm～1nm RMS范圍內(nèi)的埋植表面粗糙度。
36.根據(jù)權(quán)利要求31的多層基底，其中所述無應力Si1-yGey層(30)具有約0.2～0.5范圍內(nèi)的y值。
37.根據(jù)權(quán)利要求31的多層基底，進一步包含所述無應力Si1-yGey層(30)上的應變外延含硅層。
38.用于形成集成電路的多層基底，包括硅基底(10)；和所述硅基底上的無應力Si1-yGey層(30)，其中所述無應力Si1-yGey層與所述硅基底化學鍵合。
39.根據(jù)權(quán)利要求38的多層基底，其中所述無應力Si1-yGey層(30)具有約0.3nm～1nm RMS范圍內(nèi)的埋植下表面粗糙度。
40.根據(jù)權(quán)利要求38的多層基底，其中與所述無應力Si1-yGey層(30)鍵合的所述硅基底具有約0.3nm～1nm RMS范圍內(nèi)的埋植表面粗糙度。
41.根據(jù)權(quán)利要求38的多層基底，其中所述無應力Si1-yGey層(30)具有約0.2～0.5范圍內(nèi)的y值。
42.根據(jù)權(quán)利要求38的多層基底，進一步包含所述無應力Si1-yGey層(30)上的應變外延含硅層。
全文摘要
描述了一種在無應力絕緣層上SiGe (SGOI)上形成應變Si或SiGe，或者形成Si異質(zhì)結(jié)構(gòu)上SiGe的方法，該方法包括在半導體基底上引入外延生長的Si
文檔編號H01L21/02GK1531751SQ01817655
公開日2004年9月22日 申請日期2001年9月17日 優(yōu)先權(quán)日2000年10月19日
發(fā)明者杰克·O·楚, 戴維·迪米利亞, 黃麗娟, 杰克 O 楚, 迪米利亞 申請人:國際商業(yè)機器公司