專利名稱：Mram記憶胞元非破壞性自行正?；x出電路的制作方法
發(fā)明之領(lǐng)域本發(fā)明系關(guān)于申請(qǐng)專利范圍第1項(xiàng)中所述MRAM(MRAM系為磁電阻式隨機(jī)存取內(nèi)存)記憶胞元非破壞性自行正?；x出電路。
發(fā)明之背景請(qǐng)參閱第五圖之MRAM內(nèi)存胞元。在此內(nèi)存胞元中，被儲(chǔ)存之信息系藉由相鄰于磁化層ML1與ML2磁性移動(dòng)之排列形式而儲(chǔ)存，其彼此系藉由非磁性傳導(dǎo)中間層TL而隔離。該內(nèi)存胞元之電阻系取決于該磁化層ML1與ML2中磁性移動(dòng)之平行或反平行排列，亦即其極化。在該兩層ML1與ML2磁性移動(dòng)之平行排列范例中，該記憶胞元之電阻值通常系低于其反平行排列之范例。此效應(yīng)亦稱為TMR效應(yīng)(TMR系為不同網(wǎng)域間的磁電阻)或是MTJ效應(yīng)(MTJ系為磁性網(wǎng)域接合)。包含該層ML1、TL與ML2之一內(nèi)存胞元亦如已知之MTJ胞元。
因此該內(nèi)存胞元之儲(chǔ)存內(nèi)容藉由偵測(cè)該內(nèi)存胞元之電阻值而讀出系可能的，其系不同于「1」與「0」。例如該兩層ML1與ML2之平行磁化可被分配為數(shù)字零，而返平行之磁化則對(duì)應(yīng)為數(shù)字一。該磁化層ML1與ML2中磁性移動(dòng)之平行與反平行排列之間的電阻改變，系基于該內(nèi)存胞元薄的非磁性中間層TL中傳導(dǎo)電子之電子引線的作用與該磁化層ML1與ML2中的磁性移動(dòng)。此處所指之「薄」系表示該傳導(dǎo)電子可通過該中間層TL而不需旋轉(zhuǎn)/分散程序。
兩磁化層ML1與ML2之一較佳系為結(jié)合其磁化至一抗強(qiáng)磁性下層或覆蓋層，因此此磁化層中的磁化可被固定，然而其它磁化層的磁性移動(dòng)即使系于小磁場(chǎng)仍可被自由排列，例如其產(chǎn)生藉由此磁化層之上與之下的一字符線WL與一位線BL中的電流。
在一內(nèi)存胞元數(shù)組中，通過該字符線WL與通過該位線BL的計(jì)劃電流IWL與IBL所被選擇的方式系為強(qiáng)度足以計(jì)劃之磁場(chǎng)作為兩電流IWL與IBL之加總，僅通行于該胞元內(nèi)，其中該字符線WL與該位線BL交叉，而位于此字符線WL與此位線BL上之所有的其它內(nèi)存胞元，系藉由僅通過此兩線之一的電流而改編。
請(qǐng)參閱第五圖中的下半部，其系說(shuō)明一位線BL與一字符線WL間該內(nèi)存胞元之電阻RC，該層ML1與ML2中該磁性移動(dòng)之反平行排列系大于這些磁性移動(dòng)的平行排列，此即RC(0)＜RC(1)，其系基于分配「1」與「0」的假設(shè)。
在簡(jiǎn)單的實(shí)施例中，MRAM具有傳導(dǎo)器軌道，其系交叉為該字符線WL與該位線NL矩陣的形式，其中該內(nèi)存胞元系被活化的。一上傳導(dǎo)器軌道，例如該位線(請(qǐng)參閱第五圖)系連接至該上磁化層ML1，例如強(qiáng)磁性層，雖然較低傳導(dǎo)軌道，其形成該字符線WL，系連接至較低磁化層ML2，其可能同樣為強(qiáng)磁性層。若經(jīng)由該字符線與該位線兩傳導(dǎo)軌道，使用一電壓至該內(nèi)存胞元，則則一網(wǎng)域電流流經(jīng)該薄非磁性中間層TL。此薄非磁性中間層而后形成該電阻RC，其端視于該磁性移動(dòng)之平行或反平行排列，此即該上與下較強(qiáng)磁性層ML1與ML2之平行或反平行極化，假設(shè)該強(qiáng)度RC(0)＜RC(1)或RC(0)＝RC(1)+ΔRC提供一合適電壓通過該內(nèi)存胞元。
請(qǐng)參閱第六圖之內(nèi)存胞元數(shù)組，其中內(nèi)存胞元系配置于字符線與位線間交叉點(diǎn)的矩陣形式中。
該胞元內(nèi)容兩內(nèi)存胞元為「1」與「0」，端視于該反平行或平行極化。
在內(nèi)存胞元數(shù)組中，例如第六圖中所示，不僅電流在所選擇的字符線WL與所選擇的位線BL的交叉點(diǎn)流經(jīng)該內(nèi)存胞元，且為料想到的二級(jí)電流系發(fā)生于內(nèi)存胞元中，其系連接于該所選擇的字符線WL與該所選擇的位線BL。這些未料想到的二級(jí)電流相當(dāng)程度地干擾讀取電流，其系流經(jīng)所選擇的內(nèi)存胞元。
嘗試藉由適當(dāng)?shù)貙⒃搩?nèi)存胞元數(shù)組用金屬絲縛，以自讀取電路分離不希望得到的二級(jí)電流至一大的程度，因此透過所選擇的內(nèi)存胞元讀取電流或經(jīng)由該內(nèi)存胞元讀取電壓系可被偵測(cè)的。然而在此范例中，該內(nèi)存胞元之電阻值必須被選為高，特別系在Mohm的范圍中，由于透過其它胞元數(shù)組的寄生電流，以建構(gòu)足夠大的內(nèi)存胞元數(shù)組。
另一種避免不希望得到的二級(jí)電流之方式，系補(bǔ)充簡(jiǎn)單構(gòu)造的一MTJ內(nèi)存胞元(請(qǐng)參閱第七圖a)，藉由二極管D(請(qǐng)參閱第七圖b)或藉由轉(zhuǎn)換晶體管T(請(qǐng)參閱第七圖c)(2000年2月ISCC第128頁(yè)，R.Scheuerlein等人所著「胞元中使用磁性網(wǎng)域接合與FET轉(zhuǎn)換之一10ns讀取與存取時(shí)間非易失的內(nèi)存數(shù)組」；Appl.Phys.Letter第74冊(cè)第25號(hào)中第3893至3895頁(yè)中，R.C.Sousa等人所著「垂直整合依靠旋轉(zhuǎn)網(wǎng)域接合與不定型硅二極管」)。
藉由二極管D或一轉(zhuǎn)換晶體管T輔助電路之優(yōu)點(diǎn)，系為在一內(nèi)存胞元數(shù)組中僅一讀取電流流經(jīng)所選擇之內(nèi)存胞元，因?yàn)槠渌械膬?nèi)存胞員都被關(guān)閉。因此，該內(nèi)存胞元之電阻值可選擇較低，如第七圖a中一純MTJ胞元所示，因而其中該讀取電流變得相對(duì)高，且可在ns范圍內(nèi)被快速讀取。然而，此電路附加二極管或晶體管的缺點(diǎn)在于需要額外的支出于所需的技術(shù)與區(qū)域。
在習(xí)知技藝中，所有內(nèi)存胞元形式的共同因子在于很難偵測(cè)或評(píng)估一度取信號(hào)值為「0」或「1」，因?yàn)橛稍揗L1與ML2層順序所形成之該網(wǎng)域電阻變動(dòng)程度很大，亦即高于40％，不但系在一晶圓上且在許多范例中相鄰的內(nèi)存胞元之間，「1」與「0」?fàn)顟B(tài)間電阻差口Rc僅為15％。換言之，這些條件造成一內(nèi)存胞元內(nèi)容之可靠偵測(cè)變得更加困難甚至是不可能的。
在不同于MRAM之其它內(nèi)存形式范例中，電流或電壓讀取信號(hào)的「1」或「0」偵測(cè)，系藉由此讀取信號(hào)與一參考電流或一參考電壓之比較，其系介于「1」的讀取電流或讀取電壓，以及「0」的讀取電流或讀取電壓之間，以達(dá)到最佳數(shù)字值的信號(hào)與噪聲比值。此參考電壓或此參考電流之產(chǎn)生系經(jīng)由參考來(lái)源或其它參考胞元，其中「1」與「0」已被永恒存寫。
否則，此一程序僅能使用于一受限的方式，對(duì)于偵測(cè)MTJ胞元中的讀取信號(hào)，其可用作為伺服該網(wǎng)域電阻中的變動(dòng)，自內(nèi)存胞元至內(nèi)存胞元以及整個(gè)晶圓。
為了解決上述之問題，截至目前已有兩種方法第一種方法(請(qǐng)參閱2000年2月ISSCC第128頁(yè)，R.Scheuerlein等人所著「每一胞元中使用一磁性網(wǎng)域接合與FET轉(zhuǎn)換之10ns讀取與存寫時(shí)間非易失的內(nèi)存數(shù)組」)系適合于具有一轉(zhuǎn)換晶體管之MTJ胞元(請(qǐng)參閱第七圖c)且包含使用兩相鄰互補(bǔ)之內(nèi)存胞元以儲(chǔ)存單一胞元內(nèi)容，被儲(chǔ)存之內(nèi)如系被存寫至該第一內(nèi)存胞元與該儲(chǔ)存內(nèi)容之補(bǔ)足物，亦即未儲(chǔ)存的內(nèi)容系被存寫至該第二內(nèi)存胞元中。在讀取運(yùn)作過程中，內(nèi)存胞元系被讀取且該內(nèi)容系被偵測(cè)的。該讀取信號(hào)與該信號(hào)與噪聲比系為上述習(xí)用方法者的兩倍。然而，兩內(nèi)存胞元與轉(zhuǎn)換晶體管所需的空間與技術(shù)費(fèi)用亦相當(dāng)高，需要確使兩相鄰互補(bǔ)胞元間的電阻變動(dòng)小到可進(jìn)行可靠的偵測(cè)。
在第二種方法中不需要此先決條件，其系基于一讀取純MTJ胞元(請(qǐng)參閱第七圖a)的自行參考。在此范例中，其程序如下首先，讀取與儲(chǔ)存一選擇的內(nèi)存胞元之胞元內(nèi)容。而后，例如「0」系被計(jì)畫于此內(nèi)存胞元中。而后讀取與儲(chǔ)存計(jì)畫在該內(nèi)存胞元中的「0」內(nèi)容。首先被儲(chǔ)存的胞元內(nèi)容與該儲(chǔ)存的已知「0」相較與偵測(cè)，以及此方式中所偵測(cè)的胞元內(nèi)容系再次返回存寫至該內(nèi)存胞元中。
目前，此一程序的缺點(diǎn)系為在偵測(cè)該讀取信號(hào)的過程中，一預(yù)先定義的半讀取信號(hào)必須被加至計(jì)畫為參考的「0」且被再次讀取出，因而電阻變動(dòng)再次輸入至該內(nèi)存胞元的偵測(cè)中。
而后為了完全獨(dú)立于該內(nèi)存胞元中的電阻變動(dòng)，在第二種方法中，藉由存寫「1」而完成此方法。接著進(jìn)行下列方法(a)讀取與儲(chǔ)存所選擇的內(nèi)存胞元之胞元內(nèi)容。
(b)例如計(jì)畫「0」于該內(nèi)存胞元中。
(c)讀取與儲(chǔ)存計(jì)畫于該內(nèi)存胞元中「0」的內(nèi)容。
(d)計(jì)畫「1」至該內(nèi)存胞元中。
(e)讀取與儲(chǔ)存計(jì)畫于該內(nèi)存胞元中「01」的內(nèi)容。
(f)自(a)所儲(chǔ)存的胞元內(nèi)容系與自(c)與(e)儲(chǔ)存之「1」與「0」強(qiáng)度相比與偵測(cè)，其產(chǎn)生系藉由自該已知的「0」與「1」形成一參考電壓Vref，在每一范例中該「1」或「0」的偵測(cè)可獲得僅一半的讀取信號(hào)差，如讀取為第八圖a中的「0」與第八圖b中的「1」。
(g)所偵測(cè)的胞元內(nèi)容最終被再次返回存寫至該內(nèi)存胞元。
根據(jù)第二種方法存寫與讀取「1」與「0」，可再所選擇的內(nèi)存胞元中產(chǎn)生參考電壓，因而內(nèi)存胞元至內(nèi)存胞元的電阻變動(dòng)對(duì)于該偵測(cè)沒有影響。然而，「1」或「0」的信號(hào)與噪聲比僅如第一種方法所使用之互補(bǔ)胞元的一半。第二種方法的缺點(diǎn)在于需要三個(gè)讀取循環(huán)、兩個(gè)存寫循環(huán)以及一個(gè)評(píng)估循環(huán)，亦即該讀取運(yùn)作變得很慢。
總之，在第一種方法的范例中，相鄰內(nèi)存胞元間需要空間與低電阻變動(dòng)，然而，第二種方法共需七個(gè)循環(huán)，因此讀取操作需要更多的時(shí)間。
在DE 100 36 140 A1(先前之申請(qǐng)案100 36 140.4)中，揭露一種新的方法用于自一MRAM的內(nèi)存之非破壞性讀取，其每一讀取運(yùn)作需要的時(shí)間較少且需要的空間較少。
此新的方法包含下列之步驟(a)決定一正常電阻值Rnorm于一電壓之內(nèi)存胞元，其中該內(nèi)存胞元之該電阻值系端視于其胞元內(nèi)容，(b)決定于一電壓之該內(nèi)存胞元之實(shí)際電阻值R(0)與R(1)，其中該內(nèi)存胞元之該電阻值系端視于其胞元內(nèi)容，(c)正?；搶?shí)際電阻值，其系藉由正常電阻值，藉由形成Rnorm(0)＝R(0)/Rnorm以及Rnorm(1)＝R(1)/Rnorm，(d)比較Rnorm(0)與Rnorm(1)與正?；膮⒖茧娮鑂normref＝(Rnorm(0)ref+Rnorm(1)ref)/2，以及(e)偵測(cè)該內(nèi)存胞元內(nèi)容為0或1于比較結(jié)果的基礎(chǔ)上。
在此方法中，使用MTJ內(nèi)存胞元的特征，目前為止其較少被注意到。一內(nèi)存胞元之網(wǎng)域電阻的電阻值系特別端視于用于其上之電壓。在此范例中，有電壓范圍，其中在兩層磁化層中該網(wǎng)域電阻為相同程度且為不同方向的極性化，亦即「1」與「0」是一樣大的。換句話說(shuō)，在其它的電壓范圍，在該兩磁化層中，具有極性化的反平行配置，ΔR電阻大于這些層中極性化的平行配置，因此在此電壓該胞元內(nèi)容可被區(qū)分出「0」與「1」。
新的方法系基于首次提到的電壓范圍，其系由U1指定，該內(nèi)存胞元電阻Rc之決定系與內(nèi)容相獨(dú)立，然而在第二點(diǎn)中所提到的電壓范圍中，其系由U2所定義，此電阻Rc可被偵測(cè)為該胞元內(nèi)容之功能。因此可能將電阻Rc(U2)正?；湎到逵呻娮鑂c(U1)取決于該胞元內(nèi)容，其系與該胞元內(nèi)容無(wú)關(guān)，在此一方法中，并非必須相鄰的不同內(nèi)存胞元之內(nèi)容可被必此比較。因此亦可能比較自一定位的內(nèi)存胞元之正?；x取信號(hào)與自一參考胞元之一正常化的參考信號(hào)，其系個(gè)別以「0」或「1」存寫，且因而偵測(cè)該胞元內(nèi)存之內(nèi)容為「1」或「0」。
第九圖顯示一內(nèi)存胞元之網(wǎng)域電阻的區(qū)域電阻值R*為該內(nèi)存胞元所采用之電壓V＝Vtop-Vbottom的函數(shù)，例如Vtop為位線BL且Vbottom為字符線WL(請(qǐng)參閱第五圖)。在電壓范圍-0.6伏特至+0.6伏特之間，該磁化層之反平行極性化中的電阻值RA，系大于其平行極性化之電阻值RP。另一方面，電壓范圍-1.0伏特至-0.6伏特之間以及0.6伏特至1.0伏特之間，該磁化層之反平行極性化與平行極性化之電阻值大小約略相同。電壓U2＝0.2V，則RA系大于RP，而當(dāng)電壓U1＝0.6V，則RP(U1)＝RA(U2)。另一方面對(duì)于U2，RA(U2)＝RP(U2)+ΔR。
一曲線MR＝(RA-RP)/RP基于電阻值RA與RP之間的差值，說(shuō)明了上述效應(yīng)。
換言之，在電壓U2可偵測(cè)一內(nèi)存胞元之內(nèi)容，然而當(dāng)電壓U1存在時(shí)，可獲得該磁化層之平行與反平行極性化之相同的電阻值，且可被用以將該內(nèi)存胞元之電阻值正?；?。
該方法理論上系基于在電壓U1，該內(nèi)存胞元之該電阻值Rc(U1)之決定與該胞元內(nèi)容無(wú)關(guān)，而在電壓U2，該內(nèi)存胞元之該電阻值Rc(U2)其偵測(cè)為該胞元內(nèi)容之函數(shù)。此可將該電阻值Rc(U2)正?；?，其系藉由獨(dú)立于該胞元內(nèi)容之外的該電阻值Rc(U1)取決于該胞元內(nèi)容，亦即形成Rc(U2)/Rc(U1)，因此非必須彼此連接的不同內(nèi)存胞元之該胞元內(nèi)容可再次彼此比較。利用該新方法，因而可自一定位的內(nèi)存胞元比較該正常化的讀取信號(hào)與例如自該參考內(nèi)存胞元之正?；膮⒖夹盘?hào)，其總是被存寫為「0」與「1」。因此該定位的內(nèi)存胞元知該胞元內(nèi)容可被偵測(cè)為「1」或「0」。
此過程可藉由參閱第十圖得以更詳細(xì)之說(shuō)明，其中該區(qū)域電阻R*再次被作圖為該接觸電壓V的函數(shù)。
首先，例如該正常電阻值Rnorm系決定于該電壓U1＝0.6V，且被儲(chǔ)存。而后，在電壓U2＝0.2V，該胞元內(nèi)容與該電阻值R(0)與R(1)的決定系各別基于該磁化層之該反平行(R(1))與平行(R(0)極性化。而后R(0)與R(1)之正?；罵norm，亦即形成Rnorm(0)＝R(0)/Rnorm與Rnorm(1)＝R(1)/Rnorm。接著比較Rnorm(0)與Rnorm(1)以及自一參考內(nèi)存胞元之參考電阻值Rnormref＝(Rnorm(0)ref+Rnorm(1)ref/2，其已于先前被紀(jì)錄。最后，該胞元內(nèi)容系被偵測(cè)為「0」或「1」作為此比較之結(jié)果。
因而該新方法具有下列之優(yōu)點(diǎn)其施行并不考慮內(nèi)存胞元之電阻值的分散。其僅需要兩次步驟來(lái)執(zhí)行。該讀取信號(hào)正?；慕Y(jié)果，與外部參考信號(hào)的比較變得可能。其可方面都優(yōu)于現(xiàn)存之方法。該新方法可用于所有不同形式的MTJ內(nèi)存胞元，亦即純的MTJ內(nèi)存胞元、具有二極管之MTJ內(nèi)存胞元以及具有晶體管的MTJ內(nèi)存胞元。
發(fā)明之概述本發(fā)明之一目的系提供一種MRAM記憶胞元非破壞性自行正常化讀出電路，其具有簡(jiǎn)單的結(jié)構(gòu)且無(wú)需大量花費(fèi)而可以使得一讀取信號(hào)之正?；?br> 根據(jù)本發(fā)明電路排列的形式，本發(fā)明之目的系藉由申請(qǐng)專利范圍第一項(xiàng)之特征而達(dá)成。
本發(fā)明更藉由申請(qǐng)專利范圍之依附項(xiàng)得到更多之優(yōu)點(diǎn)。
根據(jù)本發(fā)明之電路，該內(nèi)存胞元系連接至一平衡電路，在決定該正常電阻值Rnorm至具有至少一電容器的一分支的過程，映像出一電流，因此在開關(guān)S1以被關(guān)掉(請(qǐng)參閱第一圖)之后，該正常電阻值可藉由該電容器與一晶體管TN1而達(dá)緩沖，且使得在決定實(shí)際電阻值過程中流動(dòng)的電流Icell(0，1)流至該分支中，因此在輸出得到正?；妮敵鲭妷篣out(0，1)＝RnormIcell(0，1)+UWL(read)(UWL(read)＝0.8V，電壓系于該字符線上讀取)。
根據(jù)本發(fā)明的電路，在決定正常電阻值Rnorm過程中流動(dòng)的電流Istd系用以正?；撾娏鱅cell(0)與Icell(1)，且獲得該正?；妮敵鲭妷篣out(0)與Uout(1)，其系與一正?；膮⒖茧妷篣ref比較，以偵測(cè)該胞元內(nèi)容為「0」或「1」。電流正?；倪^程可能系由于該電阻直接與該電流成正比，因而保持正?；?。
圖標(biāo)之簡(jiǎn)單說(shuō)明本發(fā)明可藉由下列之圖標(biāo)得以更詳細(xì)之說(shuō)明。
第一圖系一電路概試圖，系根據(jù)本發(fā)明之第一實(shí)施例的電路說(shuō)明，其具有p-MOS場(chǎng)效晶體管。
第二圖系一電路概示圖，其系根據(jù)本發(fā)明之第二實(shí)施例說(shuō)明具有n-MOS場(chǎng)效晶體管之電路。
第三圖系一電路圖，其系說(shuō)明正?；膮⒖夹盘?hào)「1」與「0」之正?；淖x取信號(hào)。
第四圖系一電路概示圖，說(shuō)明一胞元信號(hào)之自行正?；瘋蓽y(cè)。
第五圖系一概示圖，其系說(shuō)明一MTJ內(nèi)存胞元與對(duì)等電路圖。
第六圖系一概示圖，其系說(shuō)明一MTJ內(nèi)存胞元之胞元結(jié)構(gòu)。
第七圖A至第七圖C系對(duì)等電路圖，其系說(shuō)明一MTJ內(nèi)存胞元、具有二極管之MTJ內(nèi)存胞元，以及具有一晶體管之MTJ內(nèi)存胞元。
第八圖A與第八圖B系概示圖，說(shuō)明再習(xí)用技藝中「0」與「1」的偵測(cè)。
第九圖系說(shuō)明在曲線I，一內(nèi)存胞元磁化層之平行(RP)與反平行(RA)極性化之網(wǎng)域電阻，為用于該內(nèi)存胞元之電壓V＝Vtop-Vbottom的函數(shù)，在曲線II，電阻比MR＝(RA-RP)/RP。
第十圖系說(shuō)明在通過該內(nèi)存胞元之電壓，該內(nèi)存胞元之電阻，其中該區(qū)域電阻系作圖為該接觸電壓之函數(shù)。
發(fā)明之詳細(xì)說(shuō)明第五圖至第十圖已如上所述。
在圖標(biāo)中，對(duì)應(yīng)的組件具有相同的參考符號(hào)。
第一圖系說(shuō)明一符號(hào)化的MTJ內(nèi)存胞元，其系由晶體管Rcell(亦如上所述之Rc)與一p-MOS場(chǎng)效晶體管TP1串聯(lián)，其系位于一位線BL與在字符線電壓UWL之一字符線WL之間，例如0.4V與0.8V。
假設(shè)該內(nèi)存胞元Rcell系位于一內(nèi)存胞元數(shù)組中一定位的MTJ內(nèi)存胞元。其它內(nèi)存胞元具有對(duì)應(yīng)的考量。
一電阻Rpara，其系與具有該電阻Rcell之該內(nèi)存胞元平行，將連接至該位線BL之其它內(nèi)存胞元的寄生電阻符號(hào)化。
分化的放大器V1之連接系藉由其正輸入(+)至該晶體管TP1與該內(nèi)存胞元Rcell之間的接合，以及藉由其負(fù)輸入(-)至一電壓Upara，例如另一分化的放大器V2之1V至負(fù)輸入(-)。分化的放大器V1之輸出系連接至該晶體管TP1之該閘極且連接至p-MOS場(chǎng)效晶體管之該閘極，其中源極的電壓UCC，例如為3.3V。該晶體管TP2之汲極系連接至另一分化的放大器V2之該負(fù)輸入(-)、一輸出OUT以及連接至一n-MOS場(chǎng)效晶體管TN1的汲極，其源極系于字符線電壓UWL且系經(jīng)由一電容器連接至其閘極。該另一分化的放大器V2之輸出系經(jīng)由開關(guān)S1連接至該晶體管TN1之該閘極。
該分化的放大器V1之負(fù)輸入(-)，例如電壓Upara1V加上一電壓于「抵銷」補(bǔ)償，因此在使用電壓Ux＝1之該分化的放大器V1之正輸入(+)與分化放大器V1之該負(fù)輸入(-)之間，電壓落下約0V。該胞元數(shù)組中剩余的線為同樣的，例如Upara＝1V。
當(dāng)然此處所指的電壓值只是范例，事實(shí)上可不同于這些值，端視于所使用之技術(shù)。僅假設(shè)該分化的放大器V1系抵銷補(bǔ)償。
初始時(shí)，該字符線電壓UWL系為0.4V。通過該內(nèi)存胞元Rcell的電壓系為Ucell＝U1＝1V-0.4V＝0.6V。此處，開關(guān)S1系關(guān)閉的。而后該分化的放大器V1以此方式控制該晶體管TP1，通過該內(nèi)存胞元之電流系對(duì)應(yīng)于通過該晶體管TP1之電流與通過該晶體管TP2之電流。由于通過該內(nèi)存胞元Rcell為0.6V，通過該內(nèi)存胞元的電流Icell系對(duì)應(yīng)于該正常電流Istd(請(qǐng)參閱第九圖)。這表示該內(nèi)存胞元Rcell之該電阻值假設(shè)對(duì)于該電壓Ucell＝0.6V，該強(qiáng)度Rnorm＝Ucell/Istd。
而后，若該開關(guān)S1系開的，則該電阻值Rnorm系藉由該電容器C1儲(chǔ)存于該晶體管TN1。
假設(shè)該字符線電壓UWL至0.8V，且該開關(guān)S1保持開的。通過該內(nèi)存胞元Rcell的電壓系為Ucell＝U1＝1V-0.8V＝0.2V。在此電壓，該內(nèi)存胞元Rcell之該電阻值取決于該個(gè)別磁化層ML1與ML2(請(qǐng)參閱第九圖與第十圖)中磁性化的方向。該分化的放大器V1以此方式控制該晶體管TP1，該電流Icell系對(duì)應(yīng)于通過該晶體管TP1之電流與通過該晶體管TP2之電流。
該內(nèi)存胞元Rcell于電壓Ucell＝0.2V的電阻值為R(0)或R(1)，取決于該平行或反平行磁性化。換言之，Rcell(Ucell＝0.2V)＝R(0，1)。于輸出OUT獲得該輸出電壓Uout(0，1)＝Rnorm.Icell(0，1)＝(Ucell/Istd).Icell(0，1)。
最后，該輸出電壓Uout(0，1)系藉由一比較器與一正?；膮⒖茧妷罕容^，且被偵測(cè)為「1」或「0」信號(hào)。此參考電壓可得自伊參考來(lái)源或一參考胞元。
根據(jù)第一圖實(shí)施例之電路亦可被建構(gòu)為一互補(bǔ)的形式，代替p-MOS場(chǎng)效晶體管TP1與TP2、n-MOS場(chǎng)效晶體管TN1’與TN2’，第一圖實(shí)施例之n-MOS晶體管TN1可置換為p-MOS場(chǎng)效晶體管TP1’。一對(duì)應(yīng)電路系由第二圖中所示。
第二圖之實(shí)施力運(yùn)作方式類似于第一圖之實(shí)施例，因此另外須被提出為根據(jù)第二圖，該正常電阻Rnorm系藉由該晶體管TP1’投射至該電容器C1。如第一圖之實(shí)施例，橫過該內(nèi)存胞元Rcell，有電壓落差0.6V與0.2V，系藉由該字符線電壓UWL所假設(shè)之1.6V與1.2V。
第二圖之實(shí)施例之一優(yōu)點(diǎn)為可使用適當(dāng)?shù)姆只姆糯笃鱒1與V2。
第三圖系說(shuō)明一電路之實(shí)施例，用于以參考胞元Rref0與Rref1之輔助而參考一讀取信號(hào)，其中已永久存寫「0」與「1」。在此范例中，使用相同的電壓UWL至已先存寫「1」之該參考胞元Rref1，以及已先存寫「0」之該參考胞元Rref0，如同已被讀取的該胞元Rcell。在此范例中，該參考胞元Rref0與Rref1，以及該胞元Rcell系連接至一放大器「放大器(ref1)」、一放大器「放大器(ref0)」以及一放大器「放大器(cell)」，以產(chǎn)生一正常化的信號(hào)Ustd(ref1)、Ustd(ref0)以及Ustd(cell)，如Ustd(ref1)＝1V+(UBL-UWL)(Rnorm1/Rnorm1)、Ustd(ref0)＝1V+(UBL-UWL)(Rnorm1/Rref0)以及Ustd(cell)＝1V+(UBL-UWL)(Rnorm1/Rref1)。比較正常化的胞元信號(hào)與得自正?；膮⒖及盘?hào)Ustd(ref1)與Ustd(ref0)之該參考信號(hào)Ustdref＝(Ustd(ref0)+Ustd(ref1))/2，如第四圖中所示，該內(nèi)存數(shù)組A中該胞元Rcell之胞元內(nèi)容可于評(píng)估步驟中被偵測(cè)。
參考符號(hào)之表列RA 具有反平行磁性化磁化層之內(nèi)存胞元之電阻值RP 具有平行磁性化磁化層之內(nèi)存胞元之電阻值MR 電阻比R* 該內(nèi)存胞元之區(qū)域電阻R(0) 具有平行磁性化磁化層之內(nèi)存胞元之電阻值R(1) 具有反平行磁性化磁化層之內(nèi)存胞元之電阻值Rnorm正常電阻值U1 電阻值與儲(chǔ)存內(nèi)容無(wú)關(guān)之電壓U2 電阻值取決于儲(chǔ)存內(nèi)容之電壓V1，V2 分化的放大器Rpara其它內(nèi)存胞元之寄生電阻Rcell內(nèi)存胞元之電阻值S1 開關(guān)UWL字符線電壓Uout輸出電壓OUT終端A 內(nèi)存胞元數(shù)組BL 位線WL 字符線TL 非磁性中間物層ML1第一磁化層ML2第二磁化層Rc 內(nèi)存胞元之相等電阻IWL字符線電流IBL位線電流T 晶體管D 二極管TN1，TN1’n-MOS場(chǎng)效晶體管TN2，TN2’n-MOS場(chǎng)效晶體管TP1，TP1’p-MOS場(chǎng)效晶體管TP2 p-MOS場(chǎng)效晶體管
權(quán)利要求
1.一種MRAM內(nèi)存胞元非破壞性自行正?；x出電路，其中一內(nèi)存胞元之正常電阻值Rnorm系于一電壓決定，其中該內(nèi)存胞元之電阻值非取決于其胞元內(nèi)容，且該內(nèi)存胞元之實(shí)際電阻值R(0)或R(1)系于一電壓決定，其中該內(nèi)存胞元之該電阻值，系取決于其胞元內(nèi)容，而后其中該實(shí)際電阻值藉由該正常電阻值而正?；湎到逵煞謩e形成Rnorm(0)＝R(0)/Rnorm以及Rnorm(1)＝R(1)/Rnorm而Rnorm(0)與Rnorm(1)系以一參考值比較，且其中最后該內(nèi)存胞元系基于該比較結(jié)果的基礎(chǔ)上被偵測(cè)為0或1，其特征為該內(nèi)存胞元(Rcell)系連接至一平衡電路(TP1，TP2，Rcell，TN1)，其鏡射出在決定該正常電壓值Rnorm至具至少一電容器(C1)之一分支中的過程通過之電流，因此在一開關(guān)(S1)被開啟后，可藉由該電容器(C1)與一晶體管(TN1)而緩沖該正常電阻值，且使得在決定該實(shí)際電阻值過程中通過之電流Icell(0，1)可通過該分支，因此在一輸出(OUT)獲得一正?；妮敵鲭妷篣out(0，1)＝Rnorm·Icell(0，1)。
2.如申請(qǐng)專利范圍第1項(xiàng)之電路，其特征為一串聯(lián)電路包含該內(nèi)存胞元(Rcell)與第一傳導(dǎo)型之一晶體管(TP1)，位于一字符線(WL)與一位線(BL)之間。
3.如申請(qǐng)專利范圍第1或2項(xiàng)之電路，其特征為在含有電容器(T1)的該分支中，包含一種傳導(dǎo)型晶體管(TP2)與另一傳導(dǎo)型晶體管(TP1)之一串聯(lián)電路，其系位于一字符線電壓(UWL)與一供應(yīng)電壓(UCC)之間。
4.如申請(qǐng)專利范圍第3項(xiàng)之電路，其特征為與該內(nèi)存胞元(Rcell)串聯(lián)之該一傳導(dǎo)型晶體管(TP1)之該閘極，與含有該電容器(C1)之分支中的一傳導(dǎo)型晶體管(TP2)之閘極系彼此連接。
5.如申請(qǐng)專利范圍第4項(xiàng)之電路，其特征為該內(nèi)存胞元(Rcell)與該晶體管(TP1)串聯(lián)間之接合，系連接至第一放大器(V1)之正輸出(+)。
6.如申請(qǐng)專利范圍第5項(xiàng)之電路，其特征為該第一放大器(V1)之該負(fù)輸入(-)與第二放大器(V2)之第一輸入(-)，以及一電壓來(lái)源(Upara)之該正終端系彼此連接。
7.如申請(qǐng)專利范圍第6項(xiàng)之電路，其特征為該第一放大器(V1)之該輸出系連接至透過其閘極而相互連接之晶體管(TP1，TP2)間之接合。
8.如申請(qǐng)專利范圍第7項(xiàng)之電路，其特征為該第二放大器(V2)之第二輸入系連接至含有該電容器(C1)之該分支的該兩晶體管(TP2，TP1)間之接合。
9.如申請(qǐng)專利范圍第8項(xiàng)之電路，其特征為第二放大器(V2)之輸出系經(jīng)由一開關(guān)(S1)連接至該電容器(C1)與含有該電容器(C1)之分支中另一傳導(dǎo)型晶體管(TN1)之該閘極間的接合。
10.如申請(qǐng)專利范圍第9項(xiàng)之電路，其特征為提供一輸出(OUT)于一傳導(dǎo)型晶體管(TP2)與含有該電容器(C1)之分支中另一傳導(dǎo)型晶體管(TN1)之間。
全文摘要
本發(fā)明系關(guān)于MRAM記憶胞元非破壞性自行正常化讀出之電路，根據(jù)本發(fā)明，記憶胞元之讀出電流(Icell(0，1))系藉由維持于一電壓之電流而正?；说入娏髦笮∠氮?dú)立于該胞元內(nèi)容。
文檔編號(hào)H01L21/8246GK1478280SQ01819687
公開日2004年2月25日 申請(qǐng)日期2001年11月16日 優(yōu)先權(quán)日2000年11月29日
發(fā)明者K·霍夫曼恩, O·科瓦里克, K 霍夫曼恩, 呃錕 申請(qǐng)人:因芬尼昂技術(shù)股份公司