專利名稱：具自行鈍化銅合金之銅墊\接合\銅線的制作方法
背景技術(shù)：
本案系指有關(guān)于使用自行鈍化銅合金以線接合銅墊與銅線。此產(chǎn)自于一摻雜豐富之銅合金的自行鈍化層可保護(hù)銅免于腐蝕與氧化。
先前技術(shù)之描述在線接合的技藝中，此技藝現(xiàn)行的狀況是使用鋁墊來與傳統(tǒng)的鋁楔子或鋁球相接合。然而，于一銅基金屬化作用的頂部引進(jìn)鋁墊是昂貴且需要額外的處理步驟。
再者，倘若使用現(xiàn)行的銅線與銅墊之接合，則所暴露出的銅層對于腐蝕與氧化將是極度敏感的先前技藝指向在傳統(tǒng)過渡電鍍上具有線接合的芯片連接，過渡涂附的銅墊是昂貴的，因為在擁有直接芯片貼裝(DCA，direct chipattach)線接合集成電路(IC，integrated circuit)芯片的電路載體(circuit carrier)以及用以表現(xiàn)高量線接合(high yieldwirebonding)于擁有銅電路之載體上的線接合跨接器電路(wirebondjumper circuits)都需要有昂貴的鍍料。該集成電路芯片系經(jīng)加熱而藉一黏著或接合之芯片貼合物而貼裝于該電路載體上。一電路覆蓋涂附層(covercoat)或是接合罩(solder mask)遮蓋了該銅電路。在直接芯片貼裝(DCA)線接合的操作中，硅芯片系被線接合于電路載體上之內(nèi)接合墊片，其擁有障礙電鍍不足(barrier underplatings)與貴重(noble)或是半貴重(seminoble)金屬過渡電鍍漆(overplatefinishes)或是表面涂附的組合。電路載體線接合應(yīng)用上的常見層狀表面漆冶金(layered surface finish metallurgies)系為一鎳電鍍不足涂層，其上系藉金、鈀或是銀之表面過渡電鍍的涂層來覆蓋。這些層狀表面漆處理禁止了下層銅電路金屬化作用擴(kuò)散至上層板(overplate)的表面并且預(yù)防了線接合墊表面接著將發(fā)生的氧化。相當(dāng)多在接合之前的墊表面氧化可在其它方面導(dǎo)致無能(inability)，其系發(fā)生于高產(chǎn)量的線接合與線接合內(nèi)連結(jié)可靠性的退化等兩者上。在銅墊上使用這些過渡處理已被應(yīng)用于提供高產(chǎn)量以及高的線接合內(nèi)連結(jié)的可靠性等兩者之上了。
因為電鍍槽化學(xué)需要珍貴的金屬組件以及嚴(yán)謹(jǐn)?shù)姆椒刂?，這些電鍍處理是昂貴的。再者，當(dāng)使用電解電鍍時，匯流組態(tài)(bussingconfiguration)必須被提供至需要電鍍處理的所有區(qū)域。該匯流(bussing)包含較有效率的線組態(tài)并可預(yù)防在面版與電路兩設(shè)計中可用載體空間的最大使用量。該電解電鍍能導(dǎo)致較高的電路片段花費(fèi)，因為多個微處理器電路組態(tài)料系被無效率地封裝在面版態(tài)載體材料上，其系包含有彈性的載體材料，例如聚醯亞胺(polyimide)，聚酯(polyester)以及剛性載體材料，例如玻璃環(huán)氧組件(glass epoxycomposite)或是陶器(ceramic)，液晶聚合物(LCP，liquid crystalpolymer)。
美國5,632,438號專利揭露了一個線接合鋁于銅電路化作用之直接芯片貼裝(direct chip attachment)方法，其系包含傳遞一集成電路芯片至一載體；以一具有檸檬酸與草酸根之添加物的液態(tài)清洗水溶液處理該該載體及所附之集成電路芯片；沖洗該芯片及所負(fù)之集成電路芯片；以及線結(jié)合于由該載體傳送的銅電路化作用之上。
一用以改良深次微米集成電路封裝(deep-submicron integratedcircuit packages)接合能力的方法系被揭露于美國6,110,816號專利中。此方法包含提供一具有頂端電導(dǎo)層之半導(dǎo)體物質(zhì)、覆蓋在該頂端電導(dǎo)層上的一覆蓋層以及涂附在該復(fù)蓋層上的一光阻層；圖案化(patterning)該光阻層以形成次微米尺寸的孔數(shù)組(array ofsubmicron size holes)；蝕刻由該覆蓋層通至該頂端電導(dǎo)層的開口并透過該覆蓋層的開口而形成一粗質(zhì)表面輪廓于該頂端電導(dǎo)層；以及尋址一鈍化膜(passivation film)于該覆蓋層上，并形成線球接合(wire ball banding)之線接墊窗口(wiring pad window)。
在以銅線(Cu-wires)線接合(wirebonding)銅墊(Cu-pads)而制作集成電路的技藝領(lǐng)域中，接合于純銅墊上的純銅線提供了最佳的接合品質(zhì)以及最低的電阻；然而，純銅無法提供自行鈍化的效果，也因此使得銅將處于受的腐蝕以及氧化的危險之中。相對應(yīng)地，關(guān)于能夠提供銅線接合于銅墊上進(jìn)以提供好的接合能力以及好的接合品質(zhì)，其系耦合于自我鈍化的能力，以至于以此組態(tài)所生成的銅與集成電路能執(zhí)行自行鈍化并進(jìn)而可抗腐蝕與氧化方面的需求是存在于本技藝之中的。
發(fā)明概述本案之目的，系為提供將銅線接合至銅墊，因而提供一好的接合品質(zhì)與低的電阻，其中該銅具有自行鈍化的特征。
本案之另一目的，系為提供銅線接合至銅墊，因而提供一好的接合品質(zhì)與低的電阻，藉銅線接合至銅墊上，并由于自行鈍化銅合金的利用，而可抗腐蝕與氧化。
本案之另一目的，系為提供銅線接合至銅墊，因而提供一好的接合品質(zhì)與低的電阻，經(jīng)由利用銅線與銅墊 以提供銅線接合至銅墊，該銅因自行鈍化銅合金的使用而抗腐蝕與氧化。
本案之另一目的，系為提供銅線接合至銅墊，其中此線為一固體的銅合金線或是一雙層銅線，其具有一由銅合金組件的內(nèi)芯與一純銅的外部核心，依據(jù)將銅線接合至銅墊，以便提供好的接合力與接合品質(zhì)，以由銅合金而達(dá)到自行鈍化。
本案之另一目的，系為提供銅線接合至銅墊，其中銅線系為一雙層與銅墊亦為一雙層(銅合金種晶層+純銅填充)，以達(dá)到自行鈍化，因而抵抗腐蝕與氧化。
根據(jù)本案之構(gòu)想，當(dāng)銅墊與銅線的線接合利用銅合金(銅-鋁、銅-鎂與銅-鋰)而被完成時，好的接合力與好的接合品質(zhì)就被與抵抗腐蝕與氧連在一起。
簡單圖標(biāo)說明第一圖呈現(xiàn)了一個與一銅墊接合之前的銅合金線，其中該銅墊系被一銅合金圍繞，該銅合金又被襯墊圍繞，所有皆被設(shè)置于一介電質(zhì)中。
第二圖呈現(xiàn)了在線接合以及鍛煉至一銅墊后的銅合金線，其中所形成的接合乃為一球或是楔子，且其中有一個摻雜豐富的接口層藉自行鈍化而特化生成，如X’s所示。
實施內(nèi)容一般而言，在本發(fā)明的內(nèi)容中，具有銅線的銅墊線接合，系使用自行鈍化之銅合金以便制成一個半導(dǎo)體裝置或是集成電路，其系由下列處理程序制備而得
(1)圖案化一(雙重)波紋結(jié)構(gòu)在一介電層中以形成該接線與接合墊；(2)沉積一金屬襯墊(以物理氣相沉積(PVD)、化學(xué)氣相層積(CVD)、無電鍍(electroless)，或是其它技藝已熟知的方法(此步驟可由使用最佳數(shù)量的銅合金而成為選擇性的步驟))；(3)沉積一銅合金成為一種晶層以做為一最終的銅填充(PVD、CVD或是其它技藝已熟知的方法)；(4)以純銅填充該波紋結(jié)構(gòu)(電鍍、CVD、無電鍍、PVD或是其它技藝已熟知的方法)；(5)預(yù)先化學(xué)機(jī)械研磨(pre-CMP)退火，其系在小于200℃的低溫進(jìn)行，以形成具有較大銅粒子的一低電阻銅薄膜；然而此時應(yīng)防止在該銅合金中的摻雜向外散布；(6)化學(xué)機(jī)械研磨該銅以移除過量填充的銅(Cu-overfill)，接著化學(xué)機(jī)械研磨該襯墊；后續(xù)處理程序的四種可能主張系分述于后主張A(7)后化學(xué)機(jī)械研磨(post-CMP)退火(溫度范圍250℃至450℃)以便在該銅-表面以及該銅-該襯墊之接口上形成一自行鈍化摻雜豐富層(其有利于透過一逐步性的溫度增加來開始抑制丘狀物的生成。在摻雜豐富表層初步生成之后，該丘狀物的之形成將明顯地減少)；(8)沉積介電蓋層(銅擴(kuò)散障礙、硅-氮化物、區(qū)塊或是其它技藝已熟知的方法)。整個排除此介電擴(kuò)散阻礙并繼續(xù)二氧化硅沉積或是其它介電材料(例如低k材料)沉積的方法是可能的。
主張B(7)沉積一介電層蓋層(銅擴(kuò)散障礙、硅-氮化物、區(qū)塊或是其它技藝已熟知的方法)；(8)退火(溫度范圍250-450℃)以便在銅-介電蓋層之接口以及該銅-該襯墊之接口上形成一自行鈍化摻雜豐富層。
主張C(7)后化學(xué)機(jī)械研磨(post-CMP)退火，其系在溫度250℃至400℃內(nèi)進(jìn)行，當(dāng)與(9)相比較時，此溫度是較低的。該后蓋層退火約在接近50℃時在該銅表面以及銅-襯墊之接口上形成一部分自行鈍化摻雜豐富層。其有利于透過一逐步性的溫度增加來開始抑制丘狀物的生成。在摻雜豐富表層初步(部分)生成之后，該丘狀物的之形成將明顯地減少；(8)沉積介電蓋層(銅擴(kuò)散障礙、硅-氮化物、區(qū)塊或是其它技藝已熟知的方法)。整個排除此介電擴(kuò)散阻礙并繼續(xù)二氧化硅沉積或是其它介電材料(例如低k材料)沉積的方法是可能的。
(9)后蓋層退火，(溫度范圍300-450℃約高于(7)之后化學(xué)機(jī)械研磨退火50℃，以在該襯墊及蓋層接口上形成最終自行鈍化層。此具有兩個退火步驟(7)以及(8)之方式在丘狀物生成以及黏著方面上是有利的。
主張D(7)沉積介電蓋層(銅擴(kuò)散障礙、硅-氮化物、區(qū)塊或是其它技藝已熟知的方法)。此探作程序的觀點(diǎn)中并無退火因而并無自行鈍化層的形成。
下列步驟為本發(fā)明方法的關(guān)鍵步驟(10)沉積一最終鈍化層(氧化物/氮化物聯(lián)合體)；(11)沉積一聚醯亞胺或光敏感聚醯亞胺(PSPI)層(選擇性的)；(12)圖案化該聚醯亞胺(或是PSPI)以及完成最終鈍化(系包含在銅頂端之介電蓋層)，其系藉由微光顯影與蝕刻步驟來敞開該墊區(qū)域。在該墊開口的蝕刻方法中(以及過去的處理)，位于銅/蓋層接口上的自行鈍化層被移除以便有一個可供進(jìn)行探測(probing)的干凈銅表面。
(13)探測芯片；(14)以銅合金線來線接合(楔子或是球接合)被探測的墊；以及(15)在溫度250℃至450℃之間退火接合的該芯片以便形成一自行鈍化層于敞開的該銅墊表面與該銅線上。
在探測步驟(13)與接合步驟(14)之間，較長的時間消逝。為了在此期間保護(hù)銅墊，一個額外的步驟可被引入以形成自行鈍化/保護(hù)層于該被探測的銅表面。在結(jié)合前的不久，此層系藉濕式清洗而被移除，以便能有一個干凈的銅墊表面用以獲得最佳的接合品質(zhì)。
參考的部份現(xiàn)在以第一圖表現(xiàn)，其描繪出在與銅墊11接合前的銅合金線10。該銅墊系被一銅合金12所圍繞，其依次藉一襯墊14而與介電層13區(qū)隔。
隨意地，如虛線所示，一聚醯亞胺15可被沉積在該介電層的頂部。
如第二圖中所可看見的，在線結(jié)合后緊接著退火，則鈍化摻雜豐富接口層16以及自行鈍化銅表面17將形成，兩著皆藉X’s來標(biāo)示。此自行鈍化系在銅合金附近，在接合球或是楔子18附近，且位在墊-線連接的接合處。此摻雜豐富的自行鈍化層與丘狀物無關(guān)且保護(hù)銅免于受的腐蝕、氧化并避免銅外散至周圍的半導(dǎo)體裝置地區(qū)。
在本發(fā)明之正文中，所謂的銅合金可為銅-鋁、銅-鎂、銅-鋰以及其它已廣為人知的銅合金，而來自于其它銅合金組件之非銅添加物的濃度將介于該銅合金的原子重量百分比之0.1至5％。
以銅線接于銅墊之線接合，其系使用了自行鈍化銅合金，在改善接合能力進(jìn)以保護(hù)銅免受腐蝕與氧化是特別重要的，其系為本發(fā)明方法所引發(fā)出之自行鈍化的優(yōu)點(diǎn)。
相對應(yīng)地，具有銅線之銅墊，其系使用自行鈍化銅合金，提供了可與接合在純銅墊上之純銅線相比較的接合品質(zhì)與低電阻，并且也提供了接合于純銅墊上之純銅線所無法獲致的自行鈍化效果。換言之，此與一雙層銅墊(銅合金晶種層+純銅充填)相接合的雙層銅線顯現(xiàn)了最佳的自行鈍化、低電阻以及高接合強(qiáng)度等等的特性。
當(dāng)某些具代表性的實施例以及詳情已被視為是本案所述之較佳實施例的目的時，本案得由熟習(xí)此技藝者任施匠思而為諸般修飾，然接不脫如所附申請專利范圍所欲保護(hù)者。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，其改進(jìn)系包含一線接合銅墊銅線組件，其中該銅墊銅線組件特征為自行鈍化、低電阻、高接合力以及改進(jìn)的抗氧化與腐蝕，該銅墊銅線組件系包含一金屬化線路；一襯墊，系分開該金屬化線路與圍繞一銅墊的一銅合金；一介電層，系圍繞該襯墊；以及一銅墊，系接合至一銅合金線，該銅線組件其特征為自行鈍化區(qū)域，系位于a)一摻雜豐富接口，系位于該銅合金與該襯墊之間；b)該銅墊的一表面；c)在該銅墊與該銅合金線間之一接合的一表面；d)該銅合金線的一表面。
2.如申請專利范圍第1項所述之結(jié)構(gòu)，其中一氧化物、一氮化物或氮化物的組合之一鈍化層，在大約250℃至大約450℃的一溫度的退火之后，已被設(shè)置在該介電層。
3.如申請專利范圍第2項所述之結(jié)構(gòu)，其中在該鈍化區(qū)域系在一范圍內(nèi)呈現(xiàn)，該范圍系為大約0.1至大約5的該銅合金原子重量百分比。
4.如申請專利范圍第3項所述之結(jié)構(gòu)，其中該銅合金系選自一群組，該群組包含一銅-鋁合金、一銅-鎂合金及一銅-鋰合金。
5.如申請專利范圍笫4項所述之結(jié)構(gòu)，其中該銅合金系為一銅-鋁合金。
6.如申請專利范圍第4項所述之結(jié)構(gòu)，其中該銅合金系為一銅-鎂合金。
7.如申請專利范圍第4項所述之結(jié)構(gòu)，其中該銅合金系為一銅-鋰合金。
8.一種制備一集成電路結(jié)構(gòu)之方法，其中該集成電路結(jié)構(gòu)系包含具有銅線之一線接合銅墊組件，其中一自行鈍化銅墊銅線，其特征為抗氧化、腐蝕與改善在一接口的黏著，該接口系在該銅墊與一金屬化線路之間以及在該銅墊與連結(jié)一銅合金線之一接合之間，該方法系包含a)圖案化一波紋結(jié)構(gòu)在一介電層中以形成一接線與接合墊；b)沉積一金屬襯墊；c)沉積一銅合金成為一種晶層以做為一最終的銅填充；d)填充一純銅至該波紋結(jié)構(gòu)；e)預(yù)先化學(xué)機(jī)械研磨(pre-CMP)退火，其系在小于200℃的低溫進(jìn)行，形成具有較大銅粒子的一低電阻銅薄膜與防止在該銅合金中的摻雜向外散布；f)化學(xué)機(jī)械研磨該銅，以移除填充過多的該銅，以及由化學(xué)機(jī)械研磨該襯墊；g)后化學(xué)機(jī)械研磨(post-CMP)退火，其系在大約250℃至大約450℃的一溫度范圍內(nèi)進(jìn)行，在該銅表面與該襯墊接口上形成一自行鈍化摻雜豐富層；h)沉積一聚醯亞胺層；i)圖案化該聚醯亞胺與完成該鈍化，其系經(jīng)由微影與蝕刻步驟，敞開該墊區(qū)域而提供一干凈的該銅表面以進(jìn)行探測(probing)；j)探測一芯片；k)以該銅合金線來線接合探測的該墊；l)退火接合的該芯片，溫度系在大約250℃至大約450℃之間以形成一自行鈍化層于敞開的該銅墊表面與該銅線上。
9.如申請專利范圍第8項所述之方法，其中，在步驟a)之后，步驟b)系被沉積一最適當(dāng)量的銅合金而除去。
10.一種制備一集成電路結(jié)構(gòu)之方法，其中該集成電路結(jié)構(gòu)系包含具有銅線之一線接合銅墊組件，其中一自行鈍化銅墊銅線，其特征為抗氧化、腐蝕與改善在一接口的黏著，該接口系在該銅墊與一金屬化線路之間以及在該銅墊與連結(jié)一銅合金線之一接合之間，該方法系包含a)圖案化一波紋結(jié)構(gòu)在一介電層中以形成一接線與接合墊；b)沉積一金屬襯墊；c)沉積一銅合金成為一種晶層以做為一最終的銅填充；d)填充一純銅至該波紋結(jié)構(gòu)；e)預(yù)先化學(xué)機(jī)械研磨(pre-CMP)退火，其系在小于200℃的低溫進(jìn)行，形成具有較大銅粒子的一低電阻銅薄膜與防止在該銅合金中的摻雜向外散布；f)化學(xué)機(jī)械研磨該銅，以移除填充過多的該銅，以及由化學(xué)機(jī)械研磨該襯墊；g)沉積一介電層蓋層；h)退火，其系在大約250℃至大約450℃的一溫度范圍內(nèi)進(jìn)行，在該銅-該介電層蓋之接口與該銅-該襯墊之接口上形成一自行鈍化摻雜豐富層；i)沉積一聚醯亞胺層；j)圖案化該聚醯亞胺與完成該自行鈍化，其系經(jīng)由微影與蝕刻步驟，敞開該墊區(qū)域而提供一干凈的該銅表面以進(jìn)行探測(probing)；k)探測一芯片；l)以該銅合金線來線接合探測的該墊；以及m)退火接合的該芯片，溫度系在大約250℃至大約450℃之間以形成一自行鈍化層于敞開的該銅墊表面與該銅線上。
11.如申請專利范圍第10項所述之方法，其中，在步驟a)之后，步驟b)系被沉積一最適當(dāng)量的銅合金而除去。
12.一種制備一集成電路結(jié)構(gòu)之方法，其中該集成電路結(jié)構(gòu)系包含具有銅線之一線接合銅墊組件，其中一自行鈍化銅墊銅線，其特征為抗氧化、腐蝕與改善在一接口的黏著，該接口系在該銅墊與一金屬化線路之間以及在該銅墊與連結(jié)一銅合金線之一接合之間，該方法系包含a)圖案化一波紋結(jié)構(gòu)在一介電層中以形成一接線與接合墊；b)沉積一金屬襯墊；c)沉積一銅合金成為一種晶層以做為一最終的銅填充；d)填充一純銅至該波紋結(jié)構(gòu)；e)預(yù)先化學(xué)機(jī)械研磨(pre-CMP)退火，其系在小于200℃的低溫進(jìn)行，形成具有較大銅粒子的一低電阻銅薄膜與防止在該銅合金中的摻雜向外散布；f)化學(xué)機(jī)械研磨該銅，以移除填充過多的該銅，以及由化學(xué)機(jī)械研磨該襯墊；g)后化學(xué)機(jī)械研磨(post-CMP)退火，其系在大約250℃至大約450℃的一溫度范圍內(nèi)進(jìn)行，在該銅表面與該襯墊接口上形成一部分自行鈍化摻雜豐富層；h)沉積一介電層蓋層；i)于自約300度至約450度之溫度后蓋層退火，以于該襯墊及蓋層接口上形成一最后自行鈍化層；j)沉積一聚醯亞胺層；k)圖案化該聚醯亞胺與完成該自行鈍化，其系經(jīng)由微影與蝕刻步驟，敞開該墊區(qū)域而提供一干凈的該銅表面以進(jìn)行探測(probing)；l)探測一芯片；m)以該銅合金線來線接合探測的該墊；n)退火接合的該芯片，溫度系在大約250℃至大約450℃之間以形成一自行鈍化層于敞開的該銅墊表面與該銅線上。
13.如申請專利范圍笫12項所述之方法，其中，在步驟a)之后，步驟b)系被沉積一最適當(dāng)量的銅合金而除去。
14.一種制備一集成電路結(jié)構(gòu)之方法，其中該集成電路結(jié)構(gòu)系包含具有銅線之一線接合銅墊組件，其中一自行鈍化銅墊銅線，其特征為抗氧化、腐蝕與改善在一接口的黏著，該接口系在該銅墊與一金屬化線路之間以及在該銅墊與連結(jié)一銅合金線之一接合之間，該方法系包含a)圖案化一波紋結(jié)構(gòu)在一介電層中以形成一接線與接合墊；b)沉積一金屬襯墊；c)沉積一銅合金成為一種晶層以做為一最終的銅填充；d)填充一純銅至該波紋結(jié)構(gòu)；e)預(yù)先化學(xué)機(jī)械研磨(pre-CMP)退火，其系在小于200℃的低溫進(jìn)行，形成具有較大銅粒子的一低電阻銅薄膜與防止在該銅合金中的摻雜向外散布；f)化學(xué)機(jī)械研磨該銅，以移除填充過多的該銅，以及由化學(xué)機(jī)械研磨該襯墊；g)后化學(xué)機(jī)械研磨(post-CMP)退火，其系在大約250℃至大約450℃的一溫度范圍內(nèi)進(jìn)行，在該銅表面與該銅襯墊接口上形成一自行鈍化摻雜豐富層；h)沉積一介電層蓋層；i)沉積一聚醯亞胺層；j)圖案化該聚醯亞胺與完成該自行鈍化，其系經(jīng)由微影與蝕刻步驟，敞開該墊區(qū)域而提供一干凈的該銅表面以進(jìn)行探測(probing)；k)探測一芯片；l)以該銅合金線來線接合探測的該墊；m)退火接合的該芯片，溫度系在大約250℃至大約450℃之間以形成一自行鈍化層于敞開的該銅墊表面與該銅線上。
15.如申請專利范圍第14項所述之方法，其中，在步驟a)之后，步驟b)系被沉積一最適當(dāng)量的銅合金而除去。
16.如申請專利范圍第14項所述之結(jié)構(gòu)，其中該銅墊系為一銅-鋁合金。
17.如申請專利范圍第14項所述之結(jié)構(gòu)，其中該銅線系為內(nèi)芯為銅合金而外部區(qū)域為純銅之雙層線，且該銅墊系銅合金。
18.如申請專利范圍第14項所述之結(jié)構(gòu)，其中該銅線系為一銅-鋰合金，且該銅墊系銅合金。
全文摘要
一種集成電路結(jié)構(gòu)，其改進(jìn)系包含一線接合銅墊銅線組件，其中該銅墊銅線組件特征為自行鈍化、低電阻、高接合力以及改進(jìn)的抗氧化與腐蝕，該銅墊銅線組件系包含一金屬化線路，一襯墊，系分開該金屬化線路與圍繞一銅墊的一銅合金，一介電層，系圍繞該襯墊，以及一銅墊，系與一銅合金線接合，該銅線組件其特征為自行鈍化區(qū)域系位于一摻雜豐富接口，其中該摻雜豐富接口系位于該銅合金與該襯墊之間、該銅墊的一表面、在該銅墊與該銅合金線間之一接合的一表面、及該銅合金線的一表面。
文檔編號H01L23/485GK1484857SQ01821652
公開日2004年3月24日 申請日期2001年11月14日 優(yōu)先權(quán)日2000年12月28日
發(fā)明者H·-J·巴斯, H -J 巴斯 申請人:因芬尼昂技術(shù)北美公司