專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。進(jìn)一步說(shuō)，涉及實(shí)現(xiàn)接觸連接上層和下層時(shí)降低接觸電阻的技術(shù)。并且，有關(guān)凸形電極的形成。
圖14中，1是半導(dǎo)體襯底，該襯底1上隔著柵氧化膜2形成柵電極3，并形成源·漏層4使其跟該柵電極3鄰接。而且，形成被覆上述柵電極的層間絕緣膜5，通過(guò)形成于該層間絕緣膜5的接觸孔6，形成與上述源漏層4接觸的源漏電極7。
圖15和圖16中，11是半導(dǎo)體襯底，該襯底11上形成由LOCOS氧化膜構(gòu)成的絕緣膜12，再在該絕緣膜12上形成下層布線13。
并且，形成層間絕緣膜14使其被覆上述下層布線13，通過(guò)形成于該層間絕緣膜14的通孔15，形成上層布線16以便接觸上述下層布線13。
而且，形成鈍化膜17，使其被覆上述上層布線16，并在對(duì)該鈍化膜17進(jìn)行開口而成的焊盤部17A上形成金凸形電極18。
在這里，圖14所示的半導(dǎo)體器件中，形成上述源·漏電極之際，用濺射法淀積Al等金屬膜時(shí)，隨著接觸孔縮小，接觸孔內(nèi)金屬膜的臺(tái)階覆蓋層也減少。因此，最近用CVD法，在接觸孔內(nèi)埋入鎢膜等具有導(dǎo)電性的膜，其上布圖形成Al等金屬膜作為金屬布線層正在實(shí)用化。
采用這種栓塞接觸技術(shù)，構(gòu)成各種晶體管時(shí)，接觸孔大小如果不一致，埋入后深蝕刻時(shí)的凹槽量也會(huì)變得不一致，極端點(diǎn)說(shuō)，往往會(huì)惡化到與未埋入金屬膜的臺(tái)階覆蓋層同等程度。
因此，例如用0.35μm等微細(xì)化工藝構(gòu)成各種晶體管時(shí)，各接觸孔尺寸需要跟最小設(shè)計(jì)規(guī)則晶體管的接觸孔尺寸同樣，如果某晶體管接觸電阻增大，就有導(dǎo)通電阻上升的問(wèn)題。
并且，圖15和圖16所示的半導(dǎo)體器件中，上述焊盤部下一有通孔15時(shí)，金凸形電極18的表面上也會(huì)留下該通孔15的表面高低差。因此，隨著金凸形電極18的表面高低差，例如，將變成向TAB(Tape automated Bonding帶狀自動(dòng)焊接)等裝配點(diǎn)裝配時(shí)成品率下降的原因。
特別是，例如用0.35μm微細(xì)化工藝構(gòu)成各種晶體管時(shí)，由于各通孔(接觸孔)的尺寸應(yīng)用最小尺寸，焊盤部的孔徑也以微細(xì)的多個(gè)通孔構(gòu)成。因此，如上述金凸形電極18的表面那樣會(huì)留下表面高低差。
并且，本發(fā)明的半導(dǎo)體器件及其制造方法，其特征是，在半導(dǎo)體襯底上形成第1晶體管和第2晶體管而構(gòu)成的半導(dǎo)體器件中，配置成使用于接觸連接上述第1晶體管和第2晶體管中的下層和上層的接觸部形成數(shù)不同。
進(jìn)而，本發(fā)明的半導(dǎo)體器件及其制造方法，其特征是，在上述第1晶體管將用于接觸連接下層和上層的接觸部配置成1列，在上述第2晶體管將用于接觸連接下層和上層的接觸部配置成多個(gè)列。
并且，本發(fā)明的半導(dǎo)體器件及其制造方法是，其特征是，上述第2晶體管具有源·漏層使其鄰接?xùn)烹姌O，并在該柵電極下方配置構(gòu)成溝道的半導(dǎo)體層。
進(jìn)而，本發(fā)明的半導(dǎo)體器件及其制造方法，其特征是，在上述第2晶體管的柵電極下方，配置跟該源·漏層同一導(dǎo)電型的低濃度層，使其連到上述源·漏層并接到上述半導(dǎo)體層。
并且，本發(fā)明的半導(dǎo)體器件及其制造方法，其特征是，在上述第2晶體管的柵電極下方，在上述半導(dǎo)體表層淺擴(kuò)展形成跟該源·漏層同一導(dǎo)電型的低濃度層，使其連到上述源·漏層并接連上述半導(dǎo)體層。
進(jìn)而，本發(fā)明的半導(dǎo)體器件及其制造方法，其特征是，上述接觸部用于接觸連接源·漏層。
并且，本發(fā)明的半導(dǎo)體器件及其制造方法，其特征是，上述接觸部是用于接觸連接下層布線和上層布線。
進(jìn)而，本發(fā)明的半導(dǎo)體器件及其制造方法，其特征是，在上述接觸部埋入具有導(dǎo)電性的膜。
并且，本發(fā)明的半導(dǎo)體器件及其制造方法，其特征是，在通過(guò)在被覆下層布線的層間絕緣膜形成的通孔并接觸上層布線構(gòu)成的半導(dǎo)體器件中，上述通孔形成于構(gòu)成焊盤部的凸形電極下以外區(qū)域。
并且，其特征是，上述凸形電極下配置有下層布線。
而且，其制造方法，其特征是，具備下述工序，即形成層間絕緣膜使其被覆上述下層布線，在該層間絕緣膜的焊盤形成部以外的區(qū)域形成通孔以后，通過(guò)該通孔形成上述上層布線使其接觸上述下層布線，進(jìn)而，在焊盤部形成凸形電極的工序。
因此，在上述焊盤部構(gòu)成的凸形電極下沒(méi)有形成通孔，所以能使凸形電極表面平坦化。
并且，通過(guò)在上述凸形電極下配置下層布線，不會(huì)損壞焊盤部周圍的平坦性。
進(jìn)而，本發(fā)明的半導(dǎo)體器件的特征是具備一導(dǎo)電型半導(dǎo)體上通過(guò)柵氧化膜形成的柵電極；與上述柵電極鄰接地形成的源·漏層；在上述柵電極下方形成并構(gòu)成溝道的半導(dǎo)體層；接觸連接上述源·漏層的下層布線；在被覆上述下層布線的層間絕緣膜形成的，并在構(gòu)成焊盤部的凸形電極下以外區(qū)域形成的通孔；以及通過(guò)上述通孔，與上述下層布線接觸連接的上層布線。
而且，其制造方法的特征是具備以下工序向一導(dǎo)電型的半導(dǎo)體內(nèi)離子注入相反導(dǎo)電型雜質(zhì)，形成低濃度反向?qū)щ娦驮础ぢ拥墓ば颍煌ㄟ^(guò)離子注入反向?qū)щ娦碗s質(zhì)，形成與上述低濃度反向?qū)щ娦驮础ぢ酉噙B的低濃度反向?qū)щ娦蛯拥墓ば?；通過(guò)離子注入反向?qū)щ娦碗s質(zhì)，在上述低濃度的反向?qū)щ娦驮础ぢ觾?nèi)形成高濃度反向?qū)щ娦驮础ぢ拥墓ば?；通過(guò)離子注入一導(dǎo)電型雜質(zhì)，在上述柵電極下方形成隔斷上述反向?qū)щ娦蛯拥囊粚?dǎo)電型體層的工序；隔著被覆上述柵電極的層間絕緣膜，形成與上述源·漏層接觸連接的下層布線的工序；形成層間絕緣膜使其被覆下層布線以后，在構(gòu)成該層間絕緣膜的焊盤部的凸形電極下以外區(qū)域形成通孔的工序；以及通過(guò)上述通孔形成與上述下層布線接觸連接的上層布線工序。


圖1A和圖1B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖2A和圖2B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖3A和圖3B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖4A和圖4B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖5A和圖5B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖6A和圖6B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖7A和圖7B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖8A和圖8B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖9A和圖9B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖10A和圖10B是表示本發(fā)明的半導(dǎo)體器件制造方法的剖面圖。
圖11是表示本發(fā)明第一實(shí)施例半導(dǎo)體器件制造方法的剖面圖。
圖12是表示本發(fā)明第一實(shí)施例半導(dǎo)體器件制造方法的平面圖。
圖13是表示本發(fā)明第二實(shí)施例半導(dǎo)體器件制造方法的剖面圖。
圖14是表示現(xiàn)有半導(dǎo)體器件制造方法的剖面圖。
圖15是表示現(xiàn)有半導(dǎo)體器件制造方法的剖面圖。
圖16是表示現(xiàn)有半導(dǎo)體器件制造方法的剖面圖。
發(fā)明實(shí)施例的詳細(xì)說(shuō)明以下，就本發(fā)明的半導(dǎo)體器件及其制造方法，邊參照附圖邊說(shuō)明有關(guān)應(yīng)用于構(gòu)成液晶驅(qū)動(dòng)用驅(qū)動(dòng)器或EL(Electro Luminescence電發(fā)光)驅(qū)動(dòng)用驅(qū)動(dòng)器等各種顯示器驅(qū)動(dòng)用驅(qū)動(dòng)器的各種MOS晶體管混裝成的半導(dǎo)體器件中的情況。
上述顯示器驅(qū)動(dòng)用驅(qū)動(dòng)器由從圖10A左側(cè)起邏輯系列的(例如，3V)N溝道型MOS晶體管和P溝道型MOS晶體管、電平移位器用的(例如，30V)N溝道型MOS晶體管，高壓系列的(例如，30V)N溝道型MOS晶體管，從圖10B左側(cè)起謀求低導(dǎo)通電阻的高耐壓系列的(例如，30V)N溝道型MOS晶體管、高耐壓系列的(例如，30V)P溝道型MOS晶體管以及謀求低導(dǎo)通電阻的高耐壓系列的(例如，30V)P溝道型MOS晶體管構(gòu)成。還有，為說(shuō)明方便，使上述高耐壓系列的MOS晶體管與謀求低導(dǎo)通電阻的高壓系列MOS晶體管有差別，以下的說(shuō)明中，把謀求低導(dǎo)通電阻的高耐壓系列MOS晶體管稱作SLED(Slit channel bycounter doping with extended shallow drain帶擴(kuò)展淺漏區(qū)相反摻雜的窄溝道)MOS晶體管。
在構(gòu)成這種顯示器驅(qū)動(dòng)用驅(qū)動(dòng)器的各種MOS晶體管混裝而成的半導(dǎo)體器件中，如圖10A和圖10B所示，構(gòu)成上述高耐壓系列的P溝道型MOS晶體管與謀求上述低導(dǎo)通電阻的高耐壓系列的P溝道型SLEDMOS晶體管的N型阱23變成臺(tái)階差高部，構(gòu)成其它各種MOS晶體管的P型阱22構(gòu)成為臺(tái)階差低部。換句話說(shuō)，要這樣構(gòu)成，使其微細(xì)的邏輯系列的(例如，3V)N溝道型MOS晶體管和P溝道型MOS晶體管配置于臺(tái)階差低部。
首先，說(shuō)明有關(guān)構(gòu)成上述顯示顯示器驅(qū)動(dòng)用驅(qū)動(dòng)器的各種MOS晶體管混裝而成的半導(dǎo)體器件制造方法。
首先，在圖1A和1B，為了劃定用于構(gòu)成各種MOS晶體管的區(qū)域，例如在P型半導(dǎo)體襯底(P-sub)21內(nèi)，用LOCOS法形成P型阱(PW)22和N型阱(NW)23。即，雖然省略了圖示說(shuō)明，但是上述襯底21的N型阱形成區(qū)域上形成緩沖氧化膜和氮化硅膜，并以該緩沖氧化膜和氮化硅膜為掩模，例如，在大約80KeV的加速電壓，8×1012/cm2的注入條件下離子注入硼離子，形成離子注入層。然后，以上述氮化硅膜為掩模，用LOCOS法使襯底表面場(chǎng)氧化形成LOCOS膜。這時(shí)，離子注入到LOCOS膜形成區(qū)域下的硼離子擴(kuò)散到襯底內(nèi)部，形成P型層。
其次，除去上述緩沖氧化膜和氮化硅膜以后，以上述LOCOS膜為掩模，在大約80KeV的加速電壓，9×1012/cm2的注入條件下離子注入磷離子，形成離子注入層。而且，除去上述LOCOS膜以后，對(duì)注入上述襯底的各雜質(zhì)離子進(jìn)行熱擴(kuò)散，由于形成P型阱和N型阱，如圖1A和1B所示，把上述襯底21內(nèi)形成的P型阱22配置在臺(tái)階差低部，N型阱23則配置在臺(tái)階差高部。
而且，在圖2A和2B，為了對(duì)各個(gè)MOS晶體管進(jìn)行器件隔離，一般用LOCOS法形成約500nm的器件隔離膜24，該器件隔離膜24以外的有源區(qū)域上，一般用熱氧化法形成約80nm高耐壓用厚的柵氧化膜25。
接著，以光刻膠膜為掩模，形成第1低濃度N型和P型源·漏層(以下稱作LN層26、LP層27。還有，例如LN層26的L是低濃度(low concentration)的簡(jiǎn)稱)。就是，首先，在用圖中未示出的光刻膠膜被覆N型形成區(qū)域上以外區(qū)域的狀態(tài)下，在襯底表層，在大約120KeV的加速電壓，8×1012/cm2的注入條件下離子注入例如磷離子，形成LN層26。然后，在用光刻膠膜(PR)被覆LP層形成區(qū)域上以外區(qū)域的狀態(tài)下，在襯底表層，在大約120KeV的加速電壓，8.5×1012/cm2的注入條件下離子注入例如磷離子，形成LP層27。還有，實(shí)際上經(jīng)過(guò)后工序的退火工序(例如100℃的N2氣氛中，2小時(shí))，使上述離子注入后的各種離子熱擴(kuò)散變成LN層26和LP層27。
接著，在圖3A和圖3B，在P溝道型和N溝道型SLEDMOS晶體管形成區(qū)域中形成的上述LN層26和LP層27之間，以光刻膠膜作為掩模，分別形成第2低濃度的N型和P型源·漏層(以下，稱為SLN層28和SLP層29。還有，例如SLN層28的SL是第2低濃度(second low concentration)的簡(jiǎn)稱。)。就是，首先，在用圖未示出的光刻膠膜被覆SLN層形成區(qū)域上以外區(qū)域的狀態(tài)下，在襯底表層上，在大約120KeV的加速電壓，1.5×1012/cm2的注入條件下離子注入例如磷離子，形成連到上述LN層26的SLN層28。而后，在用光刻膠膜(PR)被覆SLP層形成區(qū)域上以外區(qū)域的狀態(tài)下，在襯底表層上，在大約140KeV的加速電壓，2.5×1012/cm2的注入條件下離子注入例如硼離子(49BF2+)，形成連到上述LP層27的SLP層29。還有，可以設(shè)定，上述LN層26和上述SLN層28或上述LP層27和上述SLP層29的雜質(zhì)濃度或者大致同等，或者使某一方提高。
進(jìn)而，在圖4A和圖4B，以光刻膠膜作為掩模，形成高濃度的N型和P型的源·漏層(以下，稱為N+層30、P+層31)。就是，首先，在用圖未示出的光刻膠膜被覆N+層形成區(qū)域上以外區(qū)域的狀態(tài)下，在襯底表層上，在大約80KeV的加速電壓，2×1015/cm2的注入條件下離子注入例如磷離子，形成N+層30。而后，在用光刻膠膜(PR)被覆P+層形成區(qū)域上以外區(qū)域的狀態(tài)下，在襯底表層上，在大約140KeV的加速電壓，2×1015/cm2的注入條件下離子注入例如氟硼離子，形成P+層31。
其次，在圖5A和圖5B，把具有比上述SLN層28和SLP層29形成用的掩?？讖叫〉目讖降墓饪棠z膜作為掩模，通過(guò)在連到上述LN層26的SLN層28中央部和連到上述LP層27的SLP層29中央部，分別離子注入反導(dǎo)電型雜質(zhì)，形成隔斷該SLN層28和SLP層29的P型體層32和N型體層33，即首先，在用圖未示出的光刻膠膜被覆P型層形成區(qū)域上以外區(qū)域的狀態(tài)下，在襯底表層上，在大約120KeV的加速電壓，5×1012/cm2的注入條件下離子注入例如氟化硼離子，形成P型體層32。而后，在用光刻膠膜(PR)被覆N型層形成區(qū)域上以外區(qū)域的狀態(tài)下，在襯底表層上，在大約190KeV的加速電壓，5×1012/cm2的注入條件下離子注入例如磷離子，形成N型體層33。還有，有關(guān)上述圖3～圖5所示的離子注入工序的作業(yè)工序順序是可以適當(dāng)變更的，并由上述P型體層32和N型體層33的表層部構(gòu)成溝道。
進(jìn)而，在圖6A和圖6B，在上述通常耐壓用的微細(xì)化N溝道型和P溝道型MOS晶體管形成區(qū)域的襯底(P型阱22)內(nèi)，形成第2P型阱(SPW)34和第2N型阱(SNW)35。
即，把上述通常耐壓的N溝道型MOS晶體管形成區(qū)域上具有開口的圖未示出的光刻膠膜作為掩模，在上述P型阱22內(nèi)，在大約190KeV的加速電壓，1.5×1013/cm2的第1注入條件下離子注入例如硼離子后，同樣在大約50KeV的加速電壓，2.6×1012/cm2的第2注入條件下離子注入例如硼離子，形成第2P型阱34。并且，把上述通常耐壓的P溝道型MOS晶體管形成區(qū)域上具有開口的光刻膠膜(PR)作為掩模，在上述P型阱22內(nèi)，在大約380KeV的加速電壓，1.5×1013/cm2的注入條件下離子注入例如磷離子，形成第2N型阱35。還有，沒(méi)有約380KeV的高加速電壓發(fā)生裝置時(shí)，也可以在大約190KeV的加速電壓，1.5×1013/cm2的注入條件下離子注入二價(jià)磷離子的雙帶電方式。接著，在大約140KeV的加速電壓，4.0×1012/cm2的注入條件下離子注入例如磷離子。
其次，除去通常耐壓用的N溝道型與P溝道型MOS晶體管形成區(qū)域上和電平移位器用的N溝道型MOS晶體管形成區(qū)域上的上述柵氧化膜25以后，如圖7A和圖7B所示，在該區(qū)域上形成新的所需膜厚的柵氧化膜。
即，首先用熱氧化法，全面地形成電平移位器用的N溝道型MOS晶體管用大約14nm左右(在該階段，大約為7nm左右，然而后述的通常耐壓用的柵氧化膜形成時(shí)厚度要增大)的柵氧化膜36。接著，在除去通常耐壓用N溝道型和P溝道型MOS晶體管形成區(qū)域上所形成的上述電平移位器用的N溝道型MOS晶體管的柵氧化膜36以后，用熱氧化法，在該區(qū)域上形成通常耐壓用的薄柵氧化膜37(大約7nm左右)。
接著，在圖8A和圖8B，全面形成大約100nm左右的多晶硅膜，把POCl3作為熱擴(kuò)散源向該多晶硅膜上熱擴(kuò)散使其導(dǎo)電化以后，在該多晶硅膜上層疊大約100nm的硅化鎢膜，進(jìn)而大約150nm的SiO2膜，再用圖未示出的光刻膠膜制成圖案，形成各MOS晶體管用的柵電極38A、38B、38C、38D、38E、38F、38G。還有，上述SiO2膜作為退火時(shí)的硬掩模起作用。
接著，在圖9A和圖9B，形成上述通常耐壓用的N溝道型和P溝道型MOS晶體管用低濃度源·漏層。
即，首先，把被覆通常耐壓用的N溝道型MOS晶體管用低濃度源·漏層形成區(qū)域上以外的區(qū)域的圖未示出的光刻膠膜作為掩模，在大約20KeV的加速電壓，6.2×1013/cm2的注入條件下離子注入例如磷離子，形成低濃度的N-型源·漏層39。并且，把被覆通常耐壓用的P溝道型MOS晶體管用低濃度源·漏層形成區(qū)域上以外的區(qū)域的光刻膠膜(PR)作為掩模，在大約20KeV的加速電壓，2×1013/cm2的注入條件下，離子注入例如氟化硼離子，形成低濃度的P-型源·漏層40。
進(jìn)而，在圖10A和圖10B，用LPCVD法形成大約250nm左右的TEOS膜41，使其全面被覆上述柵電極38A、38B、38C、38D、38E、38F、38G，并把上述通常耐壓用的N溝道型和P溝道型MOS晶體管形成區(qū)域上具有開口的光刻膠膜(PR)作為掩模，對(duì)上述TEOS膜41進(jìn)行各向異性蝕刻。因此，如圖10所示，上述柵電極38A、38B的兩側(cè)壁部分上形成側(cè)壁隔膜41A，并在用上述光刻膠膜(PR)被覆的區(qū)域上照樣殘留TEOS膜41。
而且，把上述柵電極38A與側(cè)壁隔膜41A和上述柵電極38B與側(cè)壁隔膜41A作為掩模，形成通常耐壓用的N溝道型與P溝道型MOS晶體管用高濃度的源·漏層。
即，把被覆通常耐壓用的N溝道型MOS晶體管用高濃度源·漏層形成區(qū)域上以外區(qū)域的圖未示出的光刻膠膜作為掩模，在大約100KeV的加速電壓，5×1015/cm2的注入條件下離子注入例如砷離子，形成高濃度的N+型源·漏層42。并且，把被覆通常耐壓用的P溝道型MOS晶體管用高濃度源·漏層形成區(qū)域上以外區(qū)域的圖未示出的光刻膠膜作為掩模，在大約40KeV的加速電壓，2×1015/cm2的注入條件下離子注入例如氟化硼離子，形成高濃度的P+型源·漏層43。
以下，全面地形成由TEOS膜和BPSG膜等構(gòu)成大約600nm左右的層間絕緣膜以后，通過(guò)形成跟上述高濃度的源·漏層30、31、42、43接觸連接的金屬布線層，完成構(gòu)成上述液晶驅(qū)動(dòng)用驅(qū)動(dòng)器的通常耐壓用的N溝道型MOS晶體管和P溝道型MOS晶體管、電平移位器用的N溝道型MOS晶體管、高耐壓用的N溝道型MOS晶體管和P溝道型MOS晶體管、謀求低導(dǎo)通電阻的高耐壓用的N溝道型SLEDMOS晶體管和P溝道型SLEDMOS晶體管。
(第一實(shí)施例)本發(fā)明的第一實(shí)施例的特征在于將金屬布線層48接觸連接到上述各源·漏層30、31、42、43上的接觸部的構(gòu)成及其形成方法。
以下，邊參照?qǐng)D11邊說(shuō)明本發(fā)明的接觸部的構(gòu)成。還有，圖11中，雖然舉例說(shuō)明各N溝道型通常耐壓的MOS晶體管(A)、高耐壓的MOS晶體管(B)、及SLEDMOS晶體管(C)，但是有關(guān)各P溝道型的通常耐壓的MOS晶體管、高耐壓的MOS晶體管、及SLEDMOS晶體管也同樣。
本發(fā)明中，如圖11所示，在層間絕緣膜45中形成接觸上述源·漏層30、42的接觸孔46，該接觸孔46內(nèi)，通過(guò)埋入例如鎢膜等具有導(dǎo)電性的膜形成針形接觸部47，該針形接觸部47上形成由Al膜等構(gòu)成的金屬布線層48，并形成源·漏電極。
這時(shí)，按照構(gòu)成顯示顯示器驅(qū)動(dòng)用驅(qū)動(dòng)器的各種晶體管，使針形接觸部47的配置不同。本實(shí)施例中，至少對(duì)通常耐壓的MOS晶體管(A)的源·漏層42把針形接觸部47配置成1列，對(duì)高耐壓MOS晶體管(B)和SLEDMOS晶體管(C)的源·漏層30，則把針形接觸部47配置成多個(gè)列(例如，2列)(參照?qǐng)D12)。
因此本發(fā)明中，采用增加針形接觸部47個(gè)數(shù)的辦法，就能謀求減少接觸電阻，并降低晶體管的導(dǎo)通電阻。
這樣，本發(fā)明中，在具有各種晶體管，用設(shè)計(jì)規(guī)則的最小尺寸形成接觸孔中，通過(guò)給各個(gè)晶體管設(shè)定最佳接觸數(shù)并對(duì)其進(jìn)行配置，就能謀求減少接觸電阻，并降低晶體管的導(dǎo)通電阻。
并且，不限于鎢膜，也可以埋入多晶硅膜等，進(jìn)而，也可以不進(jìn)行背蝕刻照樣作為布線，而代替通過(guò)對(duì)導(dǎo)電膜進(jìn)行背蝕刻埋入接觸孔46內(nèi)。
還有，本實(shí)施例中，對(duì)通常耐壓的MOS晶體管雖然1列配置針形接觸部47，但是即使在該通常耐壓的MOS晶體管，也可以多列配置針形接觸部47，例如，在靠近電源焊盤處配置的通常耐壓MOS晶體管中，采用多列配置針形接觸部47的辦法，提高可靠性，并且，要是只傳輸“H”、“L”信號(hào)，用1列配置針形接觸部47的構(gòu)成就足夠了。
并且，本實(shí)施例中，雖然對(duì)用于接觸連接源·漏層的接觸部進(jìn)行說(shuō)明，但是本發(fā)明不限于此，即使在用于連接下層布線和上層布線的接觸部也是可以應(yīng)用的，特別是正如SLEDMOS晶體管一樣謀求其高耐壓和低導(dǎo)通電阻，由于也應(yīng)用到用于接觸連接下層布線和上層布線(例如，本工藝為3層布線構(gòu)造，因此是2層布線和3層布線)的接觸部，就能達(dá)到更加低電阻化。
(第二實(shí)施例)本發(fā)明的第二實(shí)施例的特征在于在通過(guò)形成于被覆下層布線的層間絕緣膜中的通孔接觸上層布線方面，由于上述通孔是不在構(gòu)成焊盤部的凸形電極下形成，所以可使凸形電極表面平坦化。
并且，通過(guò)在上述凸形電極下也形成下層布線，也不會(huì)損壞焊盤部周圍的平坦性。
以下，邊參照?qǐng)D13邊說(shuō)明本發(fā)明的半導(dǎo)體器件構(gòu)成。還有，圖13中，雖然介紹將本發(fā)明應(yīng)用于N溝道型SLEDMOS晶體管的一個(gè)例子，但是對(duì)于其它的晶體管也可以同樣形成。
圖13中，在上述N溝道型SLEDMOS晶體管的源·漏層30(圖13中，省去有關(guān)漏區(qū)側(cè)的構(gòu)成)上，通過(guò)形成于層間絕緣膜55的第1接觸孔56形成(第)一層布線57，并在該一層布線57上通過(guò)第2接觸孔58形成(第)二層布線59，在該二層布線59上通過(guò)通孔60形成(第)三層布線61。
而且，在對(duì)離開上述通孔60形成區(qū)域的區(qū)域上延伸的該三層布線61上的鈍化膜62進(jìn)行開口并形成的接觸部上，形成金凸形電極63。
這時(shí)，上述三層布線61將變成電源線，因而要寬幅形成，跟這種寬幅的布線61接觸連接時(shí)，以降低接觸電阻為目的就需要打開寬大的接觸孔，可是例如用0.35μm等的微細(xì)化工藝構(gòu)成各種晶體管的場(chǎng)合，為了各通孔(接觸孔)的尺寸都適用最小尺寸，焊盤部的孔徑也變成由微細(xì)的多個(gè)通孔構(gòu)成。因此，象現(xiàn)有(圖15)的一樣，如果在金凸形電極18下具有多個(gè)微細(xì)的通孔15，則該金凸形電極18表面上就會(huì)殘留臺(tái)階差。
因而，本發(fā)明中，不在焊盤部形成的金凸形電極63下形成通孔60，由于在離開該金凸形電極63的區(qū)域形成通孔60，就沒(méi)有象現(xiàn)有那樣的金凸形電極表面上反映通孔的表面臺(tái)階差。從而，能夠抑制由金凸形電極63表面臺(tái)階差造成TAB等裝配時(shí)的成品率下降。
即，正如本實(shí)施例那樣，用0.35μm工藝構(gòu)成顯示顯示器驅(qū)動(dòng)用驅(qū)動(dòng)器的各晶體管時(shí)，由于各通孔(接觸孔)的尺寸適用最小尺寸，所以焊盤部的孔徑也象現(xiàn)有的(圖15和圖16所示)一樣由微細(xì)的多個(gè)通孔15構(gòu)成。因此，本發(fā)明中，對(duì)于微細(xì)化工藝，由于不在凸形電極下形成通孔，可使凸形電極表面平坦化。
進(jìn)一步說(shuō)，由于在不與上層布線(上述三層布線61)接觸的焊盤部下的區(qū)域也形成了下層布線(上述二層布線59或上述59和上述一層布線57)，在該焊盤部周圍沒(méi)有該下層布線，所以沒(méi)有產(chǎn)生臺(tái)階，不會(huì)損壞平坦性。
還有，本實(shí)施例中，雖然介紹了應(yīng)用到具有3層構(gòu)造半導(dǎo)體器件里的例子，但是進(jìn)一步也可以應(yīng)用到多層構(gòu)造的半導(dǎo)體器件里。
本發(fā)明除應(yīng)用于液晶(LCD)驅(qū)動(dòng)用驅(qū)動(dòng)器或EL驅(qū)動(dòng)用驅(qū)動(dòng)器以外，也可以應(yīng)用到構(gòu)成，例如LED顯示器、PDP(等離子顯示器)、FED(場(chǎng)致發(fā)射顯示器)等各種平板顯示器的驅(qū)動(dòng)用驅(qū)動(dòng)器里。
第一方面，倘若采用本發(fā)明，通過(guò)增加接觸部的個(gè)數(shù)，可以實(shí)現(xiàn)接觸電阻的減少，并降低晶體管的導(dǎo)通電阻。
并且，本發(fā)明中具有各種晶體管，在用設(shè)計(jì)規(guī)則上的最小尺寸形成接觸孔中，通過(guò)對(duì)各晶體管的每一個(gè)設(shè)定最佳接觸數(shù)，并加以配置，就可以實(shí)現(xiàn)接觸電阻的減少，并降低晶體管的電阻。
進(jìn)而，不限于接觸連接到源·漏層的接觸部，由于在用于連接下層布線和上層布線的接觸部中也加以應(yīng)用，就進(jìn)一步達(dá)到低電阻化。
第二方面，倘若采用本發(fā)明，因?yàn)椴辉诤副P部形成的凸形電極下形成通孔，所以能使凸形電極表面平坦化。
并且，盡管在不與上層布線接觸的焊盤部下的區(qū)域上形成下層布線，也可以不會(huì)損壞焊盤部周圍的平坦性。
權(quán)利要求
1.一種半導(dǎo)體器件，是在半導(dǎo)體襯底上形成晶體管而構(gòu)成的，其特征是將用于接觸連接下層和上層的接觸部配置成多個(gè)列。
2.一種半導(dǎo)體器件，是在半導(dǎo)體襯底上形成第1晶體管和第2晶體管而構(gòu)成的，其特征是形成用于接觸連接上述第1晶體管和第2晶體管中的下層和上層的接觸部的形成數(shù)是不同的。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征是對(duì)于上述第1晶體管，將用于接觸連接下層和上層的接觸部配置成1列；以及對(duì)于上述第2晶體管，將用于接觸連接下層和上層的接觸部配置成多個(gè)列。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征是上述第2晶體管具有源·漏層使其鄰接?xùn)烹姌O，該柵電極下方形成構(gòu)成溝道的半導(dǎo)體層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征是在上述第2晶體管的柵電極下方，形成跟該源·漏層同一導(dǎo)電型的低濃度層，使其連到上述源·漏層并接連上述半導(dǎo)體層。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征是在上述第2晶體管的柵電極下方，在上述半導(dǎo)體表層淺擴(kuò)展形成跟該源·漏層同一導(dǎo)電型的低濃度層，使其連到上述源·漏層并接連上述半導(dǎo)體層。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是上述接觸部是用于接觸連接源·漏層的。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是上述接觸部是用于接觸連接下層布線和下層布線的。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是在上述接觸部埋入具有導(dǎo)電性的膜。
10.一種半導(dǎo)體器件，其特征是具備一導(dǎo)電型的半導(dǎo)體內(nèi)形成的低濃度反向?qū)щ娦驮础ぢ?；上述低濃度反?dǎo)電型源·漏層內(nèi)形成的高濃度反向?qū)щ娦驮础ぢ樱簧鲜霭雽?dǎo)體上隔著柵氧化膜形成的柵電極；形成于上述柵電極下方，并位于上述源·漏層間構(gòu)成溝道的一導(dǎo)電型半導(dǎo)體層；接觸上述源·漏層的多個(gè)排列的接觸部；以及通過(guò)上述接觸部，接觸連接上述源·漏層的源·漏電極。
11.一種在半導(dǎo)體襯底上形成晶體管而構(gòu)成的半導(dǎo)體器件的制造方法，其特征是將用于接觸連接下層和上層的接觸部形成為多個(gè)列。
12.一種在半導(dǎo)體襯底上形成第1晶體管和第2晶體管而構(gòu)成的半導(dǎo)體器件的制造方法，其特征是形成用于接觸連接上述第1晶體管和第2晶體管中的下層和上層接觸部的形成數(shù)是不同的。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征是對(duì)于上述第1晶體管，將用于接觸連接下層和上層的接觸部配置成1列；以及對(duì)于上述第2晶體管，將用于接觸連接下層和上層的接觸部配置成多個(gè)列。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征是上述接觸部是用于接觸連接源·漏層的。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征是上述接觸部是用于接觸連接下層布線和下層布線的。
16.一種在一導(dǎo)電型的半導(dǎo)體上隔著柵氧化膜形成柵電極而構(gòu)成的半導(dǎo)體器件的制造方法，其特征是具備向半導(dǎo)體內(nèi)離子注入反向?qū)щ娦碗s質(zhì)，形成低濃度反向?qū)щ娦驮础ぢ拥墓ば?；通過(guò)離子注入反向?qū)щ娦碗s質(zhì)，形成連到上述低濃度反向?qū)щ娦驮础ぢ拥牡蜐舛确聪驅(qū)щ娦蛯拥墓ば颍煌ㄟ^(guò)離子注入反向?qū)щ娦碗s質(zhì)，在上述低濃度的反向?qū)щ娦驮础ぢ觾?nèi)形成高濃度的反向?qū)щ娦驮础ぢ拥墓ば颍煌ㄟ^(guò)離子注入一導(dǎo)電型雜質(zhì)，在上述柵電極下方形成隔斷上述反向?qū)щ娦蛯拥囊粚?dǎo)電型體層的工序；以及介以被覆上述柵電極的層間絕緣膜，按多個(gè)列形成用于接觸連接上述源·漏層的接觸部的工序。
17.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征是在上述接觸部?jī)?nèi)埋入形成具有導(dǎo)電型的膜。
18.一種半導(dǎo)體器件，其特征是在構(gòu)成焊盤部的凸形電極下不形成通孔。
19.一種半導(dǎo)體器件，是通過(guò)形成于被覆下層布線的層間絕緣膜內(nèi)的通孔，接觸連接上層布線而構(gòu)成的，其特征是，上述通孔是在構(gòu)成焊盤部的凸形電極下以外的區(qū)域中形成的。
20.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其特征是在上述凸形電極下配置有下層布線。
21.一種半導(dǎo)體器件，其特征是具備在半導(dǎo)體襯底上隔著柵氧化膜形成的柵電極；鄰接上述柵電極形成的源·漏層；形成于上述柵電極下方，構(gòu)成溝道的半導(dǎo)體層；接觸連接上述源·漏層的下層布線；形成于被覆上述下層布線的層間絕緣膜，并在構(gòu)成焊盤部的凸形電極下以外的區(qū)域形成的通孔；以及通過(guò)上述通孔，接觸連接上述下層布線的上層布線。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其特征是在上述柵電極下方形成與該源·漏層同一導(dǎo)電型的低濃度層，使其連到上述源·漏層并接到上述半導(dǎo)體層。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其特征是在上述柵電極下方，在上述半導(dǎo)體表層淺擴(kuò)展形成與該源·漏層相同導(dǎo)電型的低濃度層，使其連到上述源·漏層并接到上述半導(dǎo)體層。
24.一種半導(dǎo)體器件的制造方法，其特征是在構(gòu)成焊盤部的凸形電極下不形成通孔。
25.一種通過(guò)形成于被覆下層布線的層間絕緣膜內(nèi)的通孔，接觸連接上層布線而構(gòu)成的半導(dǎo)體器件的制造方法，其特征是包括形成層間絕緣膜使其被覆上述下層布線的工序；在上述層間絕緣膜的焊盤形成部以外的區(qū)域形成通孔以后，形成上述上層布線，以便通過(guò)該通孔接觸上述下層布線的工序；以及在焊盤部上形成凸形電極的工序。
26.根據(jù)權(quán)利要求24所述的半導(dǎo)體器件的制造方法，其特征是在上述凸形電極下形成下層布線。
27.一種在一導(dǎo)電型的半導(dǎo)體上隔著柵氧化膜形成柵電極而構(gòu)成的半導(dǎo)體器件的制造方法，其特征是包括向上述半導(dǎo)體內(nèi)離子注入反向?qū)щ娦碗s質(zhì)，形成低濃度的反向?qū)щ娦驮础ぢ拥墓ば?；通過(guò)離子注入相反導(dǎo)電型雜質(zhì)，在上述低濃度的反向?qū)щ娦驮础ぢ觾?nèi)形成連到低濃度的反向?qū)щ娦蛯拥墓ば?；通過(guò)離子注入反向?qū)щ娦碗s質(zhì)，在上述低濃度的反向?qū)щ娦驮础ぢ觾?nèi)形成連到高濃度的反向?qū)щ娦驮础ぢ拥墓ば?；通過(guò)離子注入一導(dǎo)電型雜質(zhì)，在上述柵電極下方形成隔斷上述反向?qū)щ娦蛯拥囊粚?dǎo)電型體層的工序；隔著被覆上述柵電極的層間絕緣膜，形成接觸連接到上述源·漏層的下層布線的工序；形成層間絕緣膜使其被覆上述下層布線以后，在構(gòu)成該層間絕緣膜的焊盤部的凸形電極下以外的區(qū)域形成通孔的工序；以及通過(guò)上述通孔，形成接觸連接上述下層布線的上層布線的工序。
全文摘要
一種在半導(dǎo)體襯底上形成晶體管而構(gòu)成的半導(dǎo)體器件中,是以具備:半導(dǎo)體襯底21內(nèi)形成的低濃度源·漏層26、該源·漏層26內(nèi)形成的高濃度源·漏層30、上述襯底21上隔著柵氧化膜25形成的柵電極38E、在該柵電極38E下方形成,構(gòu)成位于上述源·漏層26與30間的溝道的P型體層32、多列接觸上述源·漏層30的針形接觸部47、以及通過(guò)該針形接觸部47接觸連接上述源·漏層30的源·漏電極為特征。并且,在接觸被覆下層布線(2層布線)59的層間絕緣膜55內(nèi)形成的通孔61的半導(dǎo)體器件中,是以在構(gòu)成焊盤部的金凸形電極63下以外的區(qū)域形成上述通孔61為特征。
文檔編號(hào)H01L23/485GK1371128SQ02106880
公開日2002年9月25日 申請(qǐng)日期2002年2月16日 優(yōu)先權(quán)日2001年2月16日
發(fā)明者日野美德, 武石直英, 谷口敏光 申請(qǐng)人:三洋電機(jī)株式會(huì)社