專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置的制造方法，具體涉及使向構(gòu)成掩膜只讀存儲器(掩膜ROM)各元件上寫入信息的工藝穩(wěn)定的制造技術(shù)。
工序1如圖9A所示，用熱氧化法或CVD法在P型半導(dǎo)體基片51上形成由氧化硅膜構(gòu)成的厚度為25nm的襯墊氧化膜52。襯墊氧化膜52是為保護半導(dǎo)體基片51的表面而形成的。
接著，在整個表面形成耐氧化的氮化硅膜53，之后在與紙面垂直的方向上，在氮化硅膜53上形成用以形成元件分離膜54的長條形開口部分53a。
工序2如圖9B所示，以氮化硅膜53作掩膜用LOCOS法氧化半導(dǎo)體基片51，形成元件分離膜54。此時，氧化區(qū)域侵入半導(dǎo)體基片51與氮化硅膜53之間形成鳥嘴部(バ-ズビ-ク)54a。接著，除去氮化硅膜53與襯墊氧化膜52，用熱氧化法形成厚度14nm至17nm的柵絕緣膜55。接著，用CVD法形成厚度為350nm的多晶硅膜，再攙雜磷形成N型導(dǎo)電膜56。
工序3如圖9C所示，在垂直于元件分離膜54的方向上的長條形區(qū)域刻蝕導(dǎo)電膜56來形成柵電極56a(但是，由于刻蝕區(qū)相對紙面平行，未作圖示)。接著，以柵電極56a為掩膜離子注入硼等的P型雜質(zhì)，形成源區(qū)與漏區(qū)(由于源區(qū)與漏區(qū)形成于與紙面垂直的柵電極兩端邊的下面，未作圖示)。
通過上述方式，便形成了矩陣狀排列的存儲單元晶體管。接著，在整個表面形成厚度為500nm的由氧化硅膜構(gòu)成的層間絕緣膜57。接著，在元件分離膜54的上方形成與紙面垂直的長條形的鋁布線58，形成位線。因為至此的制作過程可以不涉及向存儲單元晶體管寫入何種程序，可以將晶片存放入庫。再有，存放入庫時，先在整個表面形成作為保護膜的氧化硅膜59。
工序4接到客戶委托、確定了應(yīng)寫入的程序后，如圖9D所示，形成設(shè)有掩膜ROM寫入用開口部分60a的光刻膠。接著，從開口部分將硼等P型雜質(zhì)離子注入到柵電極56a正下方的半導(dǎo)體基片51內(nèi)，使所規(guī)定的存儲單元晶體管耗盡化。由此，這樣的存儲單元晶體管的閾值電壓變小，于是ROM數(shù)據(jù)被寫入。
而且，在裝有耐壓性能互不相同的各種晶體管的半導(dǎo)體裝置中，柵絕緣膜的膜厚根據(jù)各種晶體管來加以設(shè)定。這時，例如在形成有兩種膜厚的柵絕緣膜的場合，采用這樣的工藝一旦整體地形成厚的柵絕緣膜，將要形成薄柵絕緣膜一側(cè)的柵絕緣膜刻蝕掉，然后再形成薄的柵絕緣膜。
這種場合，在刻蝕除去上述厚柵絕緣膜之時，由于刻蝕作用會將元件分離膜削去。采用這種工藝會使ROM部分的元件分離膜的膜厚變得越來越薄。
而在將ROM后置化的工藝中，為了能穿過層間絕緣膜與柵電極以及柵絕緣膜，數(shù)據(jù)寫入時的離子注入需要1MeV至3MeV高的電壓。如果進行如此高能量的離子注入，注入的離子會在橫向擴散，這也會引起上述的元件分離不良。
還有，能以如此高的能量進行離子注入的裝置，價格一般都較貴，這又會導(dǎo)致成本的增加。
考慮上述各項主要原因，為了防止元件分離不良，讓元件分離膜有充分的余量，必需設(shè)置比加工界限更大的寬度，同時元件分離膜的膜厚的薄膜化問題嚴重，這都會妨礙微細化的實現(xiàn)。這是要解決的第一個課題。
第二個課題是，在上述的ROM數(shù)據(jù)寫入時的層間絕緣膜57的刻蝕工序中，雖然按圖9D所示，刻蝕沿著光刻膠60的端邊垂直地進行，實際的截面形狀卻是在朝開口部分底部的方向上開口逐漸變窄，在這種狀況下進行離子注入，會產(chǎn)生因這種刻蝕殘留引起寫入不良這種不好的情況。
另外，作為上述問題的對策，在為形成ROM寫入?yún)^(qū)域以光刻膠為掩膜對層間絕緣膜進行刻蝕時，考慮到因上述傾斜部分造成的離子注入?yún)^(qū)域的狹窄，曾這樣使用光刻膠以大于離子注入?yún)^(qū)域的開口徑來形成光刻膠開口部分的開口徑。
通過這種方式，就可避免因上述的層間絕緣膜的刻蝕殘留造成的ROM寫入不良。
但是，雖然上述方法適合于向例如單獨位置的元件等的寫入，在向?qū)懭朐噜徑拥膮^(qū)域?qū)懭霑r，就會出現(xiàn)如下的問題。
也就是，如

圖11A、B所示，在寫入元件鄰接的區(qū)域內(nèi)進行各ROM寫入時，采用其上有比上述離子注入?yún)^(qū)域(X1)更寬的開口徑(X2)的開口部分64a的光刻膠64，以該光刻膠64為掩膜對層間絕緣膜63、62、61以及層間絕緣膜57的一部分進行刻蝕時，布置在該區(qū)域的金屬布線58的上方只剩下很細的光刻膠64。在以如此細小的光刻膠為掩膜刻蝕層間絕緣膜的場合，存在因該光刻膠與層間絕緣膜坍塌而導(dǎo)致產(chǎn)品質(zhì)量問題的危險。圖11A是多層布線結(jié)構(gòu)的半導(dǎo)體裝置的圖11B上A-A線處的剖面圖。
(用以解決課題的手段)旨在解決上述第一課題的本發(fā)明半導(dǎo)體裝置制造方法，具有這樣的特征在以所述金屬布線上形成的光刻膠和該金屬布線為掩膜對所述基片表層注入雜質(zhì)離子的場合，在跨越相鄰元件注入雜質(zhì)離子的區(qū)域的金屬布線上不形成光刻膠；用該方法制造的半導(dǎo)體裝置中設(shè)有在半導(dǎo)體基片上間隔柵絕緣膜形成的柵電極，鄰接該柵電極形成的源、漏區(qū)，以及間隔用以遮覆所述柵電極的層間絕緣膜形成的金屬布線。
其特征還在于所述金屬布線具有多層布線結(jié)構(gòu)；以光刻膠為掩膜除去層間絕緣膜使最下層的金屬布線外露，再以該金屬布線為掩膜注入雜質(zhì)離子。
其特征還在于注入所述雜質(zhì)離子的工序就是向構(gòu)成掩膜ROM的各元件寫入信息的工序。
由此，由于以具有比光刻膠更高加工精度的金屬布線為掩膜進行離子注入，防止了傳統(tǒng)工藝的元件分離不良的發(fā)生。
并且，向相鄰的各元件進行離子注入的場合，由于在該區(qū)域布置的金屬布線上不形成光刻膠，因光刻膠細小引起的光刻膠自身的坍塌，以及多層布線結(jié)構(gòu)時下層的層間絕緣膜連同光刻膠層一起坍塌造成的產(chǎn)品不良就可被避免。
旨在解決上述第二課題的本發(fā)明半導(dǎo)體裝置制造方法，具有這樣的特征用該方法制造的半導(dǎo)體裝置中設(shè)有在半導(dǎo)體基片上間隔柵絕緣膜形成的柵電極，鄰接該柵電極形成的源、漏區(qū)，以及間隔用以遮覆所述柵電極的層間絕緣膜形成的金屬布線；在以光刻膠為掩膜對所述基片表層注入雜質(zhì)離子的半導(dǎo)體裝置的制造方法中，在向某一元件注入雜質(zhì)離子的區(qū)域和向相鄰的各元件分別注入雜質(zhì)離子的區(qū)域上采用有不同開口徑的開口部分的光刻膠進行雜質(zhì)離子的注入。
其特征還在于注入所述雜質(zhì)離子的工序，以在間隔遮覆柵電極的層間絕緣膜形成的金屬布線上形成的光刻膠和該金屬布線為掩膜向所述基片表層注入雜質(zhì)離子。
其特征還在于所述金屬布線具有多層布線結(jié)構(gòu)；以光刻膠為掩膜除去層間絕緣膜使最下層的金屬布線外露，再以該金屬布線為掩膜注入雜質(zhì)離子。
其特征還在于注入所述雜質(zhì)離子的工序就是向構(gòu)成掩膜ROM的各元件上寫入信息的工序。
由此，以設(shè)有其開口徑對應(yīng)于離子注入?yún)^(qū)域的開口部分的光刻膠為掩膜，給單獨位置上的元件或相鄰各元件分別進行離子注入，在防止單獨位置上的元件寫入不良的同時，降低了相鄰各元件離子注入?yún)^(qū)域的光刻膠的細小程度，防止了因光刻膠自身坍塌和多層布線結(jié)構(gòu)場合的光刻膠與下層層間絕緣膜一起坍塌造成的產(chǎn)品不良。
圖2是用以說明本發(fā)明第一實施例的半導(dǎo)體裝置制造方法的剖面圖。
圖3是用以說明本發(fā)明第二實施例的半導(dǎo)體裝置制造方法的剖面圖。
圖4是用以說明本發(fā)明第三實施例的半導(dǎo)體裝置制造方法的剖面圖。
圖5是用以說明本發(fā)明第三實施例的半導(dǎo)體裝置制造方法的剖面圖。
圖6是用以說明本發(fā)明第四實施例的半導(dǎo)體裝置制造方法的剖面圖。
圖7是用以說明本發(fā)明第四實施例的半導(dǎo)體裝置制造方法的剖面圖。
圖8是用以說明本發(fā)明第四實施例的半導(dǎo)體裝置制造方法的剖面圖。
圖9是用以說明傳統(tǒng)的半導(dǎo)體裝置制造方法的剖面圖。
圖10是用以說明傳統(tǒng)的半導(dǎo)體裝置之第一課題的剖面圖。
圖11是用以說明傳統(tǒng)的半導(dǎo)體裝置之第二課題的剖面圖。
工序1如圖1A所示，與傳統(tǒng)制造工藝的工序1相同，在半導(dǎo)體基片1上形成襯墊氧化膜2，并形成帶開口部分的氮化硅膜3。
工序2如圖1B所示，以在半導(dǎo)體基片1上形成的氮化硅膜3為掩膜通過LOCOS法氧化半導(dǎo)體基片1，并形成元件分離膜4。
接著，除去襯墊氧化膜2及氮化硅膜3，用熱氧化法形成厚度為14nm至17nm的柵絕緣膜5，用CVD法形成100nm的多晶硅膜，再攙雜磷形成N型導(dǎo)電膜6。
之后，形成150nm的鎢等高熔點金屬的硅化物膜7。硅化物膜7與導(dǎo)電膜6一起構(gòu)成柵電極，這不僅減小了柵電極的電阻，而且具有后述的保護柵電極的作用。
工序3如圖1C所示，在與所述元件分離膜4垂直方向上的長條形區(qū)域，刻蝕導(dǎo)電膜6及硅化物膜7形成柵電極8(但是，由于刻蝕區(qū)域在相對紙面平行的面上，圖中未示出)。
接著，以柵電極8為掩膜注入硼等P型離子，形成源區(qū)與漏區(qū)(由于源區(qū)與漏區(qū)在相對紙面垂直的方向上的柵電極8兩端邊的下面形成，未作圖示)。
通過上述工序，形成矩陣形布置的存儲單元晶體管。
然后，用CVD法在整個表面形成由氧化硅膜10、氮化硅膜11、多晶硅膜12以及氧化硅膜13構(gòu)成的600nm厚的層間絕緣膜14。這里，所述多晶硅膜12作為在后述的對層間絕緣膜14進行刻蝕時的刻蝕阻擋(エツチングストツパ)。
工序4如圖2A所示，在所述層間絕緣膜14上形成由鋁膜等構(gòu)成的金屬膜，在該金屬膜上制作圖案形成構(gòu)成字線的鋁布線15。
并且，此時形成的鋁布線15的端邊15a被設(shè)置在元件分離膜4端邊的正上方。由于到此為止的各制作工序不跟在存儲單元晶體管寫入何種程序相聯(lián)系，因此可將晶片存放入庫。將晶片存放入庫時，為了防止金屬布線層在存放中受腐蝕，可預(yù)先在其表面形成50nm左右的薄氧化硅膜層作為保護膜16。
工序5在接到客戶委托后確定了應(yīng)寫入程序之時，如圖2B所示在整個表面形成1000nm左右的光刻膠17，并進行曝光、顯影以在規(guī)定的存儲單元上方的區(qū)域設(shè)置開口部分17a。此時，通過形成比注入?yún)^(qū)域大的開口部分17a，使鋁布線15的端邊15a露出。接著，以光刻膠12和鋁布線15為掩膜，刻蝕層間絕緣膜14。此處的刻蝕為各向異性干式刻蝕，使層間絕緣膜14只殘存柵電極以上100nm的厚度。
另外，從開口部分17a向柵電極8正下方的半導(dǎo)體基片1離子注入硼等P型雜質(zhì)，將預(yù)定的存儲單元晶體管耗盡。如上述，由于鋁布線15的端邊位于元件分離膜4端邊的正上方，以它為掩膜可以進行更高精度的離子注入。通過上述工序的這種存儲單元晶體管的閾值變低，ROM數(shù)據(jù)被寫入。
而且，本發(fā)明中在ROM數(shù)據(jù)寫入時采用比傳統(tǒng)的光刻膠精度更高的金屬膜(鋁布線15)作為掩膜，因此可使所述半導(dǎo)體裝置有非常充分的余地來回避傳統(tǒng)工藝中元件分離不良現(xiàn)象的發(fā)生，沒有必要以比加工界限更大的寬度來設(shè)置元件分離膜，從而可實現(xiàn)精細化。還有，光刻膠的加工精度例如為0.5μm，與此形成對比，金屬膜的加工精度例如可達到0.1μm左右。
至于離子注入的能量，由于層間絕緣膜14已經(jīng)被刻蝕，可以采用130KeV至160KeV的低能量進行離子注入。因此，可以防止注入離子的橫向擴散，實現(xiàn)更高精度的離子注入。
經(jīng)過上述工序，寫入所要程序的掩膜ROM即告完成。
以下，參照附圖就本發(fā)明第二實施例進行說明。
第二實施例的特征在于在上述第一實施例的工序4中將金屬布線端邊露出的工序中，在程序?qū)懭朐噜徑拥膱龊?，使該程序?qū)懭雲(yún)^(qū)域內(nèi)存在的金屬布線全部露出。
換言之，在給形成上述第一實施例中的程序?qū)懭雲(yún)^(qū)域時所用的光刻膠制作圖案時，在程序?qū)懭雲(yún)^(qū)域之間設(shè)置預(yù)定的空間。因此，有細小的光刻膠殘留在被設(shè)置于上述寫入元件相鄰接區(qū)域內(nèi)的金屬布線上。
特別是，在采用二層、三層布線結(jié)構(gòu)的工藝中，在以上述光刻膠為掩膜在將各布線遮覆的層間絕緣膜上形成開口部分之時，存在因該光刻膠與層間絕緣膜坍塌造成產(chǎn)品不良的可能。
因此，在第二實施例中采用這樣的結(jié)構(gòu)，即在鄰接這種程序?qū)懭雲(yún)^(qū)域的部位在程序?qū)懭雲(yún)^(qū)域之間不設(shè)有間隔。
圖3中，18為光刻膠，其開口部分18a形成時將位于圖示的程序?qū)懭朐^(qū)域鄰接處(圖中有剖面線的區(qū)域)的鋁布線15的表面全部外露。
又，圖4示出了適用于多層布線結(jié)構(gòu)半導(dǎo)體裝置的制造方法的本發(fā)明的第三實施例。為了避免重復(fù)描述，與上述第一、第二實施例結(jié)構(gòu)相同的部分均采用相同的符號，再參照圖1作一簡略說明。
工序1如圖1A所示，在半導(dǎo)體基片1上形成襯墊氧化膜2，并形成帶開口部分的氮化硅膜3。
工序2如圖1B所示，以在半導(dǎo)體基片1上形成的氮化硅膜3為掩膜在半導(dǎo)體基片1上形成元件分離膜4后，除去所述襯墊氧化膜2與氮化硅膜3，再用熱氧化法形成厚度為14nm至17nm的柵絕緣膜5，接著用CVD法形成100nm的多晶硅膜，然后攙雜磷形成N型導(dǎo)電膜6。
之后，形成150nm的鎢等高熔點金屬的硅化物膜7。
工序3如圖1C所示，在與所述元件分離膜4垂直方向上的長條形區(qū)域刻蝕導(dǎo)電膜6與硅化物膜7來形成柵電極8(但是，由于刻蝕區(qū)在相對紙面平行的面上形成，未作圖示)。
之后，以柵電極8為掩膜注入硼等P型離子，形成源區(qū)與漏區(qū)(由于源區(qū)與漏區(qū)在與紙面垂直方向上的柵電極8的兩端邊的下面形成，未作圖示)。
經(jīng)上述工序，形成了矩陣形布置的存儲單元晶體管。
然后，在整個表面用CVD法形成600nm的由氧化硅膜10、氮化硅膜11、多晶硅膜12以及再一層氧化硅膜13構(gòu)成的第一層間絕緣膜14a(參見圖4)。
工序4如圖4A所示，在所述層間絕緣膜14a上形成由鋁膜等構(gòu)成的金屬膜，在該金屬膜上制作圖案形成構(gòu)成字線的第一鋁布線15。此時，跟上述實施例相同，在元件分離膜4端邊的正上方形成鋁布線15的端邊15a(參照圖2、圖3)。
然后，為了全面平坦化形成由氧化硅膜20、SOG膜21、氧化硅膜22構(gòu)成的600nm的第二層間絕緣膜23，然后在上述層間絕緣膜23上形成由鋁膜等構(gòu)成的金屬膜，再在該金屬膜上制作圖案形成用作位線的第二鋁布線24。
工序5如圖4B所示，全面地形成600nm厚的第三層間絕緣膜25，將上述第二鋁布線24遮覆，在該層間絕緣膜25上形成由鋁膜等構(gòu)成的金屬膜，再在該金屬膜上制作圖案形成第三鋁布線26。
至此的各制作工序，跟向存儲單元晶體管寫入何種程序沒有聯(lián)系，因此可將晶片存放入庫。存放時，為了保護金屬布線層并防止其受腐蝕，可預(yù)先在表面形成50nm左右的薄氧化硅膜作為保護膜27。
工序6在接到客戶委托后確定了應(yīng)寫入程序之時，在整個表面形成1000nm左右的光刻膠28，并進行曝光、顯影以在預(yù)定的存儲單元上方的區(qū)域設(shè)置開口部分28a。
此時，通過形成比注入?yún)^(qū)域大的開口部分28a，例如在向相鄰的各元件分別進行程序?qū)懭氲膱龊?，以使該區(qū)域上的鋁布線15的上部整個露出的方式來設(shè)置光刻膠的開口徑。
然后，以上述光刻膠28為掩膜將程序?qū)懭雲(yún)^(qū)域上的所述層間絕緣膜25、23、14a刻蝕掉。此時，在所述多晶硅膜12上的刻蝕即告完成。
此處，圖5是為了將上述第一實施例和第三實施例進行比較，表示基于第一實施例形成圖4所示的多層布線結(jié)構(gòu)半導(dǎo)體裝置的示圖。
如圖5所示，在第一實施例中向相鄰的各元件分別進行離子注入的場合，設(shè)置在該區(qū)域上的鋁布線15上殘存細小的光刻膠28，因此以光刻膠28為掩膜刻蝕層間絕緣膜25、23、14a時，光刻膠28會坍塌，或?qū)娱g絕緣膜25、23會連同該層間絕緣膜28一起坍塌，這成為引起產(chǎn)品不良的可能原因。
對此，根據(jù)上述第三實施例，在向如圖示的相鄰的各元件分別進行程序?qū)懭氲膱龊希捎谠谠搮^(qū)域上布置的鋁布線15上不存在光刻膠，在刻蝕層間絕緣膜25、23、14a時不會有該光刻膠與層間絕緣膜的坍塌，這樣便能夠工藝穩(wěn)定地進行生產(chǎn)。
另外，通過從所述開口部分28a向柵電極8正下方的半導(dǎo)體基片1離子注入硼等P型雜質(zhì)，將預(yù)定的存儲單元晶體管耗盡。如上述，由于鋁布線15的端邊15a形成于元件分離膜4的端邊的正上方，以它作為掩膜可以獲得更高精度的離子注入。由此，這種存儲單元晶體管的閾值電壓變低，ROM數(shù)據(jù)被寫入。
而且，本發(fā)明中在ROM數(shù)據(jù)寫入時采用比傳統(tǒng)的光刻膠加工精度更高的金屬膜(鋁布線15)作掩膜，因此可使所述半導(dǎo)體裝置有非常充分的余地來回避傳統(tǒng)工藝中元件分離不良現(xiàn)象的發(fā)生，且無必要以比加工界限更大的寬度來設(shè)置元件分離膜，從而可實現(xiàn)精細化。還有，例如相對于0.5μm的光刻膠加工精度，金屬膜的加工精度為0.1μm左右。
至于離子注入的能量，由于鋁布線15上的層間絕緣膜23、25連同層間絕緣膜14a的一部分已被刻蝕掉，可以采用130KeV至160KeV的低能量。因此，可以防止注入離子的橫向擴散，實現(xiàn)更高精度的離子注入。
經(jīng)過上述工序，寫入所要程序的掩膜ROM即告完成。
以下參照附圖就本發(fā)明第四實施例進行說明。
本實施例的特征在于在為構(gòu)成掩膜ROM將所要求的元件耗盡而注入雜質(zhì)離子的工序中，采用具有多種開口徑的光刻膠來注入用于ROM寫入的雜質(zhì)離子注入。
換言之，例如，雜質(zhì)離子的注入?yún)^(qū)域上，如圖7C所示的向相鄰各元件分別注入雜質(zhì)離子的區(qū)域上，以小于上述的開口徑進行設(shè)置(第一開口徑X3)。并且，如圖8B所示，對于向單獨位置上的元件進行離子注入，以比上述第一開口徑大的開口徑進行設(shè)置(第二開口徑X4)。
然后，以具有上述第一開口徑與第二開口徑的開口部分47a、47b的光刻膠47為掩膜刻蝕層間絕緣膜44，在分別形成開口44a、44b后，進行離子注入以寫入信息。
通過這樣的工藝，在向單獨位置上的元件寫入信息時對應(yīng)大的開口徑，向相鄰的各元件進行信息寫入時對應(yīng)小的開口徑；如此，在單獨位置的元件區(qū)域可以抑制傳統(tǒng)工藝那樣的因?qū)娱g絕緣膜的刻蝕不足造成的信息寫入不良，而在相鄰的各元件區(qū)域可以抑制傳統(tǒng)工藝那樣的因光刻膠坍塌造成的不利情況(該情況是由于處于各離子注入?yún)^(qū)互相重合區(qū)域內(nèi)的鋁布線上的光刻膠，因各開口部分形成時的開口邊界疊合而變得過分細小而導(dǎo)致的)，使掩膜ROM的制作工藝得以穩(wěn)定。
以下，就各工序進行說明。
工序1如圖6A所示，與傳統(tǒng)制造工藝的工序1和第一實施例的工序1相同，在半導(dǎo)體基片31上形成襯墊氧化膜32，形成帶開口部分的氮化硅膜33。
工序2如圖6B所示，以半導(dǎo)體基片31上形成的氮化硅膜33為掩膜采用LOCOS法氧化半導(dǎo)體基片31，形成元件分離膜34。
接著，除去襯墊氧化膜32與氮化硅膜33，用熱氧化法形成厚14nm至17nm的柵絕緣膜35，再用CVD法形成100nm的多晶硅膜，然后攙雜磷形成N型導(dǎo)電膜36。
之后，形成150nm的鎢等高熔點金屬的硅化物膜37。硅化物膜37與導(dǎo)電膜36共同構(gòu)成柵電極，這樣不僅降低了柵電極的電阻，而且可以起到如后所述的保護柵電極的作用。
工序3如圖6C所示，在與上述元件分離膜34相垂直方向上的長條形區(qū)域，刻蝕導(dǎo)電膜36與硅化物膜37來形成柵電極38(但是，由于刻蝕區(qū)域在相對紙面平行的面上形成，未作圖示)。
接著，以柵電極38為掩膜進行硼等的P型離子注入，形成源區(qū)與漏區(qū)(源區(qū)與漏區(qū)形成于在相對紙面垂直方向上的柵電極38兩端邊的下面，因此未作圖示)。
通過如上工藝，形成被布置成矩陣狀的存儲單元晶體管。
然后，在整個表面以CVD法形成由氧化硅膜40、氮化硅膜41、多晶硅膜42以及氧化硅膜43構(gòu)成的600nm的層間絕緣膜44。此處，所述多晶硅膜42構(gòu)成刻蝕后述層間絕緣膜44時的刻蝕遮擋。
工序4如圖7A所示，在上述層間絕緣膜44上形成由鋁膜等構(gòu)成的金屬膜，在該金屬膜上制作圖案以形成構(gòu)成字線的鋁布線45。
由于到此為止的各制作工序不跟在存儲單元晶體管寫入何種程序相聯(lián)系，因此可將晶片存放入庫。將晶片存放入庫時，為了防止腐蝕、保護金屬布線層，可預(yù)先在其表面形成50nm左右的薄氧化硅膜作為保護膜46。
工序5在接到客戶委托后確定了應(yīng)寫入程序之時，如圖7B所示在整個表面形成1000nm左右的光刻膠47，并進行曝光、顯影以在預(yù)定的存儲單元上方的區(qū)域設(shè)置開口部分47a。此時，通過形成比注入?yún)^(qū)域大的開口部分47a，使鋁布線45的端邊45a露出。
接著，以光刻膠47和鋁布線45為掩膜，對上述層間絕緣膜44進行規(guī)定量的刻蝕形成開口44a。
并且，在這樣的雜質(zhì)離子的注入?yún)^(qū)域上進行對于向單獨位置上的元件區(qū)域進行離子注入，形成如圖8A所示的所述光刻膠47，通過具有較所述第一開口徑X3更大的第二開口徑X4的開口部分47b使所述鋁布線45的端邊45a外露，同時刻蝕層間絕緣膜44形成開口44b。
又，此處的刻蝕為各向異性干式刻蝕，使層間絕緣膜14只殘存柵電極以上100nm的厚度。此時，所述的多晶硅膜42起著刻蝕遮擋的作用。
然后，從開口部分44a、44b向柵電極38正下方的半導(dǎo)體基片31離子注入硼等P型雜質(zhì)，將預(yù)定的存儲單元晶體管耗盡，于是，這種存儲單元晶體管的閾值變低，ROM數(shù)據(jù)被寫入。
在如上所述的本實施例中，在如圖7C所示向相鄰的各元件分別注入雜質(zhì)離子的區(qū)域，通過具有小于第二開口徑X4的第一開口徑X3的開口部分47a刻蝕層間絕緣膜44形成的開口44a；以及在圖8B所示的向單獨位置上的某個元件注入雜質(zhì)離子的區(qū)域，通過具有大于第一開口徑X3的第二開口徑X4的開口部分47b刻蝕層間絕緣膜44形成開口44b；通過開口44a和44b分別寫入ROM數(shù)據(jù)。
通過上述方法，在向相鄰各元件分別注入雜質(zhì)離子的區(qū)域，將所述開口部分47a的開口徑設(shè)置得較所述開口部分47b的開口徑小，可以防止如傳統(tǒng)工藝那樣使層間絕緣膜刻蝕用光刻膠變小，從而避免出現(xiàn)光刻膠的坍塌。并且，在向單獨位置上的元件注入雜質(zhì)離子的區(qū)域，將所述開口部分47b的開口徑設(shè)置得比所述開口部分47a的開口徑大，可以防止出現(xiàn)如傳統(tǒng)工藝那樣的因?qū)娱g絕緣膜的刻蝕殘留造成的信息寫入不良。
又，在本實施例中，作為向相鄰各元件分別注入雜質(zhì)離子的區(qū)域之一例，對在將光刻膠47四邊圍住的四個元件區(qū)域進行ROM寫入的情況作了說明，但是，在三邊或兩邊相接的各元件的區(qū)域進行ROM寫入的場合可以同樣地進行。
并且，在本實施例中，使與所述光刻膠47與元件區(qū)域相接一側(cè)的開口位置(從光刻膠47開始)后退，使得因該部分上開口部分的疊合造成的光刻膠47的細小程度減少，而在不跟光刻膠47相接的部分的開口徑仍按傳統(tǒng)工藝同樣加以擴大，由此避免因刻蝕殘留導(dǎo)致的寫入不良的發(fā)生。
經(jīng)過上述工藝，寫入所要求程序的掩膜ROM即告完成。
還有，本發(fā)明的技術(shù)思想在有更多層金屬布線形成的場合，也容易加以應(yīng)用。
并且，在上述的各實施例的工序3中，其柵電極也可以這樣形成先形成多晶硅膜，然后進行多晶硅膜的圖案制作，再在硅化物膜的多晶硅膜上選擇形成。
尚且，上述各實施例中，說明了采用P型半導(dǎo)體基片的情況，對于N型半導(dǎo)體基片也適用，對于在半導(dǎo)體基片上形成的阱區(qū)(ウエル)也適用。
并且，上述各實施例中，對降低閾值電壓的耗盡化離子注入方式作了說明，但是也可以通過提高閾值的離子注入來進行程序?qū)懭搿?br> 還有，在所述工序3中將金屬布線端邊露出的工序中，與程序?qū)懭朐噜徑拥膱龊?，也可讓在該程序?qū)懭雲(yún)^(qū)域內(nèi)的金屬布線全部露出。換言之，通過將在相鄰的各元件區(qū)域上的所述光刻膠17全部刻蝕掉，避免因光刻膠細小致使該光刻膠與層間絕緣膜坍塌造成的不利情況。
另外，本發(fā)明的適用范圍并不局限于在掩膜ROM等的程序?qū)懭敕椒?，本發(fā)明適用于以光刻膠為掩膜注入雜質(zhì)離子工序的各種產(chǎn)品，以及有以光刻膠與金屬布線為掩膜注入雜質(zhì)離子工序的各種產(chǎn)品。
(發(fā)明的效果)根據(jù)本發(fā)明，以更高加工精度的金屬布線為掩膜將雜質(zhì)離子注入基片表層，可以在更適合的位置以更適合的量注入雜質(zhì)離子。
并且，將本發(fā)明應(yīng)用于掩膜ROM的制造方法，使用在寫入信息的離子注入工序中，可防止雜質(zhì)離子注入元件分離膜的下面，從而抑制元件分離不良現(xiàn)象的發(fā)生。
并且，在以光刻膠與金屬布線為掩膜向相鄰各元件分別注入雜質(zhì)離子時，使布置在該相鄰元件區(qū)域上的金屬布線上不殘留光刻膠，這樣，在以該光刻膠為掩膜刻蝕層間絕緣膜的場合就不會有該光刻膠和層間絕緣膜的坍塌發(fā)生，從而提高加工的工藝穩(wěn)定性。
進而，由于在以金屬布線為掩膜對層間絕緣膜作規(guī)定量的刻蝕后再進行離子注入，可以將離子注入能量抑制得很低，從而可防止離子的橫向擴散，并防止元件分離不良的發(fā)生。
并且，依據(jù)本發(fā)明，在有以光刻膠為掩膜或以光刻膠與金屬布線為掩膜注入雜質(zhì)離子的工序的工藝中，使光刻膠的開口部分分別對應(yīng)向單獨位置上的元件寫入信息的場合和向相鄰各元件寫入信息的場合進行設(shè)置。通過這種方法，可以防止傳統(tǒng)工藝中在單獨位置上的元件區(qū)域上因?qū)娱g絕緣膜刻蝕量不足而造成的信息寫入不良，以及消除傳統(tǒng)工藝中在相鄰各元件區(qū)域因各離子注入?yún)^(qū)域相疊合區(qū)域的光刻膠細小、在以該光刻膠為掩膜刻蝕層間絕緣膜時導(dǎo)致該該光刻膠和層間絕緣膜坍塌的現(xiàn)象，從而可實現(xiàn)工藝上穩(wěn)定的加工。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置設(shè)有在半導(dǎo)體基片上間隔柵絕緣膜形成的柵電極，鄰接該柵電極形成的源、漏區(qū)，以及間隔將所述柵電極遮覆的層間絕緣膜形成的金屬布線；它是以所述金屬布線上形成的光刻膠和該金屬布線為掩膜向所述基片表層注入雜質(zhì)離子而形成半導(dǎo)體裝置的制造方法；其特征在于在向相鄰各元件分別注入雜質(zhì)離子的區(qū)域中設(shè)置的金屬布線上不形成光刻膠。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于所述金屬布線具有多層布線結(jié)構(gòu)，以光刻膠為掩膜除去層間絕緣膜使最下層的金屬布線露出，以該金屬布線為掩膜注入雜質(zhì)離子。
3.如權(quán)利要求1或權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于所述注入雜質(zhì)離子的工序即為將信息寫入構(gòu)成掩膜ROM的各元件的工序。
4.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置設(shè)有在半導(dǎo)體基片上間隔柵絕緣膜形成的柵電極和鄰接該柵電極形成的源、漏區(qū)；它是以光刻膠為掩膜向所述基片表層注入雜質(zhì)離子而形成半導(dǎo)體裝置的制造方法；其特征在于在向某一元件注入雜質(zhì)離子的區(qū)域和向相鄰各元件分別注入雜質(zhì)離子的區(qū)域中采用有不同開口徑的開口部分的光刻膠進行雜質(zhì)離子的注入。
5.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置設(shè)有在半導(dǎo)體基片上間隔柵絕緣膜形成的柵電極，鄰接該柵電極形成的源、漏區(qū)，以及間隔將所述柵電極遮覆的層間絕緣膜而形成的金屬布線；它是以所述金屬布線上形成的光刻膠和該金屬布線為掩膜向所述基片表層中注入雜質(zhì)離子而形成半導(dǎo)體裝置的制造方法；其特征在于在向某一元件注入雜質(zhì)離子的區(qū)域和向相鄰各元件分別注入雜質(zhì)離子的區(qū)域中采用有不同開口徑的開口部分的光刻膠進行雜質(zhì)離子的注入。
6.如權(quán)利要求4或權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于所述金屬布線為多層布線結(jié)構(gòu)，以光刻膠為掩膜除去層間絕緣膜使最下層的金屬布線露出，再以該金屬布線為掩膜進行雜質(zhì)離子的注入。
7.如權(quán)利要求4或權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于注入所述雜質(zhì)離子的工序即為將信息寫入構(gòu)成掩膜ROM的各元件的工序。
全文摘要
半導(dǎo)體裝置—掩膜ROM的穩(wěn)定制造法。其一,在基片上間隔柵絕緣膜形成柵電極,鄰接?xùn)烹姌O形成源、漏區(qū),間隔將柵電極遮覆的層間絕緣膜形成鋁布線;以在鋁布線上形成的光刻膠和該鋁布線為掩膜向基片表層注入雜質(zhì)離子,在設(shè)于相鄰各元件區(qū)域的鋁布線上不形成光刻膠。其二,在基片31上間隔柵絕緣膜35形成柵電極38,鄰接該柵電極38形成源、漏區(qū),間隔將柵電極38遮覆的層間絕緣膜44形成鋁布線45,以所述鋁布線45上形成的光刻膠47和該鋁布線45為掩膜向基片表層注入雜質(zhì)離子,特征:在向某一元件注入雜質(zhì)離子的區(qū)域和向相鄰各元件分別注入雜質(zhì)離子的區(qū)域采用有不同開口部分47a、47b(開口徑X3<X4)的光刻膠47進行雜質(zhì)離子注入。
文檔編號H01L27/112GK1375863SQ0210697
公開日2002年10月23日 申請日期2002年3月8日 優(yōu)先權(quán)日2001年3月8日
發(fā)明者山田順治, 山田裕, 有吉潤一 申請人:三洋電機株式會社