專利名稱：半導(dǎo)體存儲裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲裝置及其制造方法，特別是涉及具備為保持形成在半導(dǎo)體襯底上的記憶的強電介質(zhì)電容元件或者高電介質(zhì)電容元件和存儲單元晶體管的半導(dǎo)體存儲器及其制造方法。
圖9是模式性地示出現(xiàn)有的存儲器單元的剖面圖。如圖9所示，在半導(dǎo)體襯底(硅襯底)101的表面區(qū)域內(nèi)，形成源、漏擴散層102，在半導(dǎo)體襯底101上，通過柵絕緣膜形成柵電極103，由此，構(gòu)成成為存儲單元晶體管的場效應(yīng)晶體管。由第1金屬布線105形成位線，通過第1插頭(接觸插頭)104與場效應(yīng)晶體管一方的擴散層102電氣連接。
在場效應(yīng)晶體管上，通過層間絕緣膜、第1金屬布線105、第1插頭104，形成由阻擋層107、下部電極111、強電介質(zhì)膜(或高電介質(zhì)膜)112、上部電極113構(gòu)成電容元件。下部電極111通過阻擋層107、第2插頭(轉(zhuǎn)接插頭)106、第1金屬布線105、第1插頭104與半導(dǎo)體襯底101表面的場效應(yīng)晶體管另一方的擴散層102連接。在這樣結(jié)構(gòu)的半導(dǎo)體存儲裝置中、字線WL兼著場效應(yīng)晶體管的柵電極103。此外，在圖9中，層間絕緣膜118并沒有區(qū)別顯示形成在半導(dǎo)體襯底上的、第1金屬布線105堆積在它上面的第1層間絕緣膜和形成在第1層間絕緣膜上、阻擋層107堆積在它上面的第2層間絕緣膜。
強(高)電介質(zhì)膜112由PZT(PbZrXTi1-XO3)、SBT(SrBi2Ta2O9)等構(gòu)成，如特開平11-317500號公報公開的那樣由CVD(化學(xué)氣相生長)等形成。
在電容元件上，形成稱為電容覆蓋膜(也稱為「電容覆蓋絕緣膜」)115，在它的上面形成作為屏極線的第2金屬布線116。
強(高)電介質(zhì)膜，通常在氧化氣氛中形成，還有，在形成強(高)電介質(zhì)膜后，為了穩(wěn)定強電介質(zhì)膜，許多情況下需要在氧化氣氛下退火。為此，作為下部電極111及上部電極113使用Pt、Ir、Ru等的鉑族金屬或者IrO2、RuO2、SrRuO3等的導(dǎo)電性氧化物。阻擋層107例如在特開平8-236719號公報等記載的那樣，通常使用TiN、以防止插頭材料向上方擴散。
作為第1、第2金屬布線105、116要求它具有容易微細加工、與層間絕緣膜118和成為電容覆蓋膜115的SiO2有優(yōu)秀的粘附性、低電阻率，例如，使用用了WSi2、Ti、TiN、Al的多層膜。
在第2金屬布線116上，用等離子體CVD法形成氮化硅膜(SiNX)或者氮氧化硅膜(SiOXNY)作為鈍化膜117。此外，還如特開平7-245237號公報所記載的那樣，半導(dǎo)體存儲器數(shù)據(jù)重寫的抗疲勞性很大程度上依賴于構(gòu)成與強(高)電介質(zhì)膜相接的下部電極111的材料。作為下部電極111如采用Ir、Ru或者IrO2、RuO2、SrRuO3等的導(dǎo)電性氧化物，數(shù)據(jù)重寫抗疲勞性就顯著提高。因此，使用這些材料作為下部電極111。
采用Ir、Ru、IrO2、RuO2、SrRuO3等的導(dǎo)電性氧化物作為下部電極材料的情況下，例如特開平6-326249號公報所記載的那樣，考慮下部電極材料和半導(dǎo)體襯底的粘附性，阻擋層用TiN/Ti(下層Ti、上層TiN)，在順序疊層了阻擋層、下部電極的多層膜上成膜強(高)電介質(zhì)膜的結(jié)構(gòu)。
作為一個例子，在制作了W插頭的半導(dǎo)體襯底上，形成Ru/TiN/Ti作為下部電極/阻擋層結(jié)構(gòu)，在它的上面，用CVD法在襯底溫度430℃下生長PZT膜，圖10示出用掃描電子顯微鏡觀察PZT膜剖面的圖象。圖11是將圖10示出的圖象與圖9的結(jié)構(gòu)相關(guān)連示出的模式圖。
參照圖10及圖11，可以看到僅僅在W插頭上的區(qū)域上PZT/Ru從TiN剝落飄起的樣子。因為PZT引起大的應(yīng)力，剝落飄起起因于半導(dǎo)體襯底、W插頭、阻擋層、下部電極及PZT膜之間的熱力學(xué)關(guān)系，我們推測是因為PZT膜112引起的應(yīng)力集中在W插頭106上而產(chǎn)生的。
而且，W插頭上的下部電極一從阻擋層飄起、該W插頭上的存儲器單元的電容就變的不良，這樣，半導(dǎo)體存儲器的制造成品率就下降。還有，對應(yīng)從阻擋層飄起的程度(連接不良的程度)也使器件特性的可靠性下降。
因此，本發(fā)明欲解決的課題是提供能抑制在插頭上區(qū)域的下部電極從阻擋層的飄起，提高制造成品率的半導(dǎo)體存儲裝置及其制造方法。
提供解決所述課題手段的本發(fā)明的結(jié)構(gòu)是包含下部電極、電介質(zhì)膜、上部電極的電容元件的所述下部電極下的阻擋層至少包含第1金屬膜、金屬氮化膜及第2金屬膜的結(jié)構(gòu)。所述金屬氮化膜是所述第1金屬膜或第2金屬膜的金屬元素的氮化膜。
以下說明本發(fā)明的工作原理及實施方式。本申請的發(fā)明者們?yōu)榻鉀Q所述課題、進行反復(fù)實驗銳意檢討的結(jié)果發(fā)現(xiàn)了全新規(guī)則將所述強(高)電介質(zhì)膜的下部電極下的阻擋層由包含用金屬夾持的Ti、Ta等的金屬氮化膜的三層膜構(gòu)成時、就能有效的抑制在插頭上的區(qū)域上電介質(zhì)膜(例如PZT)和下部電極(Ir或Ru)從阻擋膜的飄起。
三層膜中，最上層的第2金屬起著提高和下部電極粘附性的作用。形成在第2金屬下層的金屬氮化膜，不僅對抑制插頭材料及氧擴散是必要的，對抑制W插頭上區(qū)域的下部電極飄起也是必要的。這可由在Ru/Ti上成膜PZT時在所述插頭上產(chǎn)生飄起的實驗事實可以驗證。其理由我們料想是插頭材料向上方的擴散對下部電極的飄起也有影響。
這里，如果僅僅使第1金屬與金屬氮化膜疊層不能充分抑制插頭上區(qū)域的下部電極飄起。這可由在Ru/Ti/TiN上成膜PZT時產(chǎn)生所述在插頭上的飄起這一實驗事實驗證。
為抑制下部電極的剝落，有必要進一步在該金屬氮化膜的下層上形成第1金屬，有必要從下層起順序疊層第1金屬膜、金屬氮化膜、第2金屬膜形成3層膜。金屬氮化膜是第1金屬或第2金屬的氮化膜。
第1金屬對抑制下部電極的剝落必要的理由我們推測是因為金屬氮化膜的結(jié)晶性比它更受下層膜的結(jié)晶性的影響，及起到緩和第1金屬在插頭上的應(yīng)力集中的作用。
構(gòu)成阻擋層的3層膜最好是用Ti夾持TiN的3層膜(Ti/TiN/Ti)或者用Ta夾持TaN的3層膜(Ta/TaN/Ta)。這是因為Ti及Ta與Ir及Ru的粘附性是優(yōu)秀的。
進一步、Ti、TiN、Ta及TaN是歷來在LSI制造工藝中常用的材料，可以利用已有的成膜設(shè)備，這是為了抑制半導(dǎo)體存儲器制造價格的上升。
還有、強(高)電介質(zhì)電容元件的上部電極及下部電極最好以Ru或者RuOX為主體構(gòu)成。這是因為Ru是鉑族元素中唯一能用化學(xué)腐蝕法進行微細加工的元素。
下部電極飄起的發(fā)生頻度也強烈的依賴于強(高)電介質(zhì)的成膜溫度。根據(jù)本申請發(fā)明者等的實驗，PZT的成膜溫度一超過475℃、即使用3層膜作為阻擋膜也能看到下部電極飄起的現(xiàn)象。因此，強(高)電介質(zhì)的成膜溫度最好在500℃以下、在475℃以下更好。
本發(fā)明的半導(dǎo)體存儲器由以下各部分構(gòu)成具有形成在制作了晶體管等的半導(dǎo)體襯底上的層間絕緣膜及達到該層間絕緣膜表面的插頭，在該插頭上從下層起順序疊層生長阻擋層、下部電極、強電介質(zhì)膜或者高電介質(zhì)膜及上部電極的電容元件，在具有這種電容元件的半導(dǎo)體存儲裝置中，下部電極由Ru、Ir或者導(dǎo)電性氧化物構(gòu)成，阻擋層由至少3層以上的多層膜構(gòu)成，阻擋層與下部電極連接的材料由第1金屬構(gòu)成，阻擋層與插頭或者層間絕緣膜連接的材料由第2金屬構(gòu)成，在第1金屬和第2金屬間至少形成一層的金屬氮化物膜，該金屬氮化物膜由第1金屬或者第2金屬的氮化膜組成。


圖1是示出本發(fā)明一實施方式的半導(dǎo)體存儲單元構(gòu)造的剖面圖。
圖2是示出本發(fā)明制造方法一實施方式工程順序剖面的工程剖面圖。
圖3是示出本發(fā)明制造方法一實施方式工程順序剖面的工程剖面圖。
圖4是示出本發(fā)明一實施例的剖面圖。
圖5是示出本發(fā)明制造方法一實施例工程順序剖面的工程剖面圖。
圖6是示出本發(fā)明制造方法一實施例工程順序剖面的工程剖面圖。
圖7是示出本發(fā)明第2實施例的剖面圖。
圖8是示出本發(fā)明第3實施例的剖面圖。
圖9是示出現(xiàn)有的存儲器的剖面圖。
圖10是為說明發(fā)明必須解決的課題的圖，是用掃描電子顯微鏡觀察半導(dǎo)體襯底的電容元件的下部電極和W插頭的剖面得到的圖象。
圖11是模式性顯示圖10圖象的圖。
符號說明1、101-半導(dǎo)體襯底，2、102-擴散層，3、103-柵電極，4、104-第1插頭，5、105-第1金屬布線，6、106-第2插頭，7、118-層間絕緣膜，8-第2金屬，9-第1金屬或者第2金屬的金屬氮化膜，10-第1金屬，11、111-下部電極，12、112-強(高)電介質(zhì)膜，13、113-上部電極，14-帽蓋，15-電容覆蓋膜，16、116-第2金屬布線，17、117-鈍化膜，18-第3插頭，19、107-阻擋層。
該半導(dǎo)體存儲器具有半導(dǎo)體襯底1、設(shè)在該半導(dǎo)體襯底1上的存儲單元晶體管及第1金屬布線5、強電介質(zhì)電容元件(或者高電介質(zhì)電容元件)、設(shè)在強電介質(zhì)電容元件(或者高電介質(zhì)電容元件)上的第2金屬布線16。在圖1中，金屬布線雖然示出了第1金屬布線5、第2金屬布線16的2層布線結(jié)構(gòu)，但是，并不限定于2層布線結(jié)構(gòu)，金屬布線是幾層都可以。
強電介質(zhì)電容元件(或者高電介質(zhì)電容元件)包含下部電極11、強電介質(zhì)膜(高電介質(zhì)膜)12、上部電極13。上部電極13以鉑族元素為主體構(gòu)成。
強電介質(zhì)膜12由PZT、PLZT、SBT等組成。此外，以下就將強電介質(zhì)電容膜作為電容元件電容膜的強電介質(zhì)電容元件作一說明，對于像用氧化鉭Ta2O5膜、BST((Ba、Sr)TiO3)等的高電介質(zhì)膜的高電介質(zhì)電容元件也同樣適用。
下部電極11由Ru、Ir或者RuO2、IrO2、SrRuO3等的導(dǎo)電性氧化物為主體構(gòu)成。
在下部電極11的下層上連接存在第2金屬膜10，在第2插頭6上連接存在第1金屬膜8。
在第1金屬膜8和第2金屬膜10之間插入金屬氮化膜9。此外，在第1金屬膜8和第2金屬膜10之間也可以插入金屬氮化膜9以外的金屬。第2金屬布線16在接觸孔內(nèi)與上部電極13連接。
圖2至圖3是為說明本發(fā)明一實施方式制造方法工程順序的工程剖面圖。參照圖2及圖3，說明本實施方式半導(dǎo)體存儲器的制造方法。用通常的MOS晶體管工程形成晶體管、第1插頭4、第1金屬布線5及第2插頭6。第1金屬布線5以AI為主體構(gòu)成。第1插頭4、第2插頭6用W、多晶硅等構(gòu)成。在第1金屬布線5上形成第2插頭6后、用CMP(Chemical Mechanical Polishing)進行平坦化(參照圖2(a))。
平坦化后，在層間絕緣膜7的表面上、從下層一側(cè)開始順序形成第1金屬膜8、金屬氮化膜9、第2金屬膜10(參照圖2(b))。作為第1金屬膜8、第2金屬膜10使用Ti、Ta。此外，作為第2金屬膜10也可以用Pt。
金屬氮化膜9是第1金屬膜8或者第2金屬膜10的金屬元素的氮化物。
其次，形成下部電極11，在它的上面形成強電介質(zhì)膜12、上部電極13(參照圖2(b))。
作為下部電極11用Ru、Ir或者RuOX、IrOX、SrRuO3等的導(dǎo)電性氧化物。
作為強電介質(zhì)膜12為了得到常溫下非易失性存儲器工作所必須的殘留極化最好是PZT(PbZrXT1-XO3)。成為強電介質(zhì)膜12的PZT膜，由濺射法、溶膠·凝膠法、CVD法等形成?；蛘呤荘ZLT((Pb，La)(Zr，Ti)O3)、SrBi2Ta2O9等也可以。強電介質(zhì)12的成膜在500℃以下進行，在475℃以下進行更好。
作為上部電極13用Ru、Ir或者RuOX、IrOX、SrRuO3等的導(dǎo)電性氧化物。在用Ru或者RuOX為主體(主成分)構(gòu)成上部電極13的情況下，在上部電極13上最好形成TiN等的帽蓋。Ru及RuOX用氧等離子體處理消失，而氧等離子體處理是為去除在電容元件的加工和形成上部電極的接觸時使用的感光膠進行的。由在上部電極13上設(shè)置TiN等的帽蓋以防止氧等離子體處理時Ru、RuOX的消失。
在上部電極13成膜后，用感光膠做掩膜刻蝕上部電極13、強電介質(zhì)膜12、下部電極11、第2金屬10、金屬氮化膜9、第1金屬膜8(參照圖3(c))。
然后，在堆積氧化硅膜等絕緣膜作為電容覆蓋膜(也叫做「電容覆蓋絕緣膜」)15后，形成通到上部電極13的接觸孔(參照圖3(d))。
接著，作為第2金屬布線16用WSi2、TiN、Al等為主體(主成分)形成(參照圖3(d))。
進一步，在屏極線16上形成鈍化膜17(參照圖1)。作為鈍化膜17用等離子體CVD法形成氮化硅膜(SiNX)或者氮氧化硅膜(SiOXNY)。
如采用本發(fā)明的實施方式，在強(高)電介質(zhì)膜成膜中或其后的退火中，能夠抑制下部電極在插頭上的區(qū)域飄起。
圖4示出本發(fā)明第1實施例的剖面圖。該半導(dǎo)體存儲器具有半導(dǎo)體襯底1、設(shè)在半導(dǎo)體襯底1上的存儲器單元晶體管及第1金屬布線5、強電介質(zhì)電容元件、設(shè)在強電介質(zhì)電容元件上的第2金屬布線16。
作為強電介質(zhì)電容元件構(gòu)造包含下部電極11、強電介質(zhì)膜12、上部電極13。在下部電極11的下面形成作為第2金屬(膜)10的Ti膜，在第2金屬10的下面形成作為金屬氮化膜9的TiN膜，在它的下面形成作為第1金屬(膜)8的Ti膜。
就本發(fā)明一實施例的制造方法進行說明。圖5至圖6示出本發(fā)明的一實施例制造方法主要工程工程順序的剖面圖。用通常的硅半導(dǎo)體集成電路制造工藝(至少包含一層金屬布線層的LSI制造工藝)、在半導(dǎo)體襯底1上制成場效應(yīng)晶體管、第1插頭4、第1金屬布線5。
在第1金屬布線5上面形成到達用CMP法平坦化的層間絕緣膜7表面的第2插頭6(參照圖5(a))。
第1金屬布線5從下層起依次疊層Ti、TiN、Al、TiN構(gòu)成。在本實施例中第1插頭4、第2插頭6都由W構(gòu)成。
接著，在平坦化層間絕緣膜7上，用濺射法、依次成膜作為第1金屬膜8的Ti膜，作為金屬氮化膜9的TiN膜，作為第2金屬膜10的Ti膜。接著，在第2金屬膜10上用濺射法形成作為下部電極11的Ru膜(參照圖5(b))。
接著，在下部電極11上形成強電介質(zhì)膜12(參照圖5(b))。如特開平11-317500號公報記載的那樣，強電介質(zhì)膜12的成膜是用CVD法、在襯底溫度430℃下、形成膜厚約200nm(納米)的PZT(PbZr0.45Ti0.55O3)。
PZT膜成膜后，為改善強電介質(zhì)的極化特性，在氧氣氛中400℃下進行約十分鐘的退火。PZT的成膜及其后的退火是在氧化氣氛中進行的。
強電介質(zhì)膜12的成膜及它的退火，一般如特開平8-236719號公報記載的那樣，多是在600℃左右進行的。這種情況下，第2插頭6或者在它上面形成的Ti、TiN被氧化，有時會發(fā)生下部電極11一第2插頭6間導(dǎo)通不良的情況。
在本實施例中，用CVD法成膜PZT膜，由于采用CVD法，襯底溫度是430℃以下的低溫，在強電介質(zhì)膜12的成膜及退火工程中、不會產(chǎn)生第2插頭6或者在它上面形成的Ti、TiN被氧化，在下部電極11-第2插頭6間導(dǎo)通不良的現(xiàn)象。
再次，在強電介質(zhì)膜12上用濺射法依次形成作為上部電極13的Ru、作為帽蓋14(參照圖5(b))的TiN。在上部電極13上的帽蓋14(TiN)被用來防止進行氧等離子體處理除去抗蝕劑掩膜時Ru的消失，抗蝕劑掩膜是在電容加工和形成與上部電極13的接觸孔時使用的。這是因為Ru在用氧等離子體處理時容易被刻蝕的緣故。
接著，由RIE法(Reactive Ion Etching)將帽蓋14、上部電極13圖形化。其次，用RIE法同時將強電介質(zhì)膜12、下部電極11、第2金屬膜10、金屬氮化膜9、第1金屬膜8圖形化(參照圖6(c))。
然后，作為電容覆蓋膜15用臭氧(O3)和TEOS(tetraethylorthosilicate)作為源氣體、由等離子體CVD法、在襯底溫度375℃下、形成SiO2膜，由RIE法形成達到帽蓋14的接觸孔(參照圖6(d))。為了除去形成接觸孔時加在強電介質(zhì)膜12上的損傷，在形成接觸孔后，在氮氣氣氛中、400℃下、進行十分鐘的退火。接著，作為第2金屬布線16，用濺射法依次堆積TiN、Al、TiN，用RIE法圖形化、形成屏極線(參照圖6(d))。
在屏極線圖形化后，為使強電介質(zhì)極化特性穩(wěn)定化，在氮氣氣氛中400℃下進行十分鐘的退火。進一步，在第2金屬布線16上，用SiH4、NH3、N2O作原料氣體、在襯底溫度300℃下、用等離子體CVD法形成膜厚1μm(微米)的氮氧化硅膜(SiOXNY)作為鈍化膜17。
下面，說明本發(fā)明的第2實施例。圖7是示出本發(fā)明第2實施例的構(gòu)成的圖。
在本實施例中，作為阻擋層形成5層的疊層結(jié)構(gòu)Ti/TiN/Ti/TiN/Ti。
像這個實施例那樣，阻擋層在與下部電極11連接的第2金屬膜(Ti)和與插頭6連接的第1金屬膜(Ti)之間夾持金屬氮化膜即可，進一步，夾持其它的金屬也可以。在該實施例中，在第2金屬膜(Ti)和與插頭連接的第1金屬膜(Ti)之間，插入了TiN/Ti/TiN的疊層膜。
下面，說明本發(fā)明的第3實施例。圖8是示出本發(fā)明第3實施例的構(gòu)成的圖。參照圖8，在該實施例中，作為成為下部電極11下的阻擋層的第2金屬膜10/金屬氮化膜9/第1金屬膜8疊層結(jié)構(gòu)具備Ta/TaN/Ta。
還有，在所述各實施例中，設(shè)置在電容覆蓋膜15上形成了接觸孔的第2金屬布線16是直接與上部電極13上的帽蓋14連接的，但是在該實施例中，不采用這樣的結(jié)構(gòu)，第2金屬布線16通過設(shè)在電容覆蓋膜15上的埋入轉(zhuǎn)接孔的第3插頭18與上部電極13上的帽蓋14連接。
此外，作為阻擋層，在所述實施例所示結(jié)構(gòu)之外，作為第2金屬膜/金屬氮化膜/第1金屬膜的疊層構(gòu)造也可以是Ti/TaN/Ta、Ta/TaN/Ti、Pt/TiN/Ti、Pt/TaN/Ta、Pt/TaN/Ti等。又，作為上部電極也可以是Ru/O2/Ru、IrO2/Ir、SrRuO3/Ru等。
結(jié)合以上各實施例已經(jīng)說明了本發(fā)明，但是，本發(fā)明不僅限于上述實施例示出的結(jié)構(gòu)，在專利申請權(quán)利要求各要求項發(fā)明的范圍內(nèi)，當然包含了只要是同行業(yè)者就能得到的各種變形、修改。發(fā)明的效果如以上說明的那樣，采用本發(fā)明，作為阻擋層由于它具有由第1金屬膜、金屬氮化膜、第2金屬膜組成的至少3層結(jié)構(gòu)，能夠抑制在電容膜成膜中或者在其后的退火中下部電極在插頭上區(qū)域的飄起，能夠提高強電介質(zhì)存儲器的制造成品率和器件的可靠性。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，它具有達到設(shè)在形成了有源元件的半導(dǎo)體襯底上的層間絕緣膜表面的插頭，在所述插頭上，由阻擋層、下部電極、強電介質(zhì)膜或者高電介質(zhì)膜組成的電容膜及上部電極按這樣的順序疊層而成電容元件，是具有這樣電容元件的半導(dǎo)體存儲裝置，其特征在于所述阻擋層，有3層以上的疊層結(jié)構(gòu)，在所述插頭表面或者與所述層間絕緣膜表面連接的一側(cè)有第1金屬層，在與所述下部電極連接的一側(cè)有第2金屬層，在所述第1金屬和所述第2金屬的層之間，至少具備一層金屬氮化膜。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于所述金屬氮化膜是所述第1金屬或者第2金屬的氮化膜。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體存儲裝置，其特征在于所述下部電極至少包含在含有Ru及Ir的鉑族元素和鉑族元素的導(dǎo)電性氧化物中的一個。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體存儲裝置，其特征在于所述第1金屬和所述第2金屬的組合至少是Ti和Ti、Ti和Ta、Ta和Ti、Ta和Ta中的一種。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于所述第2金屬由Pt組成，所述第1金屬由Ti或者Ta組成。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲裝置，其特征在于所述金屬氮化物是TiN或者TaN。
7.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體存儲裝置，其特征在于所述插頭是含有以W作為主成分的插頭。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于所述電容膜是用濺射法或者溶膠凝膠法形成的。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于所述電容膜是用CVD(化學(xué)氣相生長)法形成的。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲裝置，其特征在于所述電容膜是在500℃以下的成膜溫度下形成的。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲裝置，其特征在于所述電容膜是在475℃以下的成膜溫度下形成的。
12.一種半導(dǎo)體存儲裝置，它具備在半導(dǎo)體襯底上的電容元件，電容元件具有電介質(zhì)膜、夾持所述電介質(zhì)膜的下部電極和上部電極；所述下部電極在它的下面設(shè)有阻擋層、通過導(dǎo)電部材與它的下層電氣連接，其特征在于所述阻擋層，包含從下開始依次為第1金屬膜、金屬氮化膜及第2金屬膜的至少3層。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲裝置，其特征在于所述金屬氮化膜，由第1金屬膜或第2金屬膜的金屬元素的氮化物組成。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲裝置，其特征在于根據(jù)需要在所述上部電極的上面設(shè)置導(dǎo)電性帽蓋層，所述上部電極是與上層的布線層接觸或者通過轉(zhuǎn)接插頭與上層的布線層連接。
15.一種半導(dǎo)體存儲裝置制造方法，作為在半導(dǎo)體襯底上形成電容元件的工程，它至少包含在一端與底層連接的導(dǎo)電部材的另一端上形成阻擋層的工程、在所述阻擋層上形成下部電極的工程、在所述下部電極上形成電介質(zhì)膜的工程、在所述電介質(zhì)膜上形成上部電極的工程；其特征在于所述阻擋層形成工程，包含依次疊層生長第1金屬膜、金屬氮化膜、第2金屬膜的工程。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述導(dǎo)電部材，一端達到設(shè)在所述半導(dǎo)體襯底上的層間絕緣膜表面上、另一端延伸到下層的導(dǎo)電層或者所述半導(dǎo)體襯底表面上，在所述層間絕緣膜表面上依次堆積所述阻擋層、所述下部電極、所述電介質(zhì)膜及所述上部電極形成疊層膜，將所述疊層膜圖形化，作成所述下部電極通過所述阻擋層與所述導(dǎo)電部材電氣連接的電容元件，形成所述阻擋層的工程包含在所述層間絕緣膜表面上形成成為所述阻擋層最下層的所述第1金屬膜的工程、在所述第1金屬膜上形成所述金屬氮化膜的工程、形成成為所述阻擋層最上層的所述第2金屬膜的工程。
17.根據(jù)權(quán)利要求15或者16所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述金屬氮化膜是第1金屬膜或第2金屬膜的金屬元素的氮化物。
18.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述第2金屬膜、所述金屬氮化膜、所述第1金屬膜是Ti、TiN、Ti、Ti、TaN、Ta、Ta、TaN、Ti、Pt、TiN、Ti、Pt、TaN、Ta、Pt、TaN、Ti組合中的任一種。
19.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述下部電極，包含Ru、Ir、Ru氧化物、Ir氧化物、SrRuO3中的至少一種。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲裝置制造方法，其特征在于形成所述阻擋層的工程包含在所述層間絕緣膜的表面上形成第1金屬膜的工程、在所述第1金屬膜上形成金屬氮化膜的工程、在所述金屬氮化膜上按規(guī)定的組合疊層金屬膜和金屬氮化膜形成疊層體的工程、在所述疊層體上形成成為所述阻擋層最上層的第2金屬膜的工程。
21.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述導(dǎo)電部材含W作為主成分。
22.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述電介質(zhì)膜是在500℃以下的成膜溫度下形成的。
23.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述電介質(zhì)膜是在475℃以下的成膜溫度下形成的。
24.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述電介質(zhì)膜由PZT膜組成、在襯底溫度430℃以下用CVD(化學(xué)氣相生長)法形成的。
25.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體存儲裝置制造方法，其特征在于所述電介質(zhì)膜是用濺射法或者溶膠凝膠法形成的。
26.一種半導(dǎo)體裝置，它具備在襯底上的電容元件，電容元件具有電介質(zhì)膜、和相互相對配置的、所述電介質(zhì)膜插入其間的第1及第2電極，在與所述第1電極的所述電介質(zhì)膜相對一側(cè)的面相反一側(cè)的面接觸、配設(shè)阻擋層，其特征在于所述阻擋層包含第1金屬膜、金屬氮化膜、第2金屬膜的至少3層。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲裝置及其制造方法,是在PZT成膜中或者在其后的熱處理時,能夠抑制在插頭上的區(qū)域的強電介質(zhì)電容元件下部電極剝落的結(jié)構(gòu)及其制造方法。是在強電介質(zhì)電容元件下部電極的下面順序疊層生長第1金屬、金屬氮化膜、第2金屬,形成3層膜,該金屬氮化膜由第1金屬或者第2金屬的氮化物構(gòu)成。
文檔編號H01L21/28GK1375876SQ0210742
公開日2002年10月23日 申請日期2002年3月15日 優(yōu)先權(quán)日2001年3月16日
發(fā)明者筱原壯太, 竹村浩一, 辻田泰廣, 森秀光 申請人:日本電氣株式會社