專利名稱：一種集成電路的金屬焊墊及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種集成電路的金屬焊墊，特別是關(guān)于一種適用于銅制程/低介電常數(shù)介電層制程的金屬焊墊及其制作方法。
因?qū)Ь€的阻值與其截面積成反比，隨著集成電路的積集密度的提高，金屬內(nèi)連線的線寬和厚度都隨之縮小，因此其阻值便隨之提高；尤有甚者，隨著集成電路的種集密度的提高，亦使金屬內(nèi)連線的線距隨之縮小，因而造成導線之間的耦合電容升高。因此當集成電路的制程進入深次微米領(lǐng)域之后，金屬內(nèi)連線的電阻一電容遲滯大幅提高，也因此影響集成電路的運算速率和存取速率。為了提高集成電路的積集密度，在線寬和線距都不宜提高的條件之下，更換金屬內(nèi)連線和層間介電層的材質(zhì)是最佳的選擇。
在金屬內(nèi)連線方面，金屬材質(zhì)由原先的鋁矽銅合金或鋁銅合金換成銅金屬，除了具有低電阻的特性外，更具有良好的抗電子遷移性和良好的抗應力性，除了可以提高元件的操作速率外，同時可以提升元件的可靠度；在另一方面，層間介電層則必須選擇低介電常數(shù)(DielectricConstant)的材質(zhì)以取代原有的二氧化矽，以降低金屬內(nèi)連線之間的耦合電容。二氧化矽的介電常數(shù)約為3.9，因此必須選取介電常數(shù)小于3.9的介電質(zhì)做為層間介電層，方可達到降低電阻-電容遲滯的功效，例如氟摻雜的二氧化矽(SiOF)、有機旋涂玻璃(HSQ)、黑鉆石(black diamond)或Silk等等的低介電常數(shù)介電質(zhì)。
在銅制程的技術(shù)中，因銅金屬無法如同鋁合金一般用氯氣進行蝕刻，因此業(yè)界發(fā)展出一種鑲嵌(damascene)的制程方法。鑲嵌的制程技術(shù)可參考Motorola公司Boeck；Bruce Allen等人在美國專利第5880018號所揭露的“Method for manufacturing a low dielectric constantinter-level integrated circuit structure”。首先請參考

圖1A，在一已完成前段制程的半導體基板10上形成次頂層金屬層11，再陸續(xù)形成第一低介電常數(shù)介電層12和第二低介電常數(shù)介電層13，進行平坦化制程后，利用微影與蝕刻技術(shù)形成雙鑲嵌(dual damascene)的開口。接下來利用電鍍或化學汽相沉積技術(shù)形成介層窗插塞(via plug)14及頂層金屬層15。后續(xù)形成保護層16，并利用微影及蝕刻技術(shù)形成金屬焊墊的窗口17。
接下來請參考圖1B，利用濺鍍法或化學氣相沉積法陸續(xù)形成阻障層(barrie layer)18和鋁/銅金屬層19，最后利用微影及蝕刻技術(shù)對所述阻障層18和鋁/銅金屬層19進行蝕刻，以形成金屬焊墊(bonding pad)20。如圖1C所示，所述金屬焊墊20是直接形成在所述金屬焊墊窗口17上。
接下來請參考圖2，其為習知技藝中在集成電路上的金屬焊墊的俯視圖。如圖2所示，集成電路皆包含有主要元件區(qū)30和周邊電路區(qū)40，并利用復數(shù)個金屬焊墊20做為封裝時金屬導線的接觸點。
接下來請參考圖3，其為習知技藝中集成電路封裝時進行金線接合制程的示意圖。在集成電路形成所述金屬焊墊20之后，即可進行切割并進行封裝制程。在封裝制程的金線接合制程中，需要將金線50接合在所述金屬焊墊20之上，以形成集成電路和封裝基板之間的電性耦合。
低介電常數(shù)介電層的共同特性是其物理結(jié)構(gòu)的致密性較低、熱力學傳導強度較低，且其與下層金屬層之間的黏著程度較差。在進行封裝的金線接合制程中，金線會對金屬焊墊施以極大的應力，因金屬焊墊是宜接形成在金屬焊墊窗口上，此應力往下傳遞，容易造成低介電常數(shù)介電層的龜裂，以及低介電常數(shù)介電層和金屬導電層之間介面(圖3的箭頭處)的剝離(peeling)，而導致制程良率的大幅下降。
因此，為了提高產(chǎn)品的良率，針對銅制程/低介電常數(shù)介電層制程，發(fā)展出一種金屬焊墊以解決上述的龜裂與剝離問題，便成為半導體業(yè)界一項很重要的課題。
本發(fā)明的次要目的為提供一種適用于銅制程/低介電常數(shù)介電層制程的金屬焊墊。
本發(fā)明的再一目的為提供一種適用于銅制程/低介電常數(shù)介電層制程的金屬焊墊的制作方法。
本發(fā)明揭露一種集成電路的金屬焊墊，其位于金屬焊墊窗口上，所述金屬焊墊窗口是利用微影與蝕刻技術(shù)在一保護層上所形成。本發(fā)明的重點在于，所述金屬焊墊更包含一延伸部分，其延伸至所述保護層上，用以跟封裝制程中的金線接合制程的金線接合。其中所述延伸部分是朝向所述集成電路的主要元件區(qū)的方向延伸，或向相鄰的金屬焊墊的方向延伸。
本發(fā)明更揭露一種制作集成電路的金屬焊墊的方法，首先在一已完成前段制程的半導體基板上形成次頂層金屬層。接下來陸續(xù)形成第一低介電常數(shù)介電層和第二低介電常數(shù)介電層，并利用微影與蝕刻技術(shù)形成雙鑲嵌(dual damascene)的開口。利用電鍍法或化學汽相沉積法形成介層窗插塞(via plug)及頂層金屬層，后續(xù)形成保護層，并利用微影及蝕刻技術(shù)形成金屬焊墊的窗口。接下來陸續(xù)形成阻障層(barrierlayer)和鋁/銅金屬層，并利用微影及蝕刻技術(shù)對所述阻障層和鋁/銅金屬層進行蝕刻，以形成金屬焊墊。本發(fā)明的重點在于，改變進行金屬焊墊的微影制程時所使用的光罩的布局，使所形成的金屬焊墊多出一段延伸部分，其中所述延伸部分的下層結(jié)構(gòu)為保護層。
在形成所述金屬焊墊之后，更包含一封裝制程，其中所述封裝制程中包含一金線接合制程，是將金線接合至所述延伸部分。
由此，本發(fā)明的效果是本發(fā)明的金屬焊墊較習知技藝多出一延伸部分，使得封裝制程的金線接合制程打在所述延伸部分上，因其下層結(jié)構(gòu)是可以承受極強應力的保護層(通常是氮化砂層或氮氧化矽層)，因此可以避免習知技藝的龜裂及剝離的現(xiàn)象。而且，本發(fā)明的技術(shù)僅需更改金屬焊墊窗口的光罩，制程條件完全不必更動，可與目前生產(chǎn)線上的制程完全相容。
圖1C是習知技藝中利用微影及蝕刻技術(shù)形成金屬焊墊的剖面示意圖；圖2是習知技藝中在集成電路上的金屬焊墊的俯視圖；圖3是習知技藝中集成電路封裝時進行金線接合制程的示意圖；圖4是本發(fā)明的集成電路的金屬焊墊的橫剖面示意圖；圖5A是本發(fā)明第一實施例中集成電路的金屬焊墊的俯視圖；圖5B是本發(fā)明第二實施例中集成電路的金屬焊墊的俯視圖。
圖號說明10-半導體基板；11-次頂層金屬層；12-第一低介電常數(shù)介電層；13-第二低介電常數(shù)介電層；14-介層窗插塞；15-頂層金屬層；16-保護層；17-金屬焊墊的窗；18-阻障層；19-鋁/銅金屬層；20-金屬焊墊；20A-金屬焊墊的延伸部分；30-主要元件區(qū)；40-周邊電路區(qū)；50-金線。
本發(fā)明是揭露一種集成電路的金屬焊墊，特別是關(guān)于一種適用于銅制程/低介電常數(shù)介電層制程的金屬焊墊及其形成方法。本發(fā)明可適用于各種型態(tài)的邏輯元件及記憶體元件的銅導線/低介電常數(shù)介電層的整合制程。
首先請參考圖4，其為本發(fā)明的集成電路的金屬焊墊的橫剖面示意圖。在一已完成前段制程的半導體基板10上形成次頂層金屬層11，陸續(xù)形成第一低介電常數(shù)介電層12和第二低介電常數(shù)介電層13，進行平坦化制程后，利用微影與蝕刻技術(shù)形成雙鑲嵌(dual damascene)的開口。接下來利用電鍍或化學汽相沉積技術(shù)形成介層窗插塞(via plug)14及頂層金屬層15。后續(xù)形成保護層16，利用微影及蝕刻技術(shù)形成金屬焊墊的窗口17。接下來利用濺鍍法或化學氣相沉積法陸續(xù)形成阻障層(barrier layer)18和鋁/銅金屬層19，最后利用微影及蝕刻技術(shù)對所述阻障層18和鋁/銅金屬層19進行蝕刻，以形成金屬焊墊(bonding pad)20。與習知技藝不同的是，本發(fā)明改變進行金屬焊墊20的微影制程時所使用的光罩的布局，使所形成的金屬焊墊較習知技藝多出一段延伸部分20A。所述延伸部分20A的下層結(jié)構(gòu)為保護層19和阻障層18，其中所述保護層19通常為氮化矽層或氮氧化矽層，其物性結(jié)構(gòu)遠較低介電常數(shù)介電層來得致密，力學強度也還較低介電常數(shù)介電層來得強。
接下來請參考圖5A，其為本發(fā)明第一實施例中集成電路的金屬焊墊的俯視圖。由圖5A可以得的，所述金屬焊墊的面積較習知技藝的金屬焊墊的面積來的大(習知技藝的金屬焊墊是以虛線表示的)，其延伸部分20A是向相鄰的金屬焊墊20的方向延伸。在習知技藝中，金屬焊墊的面積約為100微米×100微米。在本實施例中將金屬焊墊向相鄰的金屬焊墊的方向延伸80微米至300微米，并以不接觸到相鄰的金屬焊墊為原則。
接下來請參考圖5B，其為本發(fā)明第二實施例中集成電路的金屬焊墊的俯視圖。由圖5B可以得知，所述金屬焊墊的面積較習知技藝的金屬焊墊的面積來的大(習知技藝的金屬焊墊是以虛線表示)，其延伸部分20A是向主要元件區(qū)30的方向延伸80微米至300徽米。在本實施例中將金屬焊墊向集成電路的主要元件區(qū)30的方向延伸，其優(yōu)點是避免與相鄰的金屬焊墊重疊的顧忌。
接下來請再次參考圖4，本發(fā)明除了在所述金屬焊墊20延伸出一延伸部分20A外，在封裝制程的金線接合制程中必須更改金線接合的位置，使得金線50是接合在所述金屬焊墊20的延伸部分20A之上，如圖4所述。因所述金線50的截面積介于70微米至80微米之間，較所述延伸部分的長度來的小，因此在金線接合制程中可以將金線50完全打在所述延伸部分20A上。如前所述，無論是本發(fā)明的第一實施例或第二實施例，所述延伸部分20A的下層結(jié)構(gòu)為保護層19和阻障層18，可以承受極強的力學應力。因此在封裝制程的打線制程中便不會造成如習知技藝中所發(fā)生的龜裂及剝離現(xiàn)象。習知技藝中造成良率大幅下降的問題也因此獲得解決。
本發(fā)明所揭露的適用于銅制程/低介電常數(shù)介電層制程的金屬焊墊及其制作方法，具有下列的優(yōu)點一、本發(fā)明的金屬焊墊較習知技藝多出一延伸部分，使得封裝制程的金線接合制程打在所述延伸部分上，因其下層結(jié)構(gòu)是可以承受極強應力的保護層(通常是氮化砂層或氮氧化矽層)，因此可以避免習知技藝的龜裂及剝離的現(xiàn)象。
二、本發(fā)明的技術(shù)僅需更改金屬焊墊窗口的光罩，制程條件完全不必更動，可與目前生產(chǎn)線上的制程完全相容。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的申請專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應包含在所述的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種集成電路的金屬焊墊，其位于金屬焊墊窗口上，所述金屬焊墊窗口是利用微影與蝕刻技術(shù)在一保護層上所形成；其特征在于所述金屬焊墊更包含一延伸部分，其延伸至所述保護層上，用以跟封裝制程中的金線接合制程的金線接合。
2.根據(jù)權(quán)利要求1所述的集成電路的金屬焊墊，其特征在于所述延伸部分是朝向所述集成電路的主要元件區(qū)的方向延伸。
3.根據(jù)權(quán)利要求2所述的集成電路的金屬焊墊，其特征在于所述延伸部分的長度介于80微米至300微米之間。
4.根據(jù)權(quán)利要求1所述的集成電路的金屬焊墊，其特征在于所述延伸部分是朝向相鄰的金屬焊墊的方向延伸。
5.根據(jù)權(quán)利要求4所述的集成電路的金屬焊墊，其特征在于所述延伸部分的長度介于80微米至300微米之間。
6.一種制作集成電路的金屬焊墊的方法，其包含a.在一已完成前段制程的半導體基板上形成次頂層金屬層；b.陸續(xù)形成第一低介電常數(shù)介電層和第二低介電常數(shù)介電層；c.利用微影與蝕刻技術(shù)形成雙鑲嵌(dual damascene)的開口；d.形成介層窗插塞(via plug)及頂層金屬層；e.形成保護層，并利用微影及蝕刻技術(shù)形成金屬焊墊的窗口；f.形成金屬層；g.利用微影及蝕刻技術(shù)對所述阻障層和鋁/銅金屬層進行蝕刻，以形成金屬焊墊；其特征在于改變進行金屬焊墊的微影制程時所使用的光罩的布局，使所形成的金屬焊墊多出一段延伸部分，其中所述延伸部分的下層結(jié)構(gòu)為保護層。
7.根據(jù)權(quán)利要求6所述的制作集成電路的金屬焊墊的方法，其特征在于在形成所述金屬焊墊之后，更包含一封裝制程，其中所述封裝制程中包含一金線接合制程，是將金線接合至所述延伸部分。
8.根據(jù)權(quán)利要求6所述的制作集成電路的金屬焊墊的方法，其特征在于所述金屬層為阻障層(barrier layer)加上鋁/銅金屬層。
9.根據(jù)權(quán)利要求6所述的制作集成電路的金屬焊墊的方法，其特征在于所述延伸部分是朝向所述集成電路的主要元件區(qū)的方向延伸。
10.根據(jù)權(quán)利要求6所述的制作集成電路的金屬焊墊的方法，其特征在于所述延伸部分是朝向相鄰的金屬焊墊的方向延伸。
全文摘要
本發(fā)明揭露一種集成電路的金屬焊墊，其位于金屬焊墊窗口上，所述金屬焊墊窗口是利用微影與蝕刻技術(shù)在一保護層上所形成；本發(fā)明的重點在于，銅制程在搭配低介電材料時在打線的過程會發(fā)生焊不黏的情況，而焊不黏的原因起源于低介電材料散熱不易，所以發(fā)生于介層窗的底部當打線時造成結(jié)構(gòu)上的損傷，在打第二次焊擊時的拉線過程發(fā)生了裂開的焊不黏；為了根本解決這一個問題，我們在金屬焊墊的結(jié)構(gòu)設(shè)計上改良，將金屬焊墊在保護層上方向外延伸一個適當面積供打線之用。
文檔編號H01L21/768GK1449033SQ02108569
公開日2003年10月15日 申請日期2002年4月2日 優(yōu)先權(quán)日2002年4月2日
發(fā)明者陳勝雄, 陳順隆, 林鴻澤 申請人:臺灣積體電路制造股份有限公司