專(zhuān)利名稱(chēng)：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)型存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)裝置，特別涉及提高了軟件容錯(cuò)能力的半導(dǎo)體存儲(chǔ)裝置。
背景技術(shù)：
近來(lái)，在電子機(jī)器超薄超小型化的同時(shí)，對(duì)快速實(shí)現(xiàn)機(jī)器的功能提出了更高的要求?，F(xiàn)在，在這樣的電子機(jī)器中搭載微機(jī)已是不可缺少的事情，在該微機(jī)的構(gòu)成中，必需安裝大容量的高速存儲(chǔ)器。此外，在個(gè)人計(jì)算機(jī)快速普及和高性能的基礎(chǔ)上，為了實(shí)現(xiàn)高速處理，要求大容量的高速緩沖(cache)存儲(chǔ)器。
作為RAM，一般使用DRAM(動(dòng)態(tài)RAM)和SRAM，但對(duì)于象上述高速緩沖存儲(chǔ)器那樣需要高速處理的部分，通常使用SRAM。SRAM作為其存儲(chǔ)器單元的結(jié)構(gòu)，已知的有由4個(gè)晶體管和2個(gè)高阻抗元件構(gòu)成的高阻抗負(fù)載型和由6個(gè)晶體管構(gòu)成的CMOS型。特別是CMOS型的SRAM，因其數(shù)據(jù)保持時(shí)的漏電流非常小，可靠性高，所以變成現(xiàn)在的主流RAM。


圖10是先有的CMOS型SRAM存儲(chǔ)器單元的等效電路圖。在圖10中，PMOS晶體管P1和NMOS晶體管N1構(gòu)成第1CMOS反相器，此外，PMOS晶體管P2和NMOS晶體管N2構(gòu)成第2CMOS反相器，在第1和第2CMOS反相器之間，輸入輸出端子以互補(bǔ)的形式連接。
即，由這些MOS晶體管P1、P2和N1、N2構(gòu)成觸發(fā)器電路，在圖10中，對(duì)于既是上述第1CMOS反相器的輸出又是第2CMOS反相器的輸入的存儲(chǔ)節(jié)點(diǎn)NA和既是上述第2CMOS反相器的輸出又是第1CMOS反相器的輸入的存儲(chǔ)節(jié)點(diǎn)NB，可以進(jìn)行邏輯狀態(tài)的寫(xiě)入和讀出。
此外，NMOS晶體管N3和N4分別起存取門(mén)的作用，NMOS晶體管N3的柵極與字線(xiàn)WL連接，源極與上述存儲(chǔ)節(jié)點(diǎn)NA連接，同時(shí)，漏極與與正相位線(xiàn)BL1連接。此外，NMOS晶體管N4的柵極與上述字線(xiàn)WL連接，源極與上述存儲(chǔ)節(jié)點(diǎn)NB連接，同時(shí)，漏極與與反相位線(xiàn)BL1連接。
即，根據(jù)字線(xiàn)WL、正相位線(xiàn)BL和反相位線(xiàn)BLB的選擇，可以讀出存儲(chǔ)節(jié)點(diǎn)NA或NB保持的存儲(chǔ)值。
圖11是表示圖10所示的先有的SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成例的圖。如圖11所示，1個(gè)SRAM存儲(chǔ)器單元在半導(dǎo)體襯底上形成的N型阱區(qū)NW和P型阱區(qū)PW上形成。而且，等效電路所示的PMOS晶體管P1和P2在同一N阱區(qū)NW內(nèi)形成，NMOS晶體管N1～N4在同一P阱區(qū)PW內(nèi)形成。
在圖11中，PMOS晶體管P1將利用注入P型雜質(zhì)形成的P+擴(kuò)散區(qū)FL100和FL110分別作為源極區(qū)和漏極區(qū)，將上述P+擴(kuò)散區(qū)FL100、FL110和多晶硅布線(xiàn)層PL110之間的區(qū)域作為柵極區(qū)。同樣，PMOS晶體管P2將利用注入P型雜質(zhì)形成的P+擴(kuò)散區(qū)FL100和FL120分別作為源極區(qū)和漏極區(qū)，將上述P+擴(kuò)散區(qū)FL100、FL120和多晶硅布線(xiàn)層PL120之間的區(qū)域作為柵極區(qū)。即，PMOS晶體管P1和P2共有作為源極區(qū)的P+擴(kuò)散區(qū)FL100。
此外，在圖11中，NMOS晶體管N1將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL200和FL210分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL200、FL210和多晶硅布線(xiàn)層PL210之間的區(qū)域作為柵極區(qū)。同樣，NMOS晶體管N2將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL200和FL220分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL200、FL220和多晶硅布線(xiàn)層PL120之間的區(qū)域作為柵極區(qū)。即，PMOS晶體管N1和N2共有作為源極區(qū)的N+擴(kuò)散區(qū)FL200。
此外，NMOS晶體管N3將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL230和FL210分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL230、FL210和多晶硅布線(xiàn)層PL140之間的區(qū)域作為柵極區(qū)。即，NMOS晶體管N1和N3共有作為漏極區(qū)的2+擴(kuò)散區(qū)FL210。
此外，NMOS晶體管N4將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL240和FL220分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL240、FL220和多晶硅布線(xiàn)層PL130之間的區(qū)域作為柵極區(qū)。即，NMOS晶體管N2和N4共有作為漏極區(qū)的N+擴(kuò)散區(qū)FL220。
進(jìn)而，在上述構(gòu)成中，多晶硅布線(xiàn)層PL110起連接PMOS晶體管P1和NMOS晶體管N1的柵極的連接線(xiàn)的作用，多晶硅布線(xiàn)層PL120也一樣，起連接PMOS晶體管P2和NMOS晶體管N2的柵極的連接線(xiàn)的作用。
此外，在上述P+擴(kuò)散區(qū)FL100、FL110、FL120、N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240和多晶硅布線(xiàn)層PL110、PL120、PL130、PL140上，至少形成1個(gè)以上的連接孔。而且，利用金屬等的上層布線(xiàn)層連接這些連接孔，從而實(shí)現(xiàn)圖10所示的等效電路的連接。
再有，對(duì)于用來(lái)連接上述連接孔的上層布線(xiàn)層，可以考慮各種結(jié)構(gòu)，在圖11中，為容易理解，這里用粗實(shí)線(xiàn)簡(jiǎn)易地示出上述連接孔間的連接線(xiàn)。若按照?qǐng)D11，P+擴(kuò)散區(qū)FL110、N+擴(kuò)散區(qū)FL210和多晶硅布線(xiàn)層PL120利用上層布線(xiàn)層電連接，形成存儲(chǔ)節(jié)點(diǎn)NA，P+擴(kuò)散區(qū)FL120、N+擴(kuò)散區(qū)FL220和多晶硅布線(xiàn)層PL110利用上層布線(xiàn)層電連接，形成存儲(chǔ)節(jié)點(diǎn)NB。
此外，在圖11中，P+擴(kuò)散層FL100經(jīng)連接孔和上層布線(xiàn)層與作為電源線(xiàn)的VDD線(xiàn)連接，N+擴(kuò)散層FL200經(jīng)連接孔和上層布線(xiàn)層與作為地線(xiàn)的GND線(xiàn)連接。進(jìn)而，多晶硅布線(xiàn)層PL130和PL140經(jīng)連接孔和上層布線(xiàn)層與字線(xiàn)WL電連接。
圖11的SRAM存儲(chǔ)器單元示出1比特的設(shè)計(jì)構(gòu)成例，下面，說(shuō)明配置多個(gè)上述SRAM存儲(chǔ)器單元形成的單元陣列的構(gòu)成。圖12是表示利用先有的SRAM存儲(chǔ)器單元購(gòu)置的存儲(chǔ)器單元陣列的設(shè)計(jì)構(gòu)成例的圖。圖12在矩陣狀配置的多個(gè)SRAM存儲(chǔ)器單元中特別示出相鄰的3個(gè)比特。再有，在圖12中，對(duì)和圖11共同的部分附加同一符號(hào)并省略其說(shuō)明。
如圖12所示，在配置了多個(gè)SRAM存儲(chǔ)器單元的多比特構(gòu)成中，配置成使圖11所示的SRAM存儲(chǔ)器單元相互轉(zhuǎn)向180度。例如，在存儲(chǔ)器單元MC0的上側(cè)，進(jìn)行X軸反轉(zhuǎn)后配置存儲(chǔ)器單元MC1，在存儲(chǔ)器單元MC0的下側(cè)，同樣進(jìn)行X軸反轉(zhuǎn)后配置存儲(chǔ)器單元MC2。此外，如圖12所示，存儲(chǔ)器單元MC0和MC1共有一個(gè)阱區(qū)NW1形成，存儲(chǔ)器單元MC0和MC2共有一個(gè)阱區(qū)NW2形成。
即，當(dāng)相鄰存儲(chǔ)器單元的邊界是N阱時(shí)，形成各存儲(chǔ)節(jié)點(diǎn)NA和NB的P+擴(kuò)散區(qū)在共同的N阱區(qū)內(nèi)形成，同樣，當(dāng)相鄰存儲(chǔ)器單元的邊界是P阱時(shí)，形成各存儲(chǔ)節(jié)點(diǎn)NA和NB的N+擴(kuò)散區(qū)在共同的P阱區(qū)內(nèi)形成。
其次，說(shuō)明上述先有的SRAM存儲(chǔ)器單元的動(dòng)作。在圖10的等效電路中，例如，若存儲(chǔ)節(jié)點(diǎn)NA是邏輯電平“H”的電位狀態(tài)，則存儲(chǔ)節(jié)點(diǎn)NB穩(wěn)定在邏輯電平“L”的電位狀態(tài)。此外，相反，若存儲(chǔ)節(jié)點(diǎn)NA是邏輯電平“L”的電位狀態(tài)，則存儲(chǔ)節(jié)點(diǎn)NB穩(wěn)定在邏輯電平“H”的電位狀態(tài)。這樣，由CMOS反相器互補(bǔ)連接構(gòu)成的存儲(chǔ)器單元根據(jù)2個(gè)存儲(chǔ)節(jié)點(diǎn)NA和NB的狀態(tài)是“H”狀態(tài)還是“L”狀態(tài)而具有不同的2個(gè)穩(wěn)定的邏輯狀態(tài)，將該邏輯狀態(tài)作為1比特的保持?jǐn)?shù)據(jù)保持下來(lái)。
這樣，由CMOS反相器構(gòu)成的半導(dǎo)體存儲(chǔ)裝置非常穩(wěn)定，對(duì)于耐噪聲這一點(diǎn)，到目前為止還沒(méi)有什么問(wèn)題。但是，為了實(shí)現(xiàn)將很多存儲(chǔ)器單元集成的大容量存儲(chǔ)器單元陣列，而使1比特的存儲(chǔ)器單元微細(xì)化，由此，因從芯片封裝發(fā)出的α射線(xiàn)或從宇宙來(lái)的中子射線(xiàn)而產(chǎn)生電子，因這些電子而使上述存儲(chǔ)節(jié)點(diǎn)保持的數(shù)據(jù)反轉(zhuǎn)，使這樣的軟故障顯得很突出。
特別，因該軟故障隨電源電壓的下降而容易產(chǎn)生，故近年來(lái)在實(shí)現(xiàn)了低電源驅(qū)動(dòng)的半導(dǎo)體存儲(chǔ)裝置中，增加抵抗軟故障的能力變成很重要的課題。
下面，簡(jiǎn)單說(shuō)明因軟故障產(chǎn)生的數(shù)據(jù)反轉(zhuǎn)的機(jī)理。首先，當(dāng)α射線(xiàn)或中子射線(xiàn)照射半導(dǎo)體存儲(chǔ)裝置的半導(dǎo)體層，特別是半導(dǎo)體層中的阱時(shí)，在該阱內(nèi)產(chǎn)生很多電子·空穴對(duì)。該電子·空穴對(duì)按照由阱或擴(kuò)散區(qū)域間的PN接合產(chǎn)生的電位分布而收集在擴(kuò)散區(qū)。特別，在P阱內(nèi)，所產(chǎn)生的電子·空穴對(duì)中的電子收集在同一P阱區(qū)內(nèi)的N+擴(kuò)散區(qū)，使該N+擴(kuò)散區(qū)的電位下降。此外，在N阱區(qū)內(nèi)，所產(chǎn)生的電子·空穴對(duì)中的空穴收集在同一N阱區(qū)內(nèi)的P+擴(kuò)散區(qū)，使該P(yáng)+擴(kuò)散區(qū)的電位上升。
這里，當(dāng)收集電子的N+擴(kuò)散區(qū)或收集空穴的P+擴(kuò)散區(qū)是存儲(chǔ)節(jié)點(diǎn)時(shí)，若收集的電子或空穴在上述擴(kuò)散區(qū)的臨界電荷以上，則該電子或空穴使存儲(chǔ)節(jié)點(diǎn)保持的數(shù)據(jù)反轉(zhuǎn)。即，有時(shí)，半導(dǎo)體存儲(chǔ)裝置因α射線(xiàn)或中子射線(xiàn)的照射而改變存儲(chǔ)保持的內(nèi)容，存在完全不能回到當(dāng)初的存儲(chǔ)狀態(tài)的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問(wèn)題而提出的，其目的在于提供一種半導(dǎo)體存儲(chǔ)裝置，通過(guò)設(shè)置用來(lái)使因α射線(xiàn)或中子射線(xiàn)照射而產(chǎn)生的電子·空穴對(duì)分散的偽擴(kuò)散區(qū)和阱區(qū)，可以提高抗軟故障的能力。
為了解決上述問(wèn)題而達(dá)到上述目的，本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在由第1導(dǎo)電型的第1阱區(qū)、在第1阱區(qū)上形成的與第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與第1阱區(qū)相鄰的第2導(dǎo)電型的第2阱區(qū)和在第2阱區(qū)上形成的第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成晶體管存儲(chǔ)電路的半導(dǎo)體存儲(chǔ)裝置中，在第1阱區(qū)上形成不構(gòu)成晶體管存儲(chǔ)電路的第2導(dǎo)電型的第3雜質(zhì)擴(kuò)散區(qū)，在第2阱區(qū)上形成不構(gòu)成晶體管存儲(chǔ)電路的第1導(dǎo)電型的第4雜質(zhì)擴(kuò)散區(qū)。
若按照該發(fā)明，在第1阱區(qū)(N阱區(qū))上，除構(gòu)成存儲(chǔ)節(jié)點(diǎn)的第1雜質(zhì)擴(kuò)散區(qū)(P+擴(kuò)散區(qū))之外，還形成對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第3雜質(zhì)擴(kuò)散區(qū)(P+擴(kuò)散區(qū))，同時(shí)，在第2阱區(qū)(P阱區(qū))上，除構(gòu)成存儲(chǔ)節(jié)點(diǎn)的第2雜質(zhì)擴(kuò)散區(qū)(N+擴(kuò)散區(qū))之外，還形成對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第4雜質(zhì)擴(kuò)散區(qū)(N+擴(kuò)散區(qū))，所以，可以使因α射線(xiàn)或中子射線(xiàn)照射而在第1阱區(qū)和第2阱區(qū)產(chǎn)生的電子·空穴對(duì)分別分散到虛擬的第3雜質(zhì)擴(kuò)散區(qū)和虛擬的第4雜質(zhì)擴(kuò)散區(qū)。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在將由第1導(dǎo)電型的第1阱區(qū)、在第1阱區(qū)上形成的與第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與第1阱區(qū)相鄰的第2導(dǎo)電型的第2阱區(qū)和在第2阱區(qū)上形成的第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成的多個(gè)晶體管存儲(chǔ)電路相對(duì)配置使它們分別共有第1阱區(qū)和第2阱區(qū)的半導(dǎo)體存儲(chǔ)裝置中，在共有的第1阱區(qū)上形成不構(gòu)成晶體管存儲(chǔ)電路的第2導(dǎo)電型的第3雜質(zhì)擴(kuò)散區(qū)，使其為相對(duì)的晶體管存儲(chǔ)電路之間所共有，在共有的第2阱區(qū)上形成不構(gòu)成晶體管存儲(chǔ)電路的第1導(dǎo)電型的第4雜質(zhì)擴(kuò)散區(qū)，使其為相對(duì)的晶體管存儲(chǔ)電路之間所共有。
若按照該發(fā)明，配置多個(gè)晶體管存儲(chǔ)電路(存儲(chǔ)器單元)來(lái)構(gòu)成存儲(chǔ)器單元陣列，同時(shí)，使對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第3雜質(zhì)擴(kuò)散區(qū)(P+擴(kuò)散區(qū))和對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第4雜質(zhì)擴(kuò)散區(qū)(N+擴(kuò)散區(qū))為相鄰存儲(chǔ)器單元之間所共有，所以，相互的存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)被虛擬的雜質(zhì)擴(kuò)散區(qū)分隔，同時(shí)，在各存儲(chǔ)器單元中，可以使因α射線(xiàn)或中子射線(xiàn)照射而在第1阱區(qū)和第2阱區(qū)產(chǎn)生的電子·空穴對(duì)分別分散到虛擬的第3雜質(zhì)擴(kuò)散區(qū)和虛擬的第4雜質(zhì)擴(kuò)散區(qū)。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，在第2阱區(qū)上形成用來(lái)構(gòu)成多端口的晶體管存儲(chǔ)電路的第1導(dǎo)電型的第5雜質(zhì)擴(kuò)散區(qū)。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，第4雜質(zhì)擴(kuò)散區(qū)在第2雜質(zhì)擴(kuò)散區(qū)和第5雜質(zhì)擴(kuò)散區(qū)之間形成。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于第3雜質(zhì)擴(kuò)散區(qū)和第4雜質(zhì)擴(kuò)散區(qū)具有延伸的形狀，使其為配置在與晶體管存儲(chǔ)電路間的相對(duì)的方向垂直的方向上的多個(gè)存儲(chǔ)器單元之間所共有。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，第3雜質(zhì)擴(kuò)散區(qū)與加規(guī)定電位的電位線(xiàn)連接。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述規(guī)定電位是晶體管存儲(chǔ)電路的電源電位或該電源電位以上的電位。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，第4雜質(zhì)擴(kuò)散區(qū)與加規(guī)定電位的電位線(xiàn)連接。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述規(guī)定電位是接地電位或該接地電位以下的電位。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，第3雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度比上述第1雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度大。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，第4雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度比上述第2雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度大。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在由第1導(dǎo)電型的第1阱區(qū)、在第1阱區(qū)上形成的與第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與第1阱區(qū)相鄰的第2導(dǎo)電型的第2阱區(qū)和在第2阱區(qū)上形成的第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成晶體管存儲(chǔ)電路的半導(dǎo)體存儲(chǔ)裝置中，包括與第1阱區(qū)相鄰形成的不構(gòu)成晶體管存儲(chǔ)電路的第2導(dǎo)電型的第3阱區(qū)和與第2阱區(qū)相鄰形成的不構(gòu)成晶體管存儲(chǔ)電路的第1導(dǎo)電型的第4阱區(qū)。
若按照該發(fā)明，與第1阱區(qū)(N阱區(qū))相鄰，形成對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第3阱區(qū)(P阱區(qū))，同時(shí)，與第2阱區(qū)(P阱區(qū))相鄰，形成對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第4阱區(qū)(N阱區(qū))，所以，可以使第1阱區(qū)和第2阱區(qū)上產(chǎn)生的電子或空穴減少，其減少量正好相當(dāng)于因α射線(xiàn)或中子射線(xiàn)照射而在虛擬的第3阱區(qū)和虛擬的第4阱區(qū)上產(chǎn)生的電子·空穴對(duì)。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在將由第1導(dǎo)電型的第1阱區(qū)、在上述第1阱區(qū)上形成的與上述第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與上述第1阱區(qū)相鄰的上述第2導(dǎo)電型的第2阱區(qū)和在上述第2阱區(qū)上形成的上述第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成的多個(gè)晶體管存儲(chǔ)電路配置成使上述第1雜質(zhì)擴(kuò)散區(qū)之間和上述第2雜質(zhì)擴(kuò)散區(qū)之間分別相對(duì)的半導(dǎo)體存儲(chǔ)裝置中，包括在上述第1阱區(qū)之間與該第1阱區(qū)相鄰形成的不構(gòu)成上述晶體管存儲(chǔ)電路的上述第2導(dǎo)電型的第3阱區(qū)和在上述第2阱區(qū)之間與該第2阱區(qū)相鄰形成的不構(gòu)成晶體管存儲(chǔ)電路的上述第1導(dǎo)電型的第4阱區(qū)。
若按照該發(fā)明，配置多個(gè)晶體管存儲(chǔ)電路(存儲(chǔ)器單元)來(lái)構(gòu)成存儲(chǔ)器單元陣列，同時(shí)，使對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第3阱區(qū)(P阱區(qū))和對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第4阱(N阱區(qū))插在相鄰存儲(chǔ)器單元之間，所以，相互的存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)被虛擬的阱區(qū)分隔，同時(shí)，在各存儲(chǔ)器單元中，可以使使第1阱區(qū)和第2阱區(qū)上產(chǎn)生的電子或空穴減少，其減少量正好相當(dāng)于因α射線(xiàn)或中子射線(xiàn)照射而在虛擬的第3阱區(qū)和虛擬的第4阱區(qū)上產(chǎn)生的電子·空穴對(duì)。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，在第2阱區(qū)上形成用來(lái)構(gòu)成多端口的晶體管存儲(chǔ)電路的上述第1導(dǎo)電型的第5雜質(zhì)擴(kuò)散區(qū)。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述第4阱區(qū)在上述第2雜質(zhì)擴(kuò)散區(qū)和上述第5雜質(zhì)擴(kuò)散區(qū)之間形成。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述第3阱區(qū)和第4阱區(qū)具有延伸的形狀，使其為配置在與晶體管存儲(chǔ)電路間的相對(duì)的方向垂直的方向上的多個(gè)存儲(chǔ)器單元之間所共有。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述第3阱區(qū)與加規(guī)定電位的電位線(xiàn)連接。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述規(guī)定電位是上述晶體管存儲(chǔ)電路的電源電位或該電源電位以上的電位。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述第4阱區(qū)與加規(guī)定電位的電位線(xiàn)連接。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述規(guī)定電位是接地電位或該接地電位以下的電位。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述第3阱區(qū)的雜質(zhì)濃度比上述第2雜質(zhì)擴(kuò)散區(qū)的濃度大。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在上述發(fā)明中，上述第4阱區(qū)的雜質(zhì)濃度比上述第1阱區(qū)的雜質(zhì)濃度大。
下一個(gè)發(fā)明的半導(dǎo)體存儲(chǔ)裝置的特征在于在配置多個(gè)由第1導(dǎo)電型的第1阱區(qū)、在第1阱區(qū)上形成的與第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與第1阱區(qū)相鄰的第2導(dǎo)電型的第2阱區(qū)和在第2阱區(qū)上形成的第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成的晶體管存儲(chǔ)電路的半導(dǎo)體存儲(chǔ)裝置中，各晶體管存儲(chǔ)電路配置成在與第1阱區(qū)和第2阱區(qū)的邊界線(xiàn)垂直的方向上且具有相同的面向。
若按照該發(fā)明，相對(duì)過(guò)去的因相鄰存儲(chǔ)器單元之間共有阱區(qū)而增加的同一阱區(qū)而言，可以減小其面積，結(jié)果，可以減小因α射線(xiàn)或中子射線(xiàn)照射而產(chǎn)生的電子·空穴對(duì)的數(shù)量。
附圖的簡(jiǎn)單說(shuō)明圖1是表示構(gòu)成實(shí)施形態(tài)1的半導(dǎo)體存儲(chǔ)裝置的SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成例的圖。
圖2是表示實(shí)施形態(tài)2的半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)構(gòu)成例的圖。
圖3是表示構(gòu)成實(shí)施形態(tài)3的半導(dǎo)體存儲(chǔ)裝置的SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成例的圖。
圖4是表示實(shí)施形態(tài)4的半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)構(gòu)成例圖。
圖5是表示實(shí)施形態(tài)5的半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)構(gòu)成例圖。
圖6是表示實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置的等效電路的圖。
圖7是表示構(gòu)成實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置的2端口SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成例的圖。
圖8是表示構(gòu)成實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置的2端口SRAM存儲(chǔ)器單元的另一設(shè)計(jì)構(gòu)成例的圖。
圖9是表示實(shí)施形態(tài)7的半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)構(gòu)成例的圖。
圖10是先有的CMOS型SRAM的存儲(chǔ)器單元的等效電路圖。
圖11是表示先有的SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成例的圖。
圖12是表示有先有的SRAM存儲(chǔ)器單元構(gòu)成的存儲(chǔ)器單元陣列的設(shè)計(jì)構(gòu)成例的圖。
發(fā)明的
具體實(shí)施例方式
下面，根據(jù)附圖詳細(xì)說(shuō)明本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的實(shí)施形態(tài)。再有，本發(fā)明并不限于這些實(shí)施形態(tài)。
實(shí)施形態(tài)1.
首先，說(shuō)明實(shí)施形態(tài)1的半導(dǎo)體存儲(chǔ)裝置。實(shí)施形態(tài)1的半導(dǎo)體存儲(chǔ)裝置在特征在于在1比特的SRAM存儲(chǔ)器單元的構(gòu)成中，在構(gòu)成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)的附近形成不對(duì)存儲(chǔ)動(dòng)作起作用的虛擬的P+擴(kuò)散區(qū)，同時(shí)，在構(gòu)成存儲(chǔ)節(jié)點(diǎn)的N+擴(kuò)散區(qū)的附近形成不對(duì)存儲(chǔ)動(dòng)作起作用的虛擬的N+擴(kuò)散區(qū)。
構(gòu)成實(shí)施形態(tài)1的半導(dǎo)體存儲(chǔ)裝置的SRAM存儲(chǔ)器單元的等效電路如圖10所示，這里省略其電路動(dòng)作的說(shuō)明。圖1是表示構(gòu)成實(shí)施形態(tài)1的半導(dǎo)體存儲(chǔ)裝置的SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成例的圖。再有，在圖1中，對(duì)和圖11共同的部分附加相同的符號(hào)并省略其說(shuō)明。
在圖1所示的SRAM存儲(chǔ)器單元的設(shè)計(jì)中，相對(duì)與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行且位于同一直線(xiàn)上的P+擴(kuò)散區(qū)FL100、FL110和FL120，在與上述邊界線(xiàn)相反一側(cè)的P阱區(qū)NW上形成以與上述邊界線(xiàn)平行的方向作為其長(zhǎng)邊方向的矩形P+擴(kuò)散區(qū)FL150。
此外，在同樣的SRAM存儲(chǔ)器單元的設(shè)計(jì)中，相對(duì)與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行且位于同一直線(xiàn)上的N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240，形成以與上述邊界線(xiàn)平行的方向作為其長(zhǎng)邊方向的矩形N+擴(kuò)散區(qū)FL250，同時(shí)，該N+擴(kuò)散區(qū)配置在與上述邊界線(xiàn)相反一側(cè)的P阱區(qū)PW上。
再有，這些P+擴(kuò)散區(qū)FL150和N+擴(kuò)散區(qū)FL250不存在與多晶硅布線(xiàn)層重疊的部分，是不形成晶體管元件的虛擬形。
此外，虛擬的N+擴(kuò)散區(qū)FL250可以和對(duì)存儲(chǔ)動(dòng)作起作用的N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240在同一制造工序中形成。即，通過(guò)經(jīng)同一掩膜向P阱區(qū)PW注入N型離子雜質(zhì)，同時(shí)形成FL200、FL210、FL220、FL230、FL240和FL250。對(duì)于虛擬的P+擴(kuò)散區(qū)FL150也一樣，可以和對(duì)存儲(chǔ)動(dòng)作起作用的P+擴(kuò)散區(qū)FL100、FL110和FL120在同一制造工序中形成。即，通過(guò)經(jīng)同一掩膜向N阱區(qū)NW注入P型離子雜質(zhì)，同時(shí)形成FL100、FL110、FL120和FL150。
現(xiàn)在，假設(shè)因從芯片封裝發(fā)出的α射線(xiàn)或從宇宙來(lái)的中子射線(xiàn)而在P阱區(qū)PW內(nèi)產(chǎn)生很多電子·空穴對(duì)。P阱區(qū)PW內(nèi)產(chǎn)生的電子·空穴對(duì)中的電子因?yàn)槭荘阱區(qū)PW的少子，故按照P阱區(qū)PW和各N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240、FL250之間的電位分布而收集在各N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240、FL250中。這時(shí)，與先有的設(shè)計(jì)相比，使收集的電子分散相當(dāng)于N+擴(kuò)散區(qū)FL250的面積。換言之，使對(duì)存儲(chǔ)動(dòng)作起作用的其它的N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240收集的電子減少，其減少量相當(dāng)于N+擴(kuò)散區(qū)FL250收集的電子。
同樣，N阱區(qū)NW內(nèi)產(chǎn)生的電子·空穴對(duì)中的空穴因?yàn)槭荖阱區(qū)NW的少子，故按照N阱區(qū)NW和各P+擴(kuò)散區(qū)FL100、FL110、FL120和FL150之間的電位分布而收集在各P+擴(kuò)散區(qū)FL100、FL110、FL120和FL150中。這時(shí)，與先有的設(shè)計(jì)相比，使收集的空穴分散相當(dāng)于P+擴(kuò)散區(qū)FL150的面積。換言之，使對(duì)存儲(chǔ)動(dòng)作起作用的其它的P+擴(kuò)散區(qū)FL100、FL110和FL120收集的電子減少，其減少量相當(dāng)于P+擴(kuò)散區(qū)FL150收集的電子。
特別，在形成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)FL110、FL120和N+擴(kuò)散區(qū)FL210、FL220中，若收集的電子或空穴在上述擴(kuò)散區(qū)的臨界電荷以上，其節(jié)點(diǎn)電位瞬間變化，存在保持?jǐn)?shù)據(jù)反轉(zhuǎn)的危險(xiǎn)，但如上所述，因收集的電荷分散在N+擴(kuò)散區(qū)FL250和P+擴(kuò)散區(qū)FL150中，故很難達(dá)到上述臨界電荷量。結(jié)果，提高了抗軟故障的能力。
此外，也可以使新追加的N+擴(kuò)散區(qū)FL250和P+擴(kuò)散區(qū)FL150與VDD線(xiàn)或GND線(xiàn)連接，對(duì)這些擴(kuò)散區(qū)加VDD電位或GND電位。
特別，當(dāng)使N+擴(kuò)散區(qū)FL250與VDD線(xiàn)連接時(shí)，因可以使N+擴(kuò)散區(qū)FL250的電位升到更高的電位，故可以加強(qiáng)收集P阱區(qū)PW內(nèi)產(chǎn)生的電子的能力。即，和不與VDD線(xiàn)連接的情況比較，可以更加減少其他N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240收集的電子，可以進(jìn)一步提高抗軟故障的能力。
如以上說(shuō)明的那樣，若按照實(shí)施形態(tài)1的半導(dǎo)體存儲(chǔ)裝置，因在構(gòu)成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)的附近形成不對(duì)存儲(chǔ)動(dòng)作起作用的虛擬的P+擴(kuò)散區(qū)，同時(shí)，在構(gòu)成存儲(chǔ)節(jié)點(diǎn)的N+擴(kuò)散區(qū)的附近形成不對(duì)存儲(chǔ)動(dòng)作起作用的虛擬的N+擴(kuò)散區(qū)，故能夠?qū)⒁颚辽渚€(xiàn)或中子射線(xiàn)照射而在P阱區(qū)產(chǎn)生的一部分電子收集在上述虛擬的N+擴(kuò)散區(qū)，同時(shí)，將因α射線(xiàn)或中子射線(xiàn)照射而在N阱區(qū)產(chǎn)生的一部分空穴收集在上述虛擬的P+擴(kuò)散區(qū)。因此，在對(duì)存儲(chǔ)動(dòng)作起作用的P+擴(kuò)散區(qū)和N+擴(kuò)散區(qū)中，收集因α射線(xiàn)或中子射線(xiàn)照射而產(chǎn)生的電子或空穴的數(shù)量達(dá)到臨界電荷量而產(chǎn)生軟故障的可能性可以大大降低。
實(shí)施形態(tài)2.
其次，說(shuō)明實(shí)施形態(tài)2的半導(dǎo)體存儲(chǔ)裝置。實(shí)施形態(tài)2的半導(dǎo)體存儲(chǔ)裝置在特征在于配置多個(gè)在實(shí)施形態(tài)1中已說(shuō)明的SRAM存儲(chǔ)器單元構(gòu)成存儲(chǔ)器單元陣列，同時(shí)，使上述虛擬的P+擴(kuò)散區(qū)和上述虛擬的N+擴(kuò)散區(qū)為相鄰的SRAM存儲(chǔ)器單元之間所共有。
圖2是表示實(shí)施形態(tài)2的半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)構(gòu)成例的圖。圖2特別示出配置成矩陣狀的多個(gè)SRAM存儲(chǔ)器單元中的相鄰的3個(gè)比特。再有，在圖2中，對(duì)和圖1及圖12共同的部分附加相同的符號(hào)并省略其說(shuō)明。
如圖2所示，在配置多個(gè)SRAM存儲(chǔ)器單元的多比特構(gòu)成中，使圖1所示的SRAM存儲(chǔ)器單元的方向相互改變180度。由此，如圖12說(shuō)明的那樣，在與圖2的紙面上下方向相鄰的存儲(chǔ)器單元之間，共有N型阱區(qū)NW1和P型阱區(qū)PW1。進(jìn)而，在實(shí)施形態(tài)2的半導(dǎo)體存儲(chǔ)裝置中，為與位于各存儲(chǔ)器單元的邊界區(qū)的虛擬擴(kuò)散區(qū)相鄰的存儲(chǔ)器單元之間所共有。
例如，在圖2中，在存儲(chǔ)器單元MC0和MC1之間的N阱區(qū)NW1上，形成對(duì)減小兩存儲(chǔ)器單元間的軟故障都有貢獻(xiàn)的虛擬P+擴(kuò)散區(qū)FL150。同樣，在存儲(chǔ)器單元MC0和MC2之間的P阱區(qū)PW2上，形成對(duì)減小兩存儲(chǔ)器單元間的軟故障都有貢獻(xiàn)的虛擬N+擴(kuò)散區(qū)FL250。
如以上說(shuō)明的那樣，若按照實(shí)施形態(tài)2的半導(dǎo)體存儲(chǔ)裝置，因配置多個(gè)在實(shí)施形態(tài)1中已說(shuō)明的SRAM存儲(chǔ)器單元構(gòu)成存儲(chǔ)器單元陣列，同時(shí)，使上述虛擬的P+擴(kuò)散區(qū)和上述虛擬的N+擴(kuò)散區(qū)為相鄰的SRAM存儲(chǔ)器單元之間所共有，所以，利用虛擬擴(kuò)散區(qū)將相互的SRAM存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)分隔，可以減小各SRAM存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)收集的電荷量，同時(shí)，可以減小使2比特的保持?jǐn)?shù)據(jù)同時(shí)反轉(zhuǎn)的危險(xiǎn)性，結(jié)果，能夠降低發(fā)生多比特錯(cuò)誤的可能性。進(jìn)而，因SRAM存儲(chǔ)器單元之間共有虛擬擴(kuò)散區(qū)，故與一個(gè)一個(gè)形成虛擬擴(kuò)散區(qū)的情況相比，可以減小形成該虛擬擴(kuò)散區(qū)所必需要的面積。
實(shí)施形態(tài)3.
其次，說(shuō)明實(shí)施形態(tài)3的半導(dǎo)體存儲(chǔ)裝置。實(shí)施形態(tài)3的半導(dǎo)體存儲(chǔ)裝置在特征在于在1比特的SRAM存儲(chǔ)器單元的構(gòu)成中，與形成了構(gòu)成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)的N阱區(qū)相鄰形成虛擬P阱區(qū)，同時(shí)，與形成了構(gòu)成存儲(chǔ)節(jié)點(diǎn)的N+擴(kuò)散區(qū)的P阱區(qū)相鄰形成虛擬N阱區(qū)。
因構(gòu)成實(shí)施形態(tài)3的半導(dǎo)體存儲(chǔ)裝置的SRAM存儲(chǔ)器單元的等效電路如圖10所示，故省略其電路動(dòng)作的說(shuō)明。圖3是表示構(gòu)成實(shí)施形態(tài)3的半導(dǎo)體存儲(chǔ)裝置的SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成例的圖。在圖3中，對(duì)和圖11相同的部分附加同一符號(hào)并省略其說(shuō)明。
在圖3所示的SRAM存儲(chǔ)器單元的設(shè)計(jì)中，相對(duì)與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行且位于同一直線(xiàn)上的P+擴(kuò)散區(qū)FL100、FL110和FL120，在與上述邊界線(xiàn)相反一側(cè)的上述N阱區(qū)NW相鄰的位置上形成P阱區(qū)DPW。特別，該P(yáng)阱區(qū)DPW在先有的SRAM存儲(chǔ)器單元中，位于作為N阱區(qū)NW的一部分的區(qū)域內(nèi)。即，在先有的SRAM存儲(chǔ)器單元中，將N阱區(qū)NW的一部分作為P阱區(qū)DPW。
此外，在相同的SRAM存儲(chǔ)器單元的設(shè)計(jì)中，相對(duì)與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行且位于同一直線(xiàn)上的N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240，在與上述邊界線(xiàn)相反一側(cè)的上述P阱區(qū)PW相鄰的位置上形成N阱區(qū)DNW。特別，該N阱區(qū)DNW在先有的SRAM存儲(chǔ)器單元中，位于作為P阱區(qū)PW的一部分的區(qū)域內(nèi)。即，在先有的SRAM存儲(chǔ)器單元中，將P阱區(qū)PW的一部分作為N阱區(qū)DNW。
再有，這些P阱區(qū)DPW和N阱區(qū)DNW是不形成擴(kuò)散區(qū)或多晶硅布線(xiàn)層等其它半導(dǎo)體層的虛擬阱區(qū)。
此外，虛擬的N阱區(qū)DNW可以在和N阱區(qū)NW相同的制造工序中形成。即，通過(guò)經(jīng)同一掩膜向硅襯底注入N型離子雜質(zhì)，可以同時(shí)形成N阱區(qū)DNW和NW。對(duì)于虛擬的P阱區(qū)DPW也一樣，可以在和P阱區(qū)PW相同的制造工序中形成。即，通過(guò)經(jīng)同一掩膜向硅襯底注入P型離子雜質(zhì)，可以同時(shí)形成P阱區(qū)DPW和PW。
現(xiàn)在，假設(shè)因從芯片封裝發(fā)出的α射線(xiàn)或從宇宙來(lái)的中子射線(xiàn)而在P阱區(qū)PW和N阱區(qū)NW內(nèi)產(chǎn)生多個(gè)電子·空穴對(duì)。因在P阱區(qū)PW內(nèi)產(chǎn)生的電子·空穴對(duì)中的電子是P阱區(qū)PW的少子，故按照P阱區(qū)PW和各N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240之間的電位分布，電子向各N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240集中。
這時(shí)，雖然N阱區(qū)DNW也產(chǎn)生電子·空穴對(duì)，但因該N阱區(qū)DNW的少子是空穴且構(gòu)成存儲(chǔ)節(jié)點(diǎn)的N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240與N阱區(qū)DNW是相同的導(dǎo)電型，所以，在該虛擬N阱區(qū)DNW中產(chǎn)生的電子·空穴對(duì)不向上述N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240集中。
這里，特別是新形成的虛擬N阱區(qū)DNW在本來(lái)是先有的設(shè)計(jì)中的P阱區(qū)PW的一部分的區(qū)域內(nèi)形成，換言之，與先有的的設(shè)計(jì)比較，P阱區(qū)PW的面積減小，所以，對(duì)存儲(chǔ)動(dòng)作起作用的其它N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240收集的電子的數(shù)量也相應(yīng)地減小。
同樣，因在N阱區(qū)NW內(nèi)產(chǎn)生的電子·空穴對(duì)中的空穴是N阱區(qū)NW的少子，故按照N阱區(qū)NW和各P+擴(kuò)散區(qū)FL100、FL110、FL120之間的電位分布，空穴向各P+擴(kuò)散區(qū)FL100、FL110和FL120集中。這時(shí)，雖然P阱區(qū)DPW也產(chǎn)生電子·空穴對(duì)，但因該P(yáng)阱區(qū)DPW的少子是電子且構(gòu)成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)FL100、FL110和FL120與P阱區(qū)DPW是相同的導(dǎo)電型，所以，在該虛擬P阱區(qū)DPW中產(chǎn)生的電子·空穴對(duì)不向上述P+擴(kuò)散區(qū)FL100、FL110和FL120集中。
這里，特別是新形成的虛擬P阱區(qū)DPW在本來(lái)是先有的設(shè)計(jì)中的P阱區(qū)NW的一部分的區(qū)域內(nèi)形成，換言之，與先有的的設(shè)計(jì)比較N阱區(qū)NW的面積減小，所以，對(duì)存儲(chǔ)動(dòng)作起作用的其它P+擴(kuò)散區(qū)FL100、FL110和FL120收集的空穴的數(shù)量也相應(yīng)地減小。
特別，在形成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)FL110和FL120以及N+擴(kuò)散區(qū)FL210和FL220中，當(dāng)收集到規(guī)定的臨界電荷量以上的電子或空穴時(shí)，該節(jié)點(diǎn)電位便產(chǎn)生瞬間變化，存在保持?jǐn)?shù)據(jù)反轉(zhuǎn)的危險(xiǎn)，但是，如上所述，因虛擬阱區(qū)的形成而使產(chǎn)生的電子·空穴對(duì)的數(shù)量減小，所以，難以達(dá)到上述臨界電荷量。結(jié)果，提高了抗軟故障的能力。
此外，也可以使新增加的虛擬P阱區(qū)DPW和虛擬N阱區(qū)DNW與VDD線(xiàn)或GND線(xiàn)連接，對(duì)這些阱區(qū)加VDD電位或GND電位。
如上所述，若按照實(shí)施形態(tài)3的半導(dǎo)體存儲(chǔ)裝置，在形成了構(gòu)成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)的一部分N阱區(qū)內(nèi)形成虛擬的P阱區(qū)，同時(shí)，在形成了構(gòu)成存儲(chǔ)節(jié)點(diǎn)的N+擴(kuò)散區(qū)的一部分P阱區(qū)內(nèi)形成虛擬的N阱區(qū)，所以，形成了P+擴(kuò)散區(qū)的N阱區(qū)的面積變小，能夠減小因α射線(xiàn)或中子射線(xiàn)的照射而在該N阱區(qū)產(chǎn)生的空穴的數(shù)量，同時(shí)，形成了N+擴(kuò)散區(qū)的P阱區(qū)的面積變小，能夠減小因α射線(xiàn)或中子射線(xiàn)的照射而在該P(yáng)阱區(qū)產(chǎn)生的電子的數(shù)量。因此，在對(duì)存儲(chǔ)動(dòng)作起作用的P+擴(kuò)散區(qū)和N+擴(kuò)散中，可以減小因α射線(xiàn)或中子射線(xiàn)的照射而產(chǎn)生的電子或空穴的收集數(shù)量，可以降低發(fā)生因達(dá)到臨界電荷量而使數(shù)據(jù)反轉(zhuǎn)的所謂軟故障的可能性。
實(shí)施形態(tài)4.
其次，說(shuō)明實(shí)施形態(tài)4的半導(dǎo)體存儲(chǔ)裝置。實(shí)施形態(tài)4的半導(dǎo)體存儲(chǔ)裝置在特征在于配置多個(gè)在實(shí)施形態(tài)3中已說(shuō)明的SRAM存儲(chǔ)器單元構(gòu)成存儲(chǔ)器單元陣列，同時(shí)，使上述虛擬的P阱區(qū)和上述虛擬的N阱區(qū)為相鄰的SRAM存儲(chǔ)器單元之間所共有。
圖4是表示實(shí)施形態(tài)4的半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)構(gòu)成例的圖。圖4特別示出配置成矩陣狀的多個(gè)SRAM存儲(chǔ)器單元中的相鄰的3個(gè)比特。再有，在圖4中，對(duì)和圖3及圖12共同的部分附加相同的符號(hào)并省略其說(shuō)明。
如圖4所示，在配置多個(gè)SRAM存儲(chǔ)器單元的多比特構(gòu)成中，使圖3所示的SRAM存儲(chǔ)器單元的方向相互改變180度。由此，如圖12說(shuō)明的那樣，在與圖4的紙面上下方向相鄰的存儲(chǔ)器單元之間，共有N型阱區(qū)NW1和P型阱區(qū)PW1。進(jìn)而，在實(shí)施形態(tài)4的半導(dǎo)體存儲(chǔ)裝置中，為與位于各存儲(chǔ)器單元的邊界區(qū)的虛擬擴(kuò)散區(qū)相鄰的存儲(chǔ)器單元之間所共有。
例如，在圖4中，在存儲(chǔ)器單 MC0和MC1之間的N阱區(qū)NW1上，形成對(duì)減小兩存儲(chǔ)器單元間的軟故障都有貢獻(xiàn)的虛擬P阱區(qū)DPW0。同樣，在存儲(chǔ)器單元MC0和MC2之間的P阱區(qū)PW2上，形成對(duì)減小兩存儲(chǔ)器單元間的軟故障都有貢獻(xiàn)的虛擬N阱區(qū)DNW0。
如以上說(shuō)明的那樣，若按照實(shí)施形態(tài)4的半導(dǎo)體存儲(chǔ)裝置，因配置多個(gè)在實(shí)施形態(tài)3中已說(shuō)明的SRAM存儲(chǔ)器單元構(gòu)成存儲(chǔ)器單元陣列，同時(shí)，使上述虛擬的P阱區(qū)和上述虛擬的N阱區(qū)為相鄰的SRAM存儲(chǔ)器單元之間所共有，所以，利用虛擬阱區(qū)將相互的SRAM存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)分隔，可以減小各SRAM存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)收集的電荷量，同時(shí)，可以減小使2比特的保持?jǐn)?shù)據(jù)同時(shí)反轉(zhuǎn)的危險(xiǎn)性，結(jié)果，能夠降低發(fā)生多比特錯(cuò)誤的可能性。
實(shí)施形態(tài)5.
其次，說(shuō)明實(shí)施形態(tài)5的半導(dǎo)體存儲(chǔ)裝置。實(shí)施形態(tài)5的半導(dǎo)體存儲(chǔ)裝置在特征在于在實(shí)施形態(tài)2或4所示的半導(dǎo)體存儲(chǔ)裝置中，虛擬擴(kuò)散區(qū)或虛擬阱區(qū)不僅象圖2和圖4那樣為在一個(gè)方向上相鄰的SRAM存儲(chǔ)器單元之間所共有，而且為在與該方向正交的方向上相鄰的SRAM存儲(chǔ)器單元之間所共有。
再有，下面象實(shí)施形態(tài)2所示那樣，說(shuō)明形成虛擬擴(kuò)散區(qū)的存儲(chǔ)器單元陣列。對(duì)于形成虛擬阱區(qū)的情況，也可以實(shí)現(xiàn)同樣的構(gòu)成。
圖5是表示實(shí)施形態(tài)5的半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)構(gòu)成例圖。圖5(a)是用來(lái)說(shuō)明半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器單元陣列的整體的說(shuō)明圖。圖5(a)所示的存儲(chǔ)器單元陣列具有根據(jù)輸入地址緩沖器140地址指定多根字線(xiàn)111中的一根的行譯碼器120、根據(jù)輸入地址緩沖器140的地址指定多根位線(xiàn)112中的一根同時(shí)經(jīng)讀出放大器進(jìn)行數(shù)據(jù)的讀出或?qū)懭氲腎/O接口130。
再有，在圖5(a)中，為了避免圖示的復(fù)雜，被行譯碼器120分隔的陣列部101和102內(nèi)的表現(xiàn)形式不同，但兩陣列部的構(gòu)成相同且配置多個(gè)存儲(chǔ)器單元。
圖5(b)是圖5(a)所示的區(qū)域150的放大圖。如圖5(b)所示，虛擬擴(kuò)散區(qū)150和實(shí)施形態(tài)2說(shuō)明的一樣，不僅為以一個(gè)軸(以下，X軸)為中心而面對(duì)面的2個(gè)存儲(chǔ)器單元之間所共有，而且通過(guò)加長(zhǎng)該長(zhǎng)方形的長(zhǎng)邊方向的長(zhǎng)度，也為配置在上述X軸的方向的多個(gè)存儲(chǔ)器單元之間所共有。
在該X軸方向共有的存儲(chǔ)器單元的個(gè)數(shù)只要是2個(gè)以上就行，如圖5(a)所示，在整個(gè)存儲(chǔ)器單元陣列中，可以在X軸方向形成多個(gè)共有的虛擬擴(kuò)散區(qū)，并向每一個(gè)擴(kuò)散區(qū)加VDD電位或GND電位。
如上所述，若按照實(shí)施形態(tài)5的半導(dǎo)體存儲(chǔ)裝置，通過(guò)將虛擬擴(kuò)散區(qū)或虛擬阱區(qū)做成使其長(zhǎng)邊方向的長(zhǎng)度更長(zhǎng)的長(zhǎng)方形狀，使虛擬擴(kuò)散區(qū)或虛擬阱區(qū)不僅為相對(duì)配置的2個(gè)SRAM存儲(chǔ)器單元之間所共有，而且為配置在與該相對(duì)方向正交的方向上的多個(gè)SRAM存儲(chǔ)器單元之間所共有，所以，當(dāng)給虛擬擴(kuò)散區(qū)或虛擬阱區(qū) VDD電位或GND電位時(shí)，可以減少與VDD線(xiàn)和GND線(xiàn)連接所必要的接點(diǎn)數(shù)，可以使完成與這些接點(diǎn)的連接的上層布線(xiàn)層的設(shè)計(jì)簡(jiǎn)單，同時(shí)，可以減小形成接點(diǎn)或布線(xiàn)層所必要的面積，結(jié)果，可以減小各存儲(chǔ)器單元的尺寸。
實(shí)施形態(tài)6.
其次，說(shuō)明實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置。實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置在特征在于對(duì)能從2個(gè)端口對(duì)1個(gè)存儲(chǔ)器單元進(jìn)行存取的2端口SRAM存儲(chǔ)器單元形成實(shí)施形態(tài)1～5所示的虛擬擴(kuò)散區(qū)或虛擬阱區(qū)。
圖6是表示實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置的等效電路的圖，特別是2端口SRAM存儲(chǔ)器單元的等效電路圖。在圖6中，PMOS晶體管P1和NMOS晶體管N1(或N5)構(gòu)成第1CMOS反相器，PMOS晶體管P2和NMOS晶體管N2(或N6)構(gòu)成第2CMOS晶體管，在這些CMOS反相器之間，輸入輸出端子互補(bǔ)連接。
即，利用這些MOS晶體管P1、P2、N1、N2、N5和N6構(gòu)成觸發(fā)器電路，在圖6中，可以對(duì)既是上述第1CMOS反相器的輸出點(diǎn)又是第2CMOS反相器的輸入點(diǎn)的存儲(chǔ)節(jié)點(diǎn)NA和既是上述第2CMOS反相器的輸出點(diǎn)又是第1CMOS反相器的輸入點(diǎn)的存儲(chǔ)節(jié)點(diǎn)NB進(jìn)行數(shù)據(jù)的寫(xiě)入或讀出。
此外，NMOS晶體管N3、N4、N7和N8分別起存取門(mén)(access gate)的作用，NMOS晶體管N3使其柵極與第1字線(xiàn)WL1連接，源極與上述存儲(chǔ)節(jié)點(diǎn)NA連接，同時(shí)，使其漏極與第1正相位線(xiàn)BL1連接。NMOS晶體管N7使其柵極與第2字線(xiàn)WL2連接，源極與上述存儲(chǔ)節(jié)點(diǎn)NA連接，同時(shí)，使其漏極與第2正相位線(xiàn)BL2連接。
此外，NMOS晶體管N4使其柵極與第1字線(xiàn)WL1連接，源極與上述存儲(chǔ)節(jié)點(diǎn)NB連接，同時(shí)，使其漏極與第1反相位線(xiàn)BLB1連接。NMOS晶體管N8使其柵極與第2字線(xiàn)WL2連接，源極與上述存儲(chǔ)節(jié)點(diǎn)NB連接，同時(shí)，使其漏極與第2反相位線(xiàn)BLB2連接。
即，通過(guò)第1字線(xiàn)WL1、第1正相位線(xiàn)BL1和第1反相位線(xiàn)BLB1的選擇，可以讀出第1端口保持的數(shù)據(jù)，通過(guò)第2字線(xiàn)WL2、第2正相位線(xiàn)BL2和第2反相位線(xiàn)BLB2的選擇，可以讀出第2端口保持的數(shù)據(jù)。
這里，圖6所示的等效電路的本身與先有的2端 SRAM存儲(chǔ)器單元沒(méi)有任何區(qū)別，但實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置在構(gòu)成該一個(gè)2端口SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成上有其特征。即，對(duì)2端口SRAM形成圖1或圖3所示的虛擬擴(kuò)散區(qū)或虛擬阱區(qū)。
再有，在下面，將說(shuō)明象實(shí)施形態(tài)1所示那樣形成了虛擬擴(kuò)散區(qū)的2端口SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成，但是，若象在實(shí)施形態(tài)3中說(shuō)明的那樣，通過(guò)將虛擬擴(kuò)散區(qū)換成虛擬阱區(qū)，也可以得到和實(shí)施形態(tài)3同樣的效果。
圖7是表示構(gòu)成實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置的2端口SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成例的圖。如圖7所示，1個(gè)2端口SRAM存儲(chǔ)器單元在半導(dǎo)體襯底上形成的N型阱區(qū)NW和P型阱區(qū)PW上形成。而且，圖6的等效電路所示的PMOS晶體管P1和P2在同一N阱區(qū)NW內(nèi)形成，NMOS晶體管N1～N8在同一P阱區(qū)PW內(nèi)形成。
在圖7中，PMOS晶體管P1將利用注入P型雜質(zhì)形成的P+擴(kuò)散區(qū)FL100和FL110分別作為源極區(qū)和漏極區(qū)，將上述P+擴(kuò)散區(qū)FL100、FL110和多晶硅布線(xiàn)層PL110之間的區(qū)域作為柵極區(qū)。同樣，PMOS晶體管P2將利用注入P型雜質(zhì)形成的P+擴(kuò)散區(qū)FL100和FL120分別作為源極區(qū)和漏極區(qū)，將上述P+擴(kuò)散區(qū)FL100、FL120和多晶硅布線(xiàn)層PL120之間的區(qū)域作為柵極區(qū)。MOS晶體管P1和P2共同將P+擴(kuò)散區(qū)FL100作為其源極區(qū)。
這里，特別是P+擴(kuò)散區(qū)FL100、FL110和FL120與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行且位于同一直線(xiàn)上。
此外，在圖7中，NMOS晶體管N1將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL200和FL210分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL200、FL210和多晶硅布線(xiàn)層PL210之間的區(qū)域作為柵極區(qū)。同樣，NMOS晶體管N2將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL200和FL220分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL200、FL220和多晶硅布線(xiàn)層PL220之間的區(qū)域作為柵極區(qū)。MOS晶體管N1和N2共同將N+擴(kuò)散區(qū)FL200作為其源極區(qū)。
此外，NMOS晶體管N3將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL230和FL210分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL230、FL210和多晶硅布線(xiàn)層PL140之間的區(qū)域作為柵極區(qū)。即，MOS晶體管N1和N3共同將N+擴(kuò)散區(qū)FL210作為其漏極區(qū)。
此外，NMOS晶體管N4將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL240和FL220分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL240、FL220和多晶硅布線(xiàn)層PL130之間的區(qū)域作為柵極區(qū)。即，MOS晶體管N2和N4共同將N+擴(kuò)散區(qū)FL220作為其漏極區(qū)。
這里，特別是N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行且位于同一直線(xiàn)上。
此外，NMOS晶體管N5將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL300和FL310分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL300、FL310和多晶硅布線(xiàn)層PL110之間的區(qū)域作為柵極區(qū)。同樣，NMOS晶體管N6將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL300和FL320分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL300、FL320和多晶硅布線(xiàn)層PL120之間的區(qū)域作為柵極區(qū)。即，MOS晶體管N5和N6共同將N+擴(kuò)散區(qū)FL300作為其源極區(qū)。
此外，NMOS晶體管N7將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL330和FL310分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL330、FL310和多晶硅布線(xiàn)層PL240之間的區(qū)域作為柵極區(qū)。即，MOS晶體管N5和N7共同將N+擴(kuò)散區(qū)FL310作為其漏極區(qū)。
此外，NMOS晶體管N8將利用注入N型雜質(zhì)形成的N+擴(kuò)散區(qū)FL340和FL320分別作為源極區(qū)和漏極區(qū)，將上述N+擴(kuò)散區(qū)FL340、FL320和多晶硅布線(xiàn)層PL230之間的區(qū)域作為柵極區(qū)。即，MOS晶體管N6和N8共同將N+擴(kuò)散區(qū)FL320作為其漏極區(qū)。
這里，特別是N+擴(kuò)散區(qū)FL300、FL310、FL320、FL330和FL340是在同一直線(xiàn)上，而且，N+擴(kuò)散區(qū)FL300、FL310、FL320、FL330和FL340所在的直線(xiàn)與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行。
進(jìn)而，在上述構(gòu)成中，多晶硅布線(xiàn)層PL110起與PMOS晶體管P1、NMOS晶體管N1和NMOS晶體管N5的柵極區(qū)連接的連接線(xiàn)的作用，多晶硅布線(xiàn)層PL120也一樣，起與PMOS晶體管P2、NMOS晶體管N2和NMOS晶體管N6的柵極區(qū)連接的連接線(xiàn)的作用。
此外，在上述P+擴(kuò)散區(qū)FL100、FL110、FL120和N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240、FL300、FL310、FL320、FL330、FL340以及多晶硅布線(xiàn)層PL110、PL120、PL130、PL140、PL230、PL240上，分別形成至少1個(gè)以上的連接孔。而且，利用金屬等上層布線(xiàn)層將這些連接孔連接起來(lái)，從而實(shí)現(xiàn)象圖6所示的等效電路那樣的的連接。
再有，關(guān)于連接上述連接孔的上層布線(xiàn)層，可以考慮各種結(jié)構(gòu)，為了不構(gòu)成本發(fā)明的主要部分和容易理解，在圖7中，用粗實(shí)現(xiàn)簡(jiǎn)單地示出上述連接孔間的連接線(xiàn)。若按照?qǐng)D7，P+擴(kuò)散區(qū)FL110、N+擴(kuò)散區(qū)FL210、N+擴(kuò)散區(qū)FL310和多晶硅布線(xiàn)層PL120利用上層布線(xiàn)層進(jìn)行電連接，形成存儲(chǔ)節(jié)點(diǎn)NA，P+擴(kuò)散區(qū)FL120、N+擴(kuò)散區(qū)FL220、N+擴(kuò)散區(qū)FL320和多晶硅布線(xiàn)層PL110利用上層布線(xiàn)層進(jìn)行電連接，形成存儲(chǔ)節(jié)點(diǎn)NB。
此外，在圖7中，P+擴(kuò)散區(qū)FL110經(jīng)連接孔和上層布線(xiàn)層與電源線(xiàn)VDD線(xiàn)連接，N+擴(kuò)散區(qū)FL200和FL300經(jīng)連接孔和上層布線(xiàn)層與接地線(xiàn)GND線(xiàn)連接。此外，N+擴(kuò)散區(qū)FL230和FL240分別經(jīng)連接孔和上層布線(xiàn)層與正相位線(xiàn)BL1和反相位線(xiàn)BLB1電連接。此外，N+擴(kuò)散區(qū)FL330和FL340分別經(jīng)連接孔和上層布線(xiàn)層與正相位線(xiàn)BL2和反相位線(xiàn)BLB2電連接。
進(jìn)而，多晶硅布線(xiàn)層PL130和PL140經(jīng)連接孔和上層布線(xiàn)層與字線(xiàn)WL1電連接，多晶硅布線(xiàn)層PL230和PL240經(jīng)連接孔和上層布線(xiàn)層與字線(xiàn)WL2電連接。
而且，上述實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置中在上述結(jié)構(gòu)中，相對(duì)與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行且位于同一直線(xiàn)上的P+擴(kuò)散區(qū)FL100、FL110和FL120，在與上述邊界線(xiàn)相反一側(cè)的N阱區(qū)NW上進(jìn)而形成將與上述邊界線(xiàn)平行的方向作為其長(zhǎng)邊方向的長(zhǎng)方形的P+擴(kuò)散區(qū)FL150。
進(jìn)而，在將上述N阱區(qū)FL200、FL210、FL220、FL230、FL240和上述N阱區(qū)FL300、FL310、FL320、FL330、FL340夾在中間的P阱區(qū)PW上，與N阱區(qū)NW和P阱區(qū)PW的邊界線(xiàn)平行且相對(duì)該邊界線(xiàn)形成將與上述邊界線(xiàn)平行的方向作為其長(zhǎng)邊方向的長(zhǎng)方形的N+擴(kuò)散區(qū)FL250。
再有，這些P+擴(kuò)散區(qū)FL150和N+擴(kuò)散區(qū)FL250是不存在與多晶硅布線(xiàn)層重疊的部分、不形成晶體管元件的虛擬圖形。
現(xiàn)在，假設(shè)因從芯片封裝發(fā)出的α射線(xiàn)或從宇宙來(lái)的中子射線(xiàn)而在P阱區(qū)PW內(nèi)產(chǎn)生電子·空穴對(duì)。因P阱區(qū)PW內(nèi)產(chǎn)生的電子·空穴對(duì)中的電子是P阱區(qū)PW的少子，故按照P阱區(qū)PW和各N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240、FL250、FL300、FL310、FL320、FL330和FL340之間的電位分布，這些電子被這些N+擴(kuò)散區(qū)收集。這時(shí)，與先有的的設(shè)計(jì)比較，一部分電子便分散在N+擴(kuò)散區(qū)FL250所占的面積內(nèi)。換言之，對(duì)存儲(chǔ)動(dòng)作起作用的其它N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240、FL300、FL310、FL320、FL330和FL340收集的電子減少，其減少的數(shù)量相當(dāng)于N+擴(kuò)散區(qū)FL250收集的電子的數(shù)量。
同樣，因P阱區(qū)PW內(nèi)產(chǎn)生的電子·空穴對(duì)中的空穴是N阱區(qū)NW的少子，故按照N阱區(qū)NW和各P+擴(kuò)散區(qū)FL100、FL110、FL120和FL150之間的電位分布，這些空穴被這些P+擴(kuò)散區(qū)收集。這時(shí)，與先有的設(shè)計(jì)比較，一部分空穴便分散在P+擴(kuò)散區(qū)FL150所占的面積內(nèi)。換言之，對(duì)存儲(chǔ)動(dòng)作起作用的其它P+擴(kuò)散區(qū)FL100、FL110、FL120和FL150收集的空穴減少，其減少的數(shù)量相當(dāng)于P+擴(kuò)散區(qū)FL150收集的空穴的數(shù)量。
特別，在形成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)FL110、FL120和N+擴(kuò)散區(qū)FL210、FL220中，若收集的電子或空穴在規(guī)定的臨界電荷以上，其節(jié)點(diǎn)電位瞬間變化，存在保持?jǐn)?shù)據(jù)反轉(zhuǎn)的危險(xiǎn)，但如上所述，因收集的電荷分散在N+擴(kuò)散區(qū)FL250和P+擴(kuò)散區(qū)FL150中，故很難達(dá)到上述臨界電荷量。結(jié)果，對(duì)于2端口SRAM存儲(chǔ)器單元的構(gòu)成，也提高了抗軟故障的能力。
此外，也可以使新追加的N+擴(kuò)散區(qū)FL250和P+擴(kuò)散區(qū)FL150與VDD線(xiàn)或GND線(xiàn)連接，對(duì)這些擴(kuò)散區(qū)加VDD電位或GND電位。
特別，當(dāng)使N+擴(kuò)散區(qū)FL250與VDD線(xiàn)連接時(shí)，因可以使N+擴(kuò)散區(qū)FL250的電位升到更高的電位，故可以加強(qiáng)收集P阱區(qū)PW內(nèi)產(chǎn)生的電子的能力。即，和不與VDD線(xiàn)連接的情況比較，可以更加減少其他N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240、FL300、FL310、FL320、FL330和FL340收集的電子的數(shù)量，可以進(jìn)一步提高抗軟故障的能力。
在以上說(shuō)明中，如圖7所示，假定虛擬的N+擴(kuò)散區(qū)FL250在構(gòu)成2端口SRAM存儲(chǔ)器單元的P阱區(qū)PW區(qū)的外緣部形成，但也可以在上述N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240和FL300、FL310、FL320、FL330、FL340之間形成。
圖8是表示這時(shí)的設(shè)計(jì)構(gòu)成的圖。再有，在圖8中，對(duì)與圖7相同的部分附加同一符號(hào)，并省略其說(shuō)明。特別，在圖8所示的設(shè)計(jì)中，在N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240和FL300、FL310、FL320、FL330、FL340之間形成的虛擬的N+擴(kuò)散區(qū)FL250與多晶硅布線(xiàn)層PL110和PL120沒(méi)有連接關(guān)系。
特別是，如圖8所示，因虛擬的N+擴(kuò)散區(qū)FL250可以在離開(kāi)由N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240構(gòu)成的擴(kuò)散區(qū)域帶的距離和離開(kāi)由N+擴(kuò)散區(qū)FL300、FL310、FL320、FL330、FL340構(gòu)成的擴(kuò)散區(qū)域帶的距離大致相等的位置上形成，故本來(lái)由兩擴(kuò)散區(qū)域帶收集的電子可以收集在虛擬的N+擴(kuò)散區(qū)FL250中，能夠提高抗軟故障的能力。
如以上說(shuō)明的那樣，若按照實(shí)施形態(tài)6的半導(dǎo)體存儲(chǔ)裝置，在2端口SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成中，因在構(gòu)成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)的附近形成對(duì)存儲(chǔ)動(dòng)作不起作用的P+擴(kuò)散區(qū)，同時(shí)在構(gòu)成存儲(chǔ)節(jié)點(diǎn)的N+擴(kuò)散區(qū)的附近形成對(duì)存儲(chǔ)動(dòng)作不起作用的N+擴(kuò)散區(qū)，所以，能得到和實(shí)施形態(tài)1同樣的效果。
再有，在以上說(shuō)明了的例子中，假設(shè)形成虛擬擴(kuò)散區(qū)，但如果象實(shí)施形態(tài)3那樣形成虛擬的阱區(qū)，也可以得到和實(shí)施形態(tài)3同樣的效果。進(jìn)而，當(dāng)如圖2或圖4所示那樣，通過(guò)配置多個(gè)實(shí)施形態(tài)6所示的2端口SRAM存儲(chǔ)器單元并使其相互對(duì)置來(lái)構(gòu)成存儲(chǔ)器單元陣列時(shí)，也可以象在實(shí)施形態(tài)2或4中說(shuō)明的那樣，在相鄰存儲(chǔ)器單元之間的邊界區(qū)形成虛擬擴(kuò)散區(qū)或虛擬阱區(qū)且為兩存儲(chǔ)器單元所共有。
此外，通過(guò)將實(shí)施形態(tài)6所示的2端口SRAM存儲(chǔ)器單元用于在實(shí)施形態(tài)5中說(shuō)明了的圖5的構(gòu)成中，可以使在與相對(duì)配置的方向垂直的方向上配置的多個(gè)存儲(chǔ)器單元之間共有虛擬擴(kuò)散區(qū)或虛擬阱區(qū)。
實(shí)施形態(tài)7.
其次，說(shuō)明實(shí)施形態(tài)7的半導(dǎo)體存儲(chǔ)裝置。實(shí)施形態(tài)7的半導(dǎo)體存儲(chǔ)裝置在特征在于不是通過(guò)使圖11所示的先有的的SRAM存儲(chǔ)器單元如圖12所示那樣在2個(gè)SRAM存儲(chǔ)器單元之間相對(duì)配置，而是通過(guò)以相同的方向配置多個(gè)SRAM存儲(chǔ)器單元來(lái)構(gòu)成構(gòu)存儲(chǔ)器單元陣列。
圖9是表示實(shí)施形態(tài)7的半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)構(gòu)成例的圖，在圖9中，特別示出呈矩陣狀配置的多個(gè)SRAM存儲(chǔ)器單元中的相鄰3個(gè)比特，對(duì)和圖11相同的部分附加同一符號(hào)并省略其說(shuō)明。如圖9所示，存儲(chǔ)器MC0、MC1、MC2分別配置在相同的方向。
因此，存儲(chǔ)器單元之間不能共有阱區(qū)，但相反，因沒(méi)有共有的必要，故可以縮小相同導(dǎo)電型的阱區(qū)的面積。即，在同一阱區(qū)內(nèi)，因α射線(xiàn)或中子射線(xiàn)的照射而產(chǎn)生的電子·空穴對(duì)的數(shù)量減少，結(jié)果，構(gòu)成存儲(chǔ)節(jié)點(diǎn)的擴(kuò)散區(qū)收集的少子的數(shù)量減少，與先有的設(shè)計(jì)構(gòu)成比較，可以提高抗軟故障的能力。
如以上說(shuō)明的那樣，若按照實(shí)施形態(tài)7的半導(dǎo)體存儲(chǔ)裝置，因在同一方向配置多個(gè)先有的1個(gè)比特的SRAM存儲(chǔ)器單元而構(gòu)成存儲(chǔ)器單元陣列，故對(duì)通過(guò)相鄰的存儲(chǔ)器單元之間共有阱區(qū)而增加的同一阱區(qū)，可以減小其面積。結(jié)果，可以減少因α射線(xiàn)或中子射線(xiàn)的照射而產(chǎn)生的電子·空穴對(duì)的數(shù)量。此外，可以使2比特的保持?jǐn)?shù)據(jù)同時(shí)反轉(zhuǎn)的危險(xiǎn)性減小，結(jié)果，可以減小發(fā)生多比特錯(cuò)誤的可能性。
再有，在以上說(shuō)明了的實(shí)施形態(tài)1、2、5和6中，也可以使虛擬N+擴(kuò)散區(qū)和虛擬P+擴(kuò)散區(qū)的各雜質(zhì)濃度比構(gòu)成晶體管電路的N+擴(kuò)散區(qū)和P+擴(kuò)散區(qū)的雜質(zhì)濃度大。例如，若是圖1，經(jīng)同一掩膜在P阱區(qū)PW中注入N型離子的雜質(zhì)，同時(shí)形成N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230、FL240和FL250，然后，將N+擴(kuò)散區(qū)FL200、FL210、FL220、FL230和FL240的部分掩蔽起來(lái)，只對(duì)N+擴(kuò)散區(qū)FL250注入N型離子，由此可以提高N+擴(kuò)散區(qū)FL250的雜質(zhì)濃度。同樣，經(jīng)同一掩膜在N阱區(qū)NW中注入P型離子的雜質(zhì)，同時(shí)形成P+擴(kuò)散區(qū)FL100、FL110、FL120和FL150，然后，將P+擴(kuò)散區(qū)FL100、FL110和FL120的部分掩蔽起來(lái)，只對(duì)P+擴(kuò)散區(qū)FL150注入P型離子，由此可以提高P+擴(kuò)散區(qū)FL150的雜質(zhì)濃度。
由此，可以將阱區(qū)產(chǎn)生的電子·空穴對(duì)拉到虛擬的N+擴(kuò)散區(qū)和虛擬的P+擴(kuò)散區(qū)，可以降低構(gòu)成存儲(chǔ)節(jié)點(diǎn)的N+擴(kuò)散區(qū)和P+擴(kuò)散區(qū)達(dá)到臨界電荷量的概率。
此外，在實(shí)施形態(tài)3、4、5和6中，即使虛擬N阱區(qū)和虛擬P阱區(qū)的各雜質(zhì)濃度比構(gòu)成晶體管電路的N阱區(qū)和P阱區(qū)的雜質(zhì)濃度大，也可以得到和上述同樣的效果。例如，若是圖3，經(jīng)同一掩膜在硅襯底中注入N型離子的雜質(zhì)，同時(shí)形成N阱區(qū)NWDNW，然后，將N阱區(qū)NW掩蔽起來(lái)，只對(duì)虛擬的N阱區(qū)DNW注入N型離子，由此可以提高虛擬的N阱區(qū)DNW的雜質(zhì)濃度。同樣，經(jīng)同一掩膜在硅襯底中注入P型離子的雜質(zhì)，同時(shí)形成P阱區(qū)PW和DPW，然后，將P阱區(qū)PW掩蔽起來(lái)，只對(duì)虛擬的P阱區(qū)DPW注入P型離子，由此可以提高虛擬的P阱區(qū)DPW的雜質(zhì)濃度。
如以上說(shuō)明的那樣，若按照本發(fā)明，可以將因α射線(xiàn)或中子射線(xiàn)的照射而在第1阱區(qū)或第2阱區(qū)產(chǎn)生的電子或空穴的一部分收集在虛擬擴(kuò)散區(qū)，因此，可以降低發(fā)生軟故障的可能性，即，在對(duì)存儲(chǔ)動(dòng)作起作用的雜質(zhì)擴(kuò)散區(qū)中，因上述電子或空穴的收集而積蓄的電荷難以達(dá)到產(chǎn)生數(shù)據(jù)反轉(zhuǎn)的臨界電荷量。
若按照下一個(gè)發(fā)明，因在相鄰存儲(chǔ)器單元之間共有的阱區(qū)上形成雜質(zhì)擴(kuò)散區(qū)且為兩存儲(chǔ)器之間所共有，故與分別形成虛擬的雜質(zhì)擴(kuò)散區(qū)的情況相比，可以減小形成該虛擬的雜質(zhì)擴(kuò)散區(qū)所必要的面積，同時(shí)，利用虛擬的雜質(zhì)擴(kuò)散區(qū)將存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)相互分隔，可以進(jìn)一步減少各存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)收集的電荷量，降低發(fā)生軟故障的可能性。此外，可以減小同時(shí)發(fā)生使2比特的保持?jǐn)?shù)據(jù)反轉(zhuǎn)的多比特錯(cuò)誤。
若按照下一個(gè)發(fā)明，即使對(duì)于多端口SRAM存儲(chǔ)器單元的設(shè)計(jì)構(gòu)成，也可以減小因虛擬雜質(zhì)擴(kuò)散區(qū)的形成而產(chǎn)生和上述同樣的軟故障的可能性。
若按照下一個(gè)發(fā)明，為了構(gòu)成多端口的晶體管存儲(chǔ)電路，在分開(kāi)配置在同一阱區(qū)上的2個(gè)雜質(zhì)擴(kuò)散區(qū)之間形成虛擬的雜質(zhì)擴(kuò)散區(qū)，所以，可以使本來(lái)是兩個(gè)擴(kuò)散區(qū)收集的電子均勻地分散到虛擬的N+擴(kuò)散區(qū)，可以提高抗軟故障的能力。
若按照下一個(gè)發(fā)明，例如通過(guò)形成使虛擬雜質(zhì)擴(kuò)散區(qū)的長(zhǎng)邊方向更長(zhǎng)的長(zhǎng)方形狀，不僅可以使該虛擬雜質(zhì)擴(kuò)散區(qū)為對(duì)置的2個(gè)存儲(chǔ)器單元之間所共有，而且可以為配置在與對(duì)置方向正交方向上的多個(gè)存儲(chǔ)器單元之間所共有。此外，當(dāng)對(duì)虛擬的雜質(zhì)擴(kuò)散區(qū)加規(guī)定的電位時(shí)，可以減少與規(guī)定的電位線(xiàn)連接的連接線(xiàn)的數(shù)量，可以使起與這些連接線(xiàn)連接作用的上層的布線(xiàn)層的設(shè)計(jì)簡(jiǎn)單，同時(shí)，可以削減連接線(xiàn)與布線(xiàn)層的形成所必要的面積，結(jié)果，可以減小各存儲(chǔ)器單元的尺寸。
若按照下一個(gè)發(fā)明，通過(guò)對(duì)虛擬的第3雜質(zhì)擴(kuò)散區(qū)加規(guī)定的電位，可以控制收集阱區(qū)內(nèi)產(chǎn)生的電子的能力。
若按照下一個(gè)發(fā)明，作為加給虛擬的第3雜質(zhì)擴(kuò)散區(qū)的規(guī)定的電位，可以使用晶體管存儲(chǔ)電路的電源電位，此外，通過(guò)使用該電源電位以上的電位，可以加強(qiáng)收集阱區(qū)內(nèi)產(chǎn)生的電子的能力。
若按照下一個(gè)發(fā)明，通過(guò)對(duì)虛擬的第4雜質(zhì)擴(kuò)散區(qū)加規(guī)定的電位，可以控制收集阱區(qū)內(nèi)產(chǎn)生的空穴的能力。
若按照下一個(gè)發(fā)明，作為加給虛擬的第4雜質(zhì)擴(kuò)散區(qū)的規(guī)定的電位，可以使用晶體管存儲(chǔ)電路的接地電位，此外，通過(guò)使用該接地電位以下的電位，可以加強(qiáng)收集阱區(qū)內(nèi)產(chǎn)生的空穴的能力。
若按照下一個(gè)發(fā)明，通過(guò)使虛擬的第3雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度比構(gòu)成晶體管存儲(chǔ)電路的第1雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度大，可以將第1阱區(qū)產(chǎn)生的空穴拉向虛擬的第3雜質(zhì)擴(kuò)散區(qū)，可以降低構(gòu)成存儲(chǔ)節(jié)點(diǎn)的第1雜質(zhì)擴(kuò)散區(qū)達(dá)到臨界電荷量的概率。
若按照下一個(gè)發(fā)明，通過(guò)使虛擬的第4雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度比構(gòu)成晶體管存儲(chǔ)電路的第2雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度大，可以將第2阱區(qū)產(chǎn)生的電子拉向虛擬的第4雜質(zhì)擴(kuò)散區(qū)，可以降低構(gòu)成存儲(chǔ)節(jié)點(diǎn)的第2雜質(zhì)擴(kuò)散區(qū)達(dá)到臨界電荷量的概率。
若按照下一個(gè)發(fā)明，可以減小因α射線(xiàn)或中子射線(xiàn)的照射而在第1阱區(qū)和第2阱區(qū)上產(chǎn)生的電子或空穴，其減少的數(shù)量相當(dāng)于對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第3阱區(qū)(P阱區(qū))和對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的第4阱區(qū)(N阱區(qū))的面積，因此，因α射線(xiàn)或中子射線(xiàn)的照射而使第1阱區(qū)和第2阱區(qū)收集的電子或空穴減少，結(jié)果，因雜質(zhì)擴(kuò)散區(qū)收集的電子或空穴減少故可以降低對(duì)存儲(chǔ)動(dòng)作起作用的雜質(zhì)擴(kuò)散區(qū)中的軟故障發(fā)生的可能性。
若按照下一個(gè)發(fā)明，因在相鄰存儲(chǔ)器單元之間形成虛擬的第3阱區(qū)或虛擬的第4阱區(qū)，故利用虛擬阱區(qū)可以將存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)相互分開(kāi)，，進(jìn)而，可以減少各存儲(chǔ)器單元的存儲(chǔ)節(jié)點(diǎn)收集的電荷量，降低軟故障發(fā)生的可能性。此外，可以減小2比特的保持?jǐn)?shù)據(jù)同時(shí)反轉(zhuǎn)的多比特錯(cuò)誤。
若按照下一個(gè)發(fā)明，即使在多端口SRAM存儲(chǔ)器單元的構(gòu)成中，也可以降低因虛擬區(qū)的形成引起的和上述同樣的軟故障發(fā)生的可能性。
若按照下一個(gè)發(fā)明，為了構(gòu)成多端口的晶體管存儲(chǔ)電路，在分開(kāi)配置在同一阱區(qū)上的2個(gè)雜質(zhì)擴(kuò)散區(qū)之間形成虛擬的雜質(zhì)擴(kuò)散區(qū)，所以，可以使上述2個(gè)雜質(zhì)擴(kuò)散區(qū)收集的電子減少，其減少量相當(dāng)于虛擬阱區(qū)產(chǎn)生的電子的數(shù)量，可以提高抗軟故障的能力。
若按照下一個(gè)發(fā)明，例如通過(guò)形成使虛擬阱區(qū)的長(zhǎng)邊方向更長(zhǎng)的長(zhǎng)方形狀，不僅可以使該虛擬阱區(qū)為對(duì)置的2個(gè)存儲(chǔ)器單元之間所共有，而且可以為配置在與對(duì)置方向正交方向上的多個(gè)存儲(chǔ)器單元之間所共有。此外，當(dāng)對(duì)虛擬阱區(qū)加規(guī)定的電位時(shí)，可以減少與規(guī)定的電位線(xiàn)連接所必要的連接線(xiàn)的數(shù)量，可以使起與這些連接線(xiàn)連接作用的上層的布線(xiàn)層的設(shè)計(jì)簡(jiǎn)單，同時(shí)，可以削減連接線(xiàn)或布線(xiàn)層的形成所必要的面積，結(jié)果，可以減小各存儲(chǔ)器單元的尺寸。
若按照下一個(gè)發(fā)明，通過(guò)對(duì)虛擬的第3阱區(qū)加規(guī)定的電位，可以控制收集阱區(qū)內(nèi)產(chǎn)生的電子的能力。
若按照下一個(gè)發(fā)明，作為加給虛擬的第3阱區(qū)的電位是規(guī)定的電位，可以使用晶體管存儲(chǔ)電路的電源電位，此外，通過(guò)使用該電源電位以上的電位，可以加強(qiáng)收集阱區(qū)內(nèi)產(chǎn)生的電子的能力。
若按照下一個(gè)發(fā)明，通過(guò)對(duì)虛擬的第4阱區(qū)加規(guī)定的電位，可以控制收集阱區(qū)內(nèi)產(chǎn)生的空穴的能力。
若按照下一個(gè)發(fā)明，作為加給虛擬的第4阱區(qū)的規(guī)定的電位，可以使用晶體管存儲(chǔ)電路的接地電位，此外，通過(guò)使用該接地電位以下的電位，可以加強(qiáng)收集阱區(qū)內(nèi)產(chǎn)生的空穴的能力。
若按照下一個(gè)發(fā)明，通過(guò)使虛擬的第3阱區(qū)的雜質(zhì)濃度比構(gòu)成晶體管存儲(chǔ)電路的第2阱區(qū)的雜質(zhì)濃度大，可以將阱區(qū)產(chǎn)生的空穴拉向虛擬的第3阱區(qū)，可以降低構(gòu)成存儲(chǔ)節(jié)點(diǎn)的第1雜質(zhì)擴(kuò)散區(qū)達(dá)到臨界電荷量的概率。
若按照下一個(gè)發(fā)明，通過(guò)使虛擬的第4阱區(qū)的雜質(zhì)濃度比構(gòu)成晶體管存儲(chǔ)電路的第1阱區(qū)的雜質(zhì)濃度大，可以將阱區(qū)產(chǎn)生的電子拉向虛擬的第4阱區(qū)，可以降低構(gòu)成存儲(chǔ)節(jié)點(diǎn)的第2雜質(zhì)擴(kuò)散區(qū)達(dá)到臨界電荷量的概率。
若按照下一個(gè)發(fā)明，因在同一方向配置多個(gè)先有的1個(gè)比特的存儲(chǔ)器單元而構(gòu)成存儲(chǔ)器單元陣列，故與過(guò)去的通過(guò)相鄰的存儲(chǔ)器單元之間共有阱區(qū)而增加的同一阱區(qū)比較，可以減小其面積。結(jié)果，可以減少因α射線(xiàn)或中子射線(xiàn)的照射而產(chǎn)生的電子·空穴對(duì)的數(shù)量，可以提高抗軟軸故障的能力。此外，可以使2比特的保持?jǐn)?shù)據(jù)同時(shí)反轉(zhuǎn)的危險(xiǎn)性減小，結(jié)果，可以減小發(fā)生多比特錯(cuò)誤的可能性。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，在由第1導(dǎo)電型的第1阱區(qū)、在上述第1阱區(qū)上形成的與上述第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與上述第1阱區(qū)相鄰的上述第2導(dǎo)電型的第2阱區(qū)和在上述第2阱區(qū)上形成的上述第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成晶體管存儲(chǔ)電路的半導(dǎo)體存儲(chǔ)裝置中，其特征在于在上述第1阱區(qū)上形成不構(gòu)成上述晶體管存儲(chǔ)電路的上述第2導(dǎo)電型的第3雜質(zhì)擴(kuò)散區(qū)，在上述第2阱區(qū)上形成不構(gòu)成上述晶體管存儲(chǔ)電路的上述第1導(dǎo)電型的第4雜質(zhì)擴(kuò)散區(qū)。
2.一種半導(dǎo)體存儲(chǔ)裝置，在將由第1導(dǎo)電型的第1阱區(qū)、在上述第1阱區(qū)上形成的與上述第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與上述第1阱區(qū)相鄰的上述第2導(dǎo)電型的第2阱區(qū)和在上述第2阱區(qū)上形成的上述第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成的多個(gè)晶體管存儲(chǔ)電路相對(duì)配置使它們分別共有上述第1阱區(qū)和上述第2阱區(qū)的半導(dǎo)體存儲(chǔ)裝置中，其特征在于在共有的上述第1阱區(qū)上形成不構(gòu)成上述晶體管存儲(chǔ)電路的上述第2導(dǎo)電型的第3雜質(zhì)擴(kuò)散區(qū)，使其為相對(duì)的晶體管存儲(chǔ)電路之間所共有，在共有的上述第2阱區(qū)上形成不構(gòu)成上述晶體管存儲(chǔ)電路的上述第1導(dǎo)電型的第4雜質(zhì)擴(kuò)散區(qū)，使其為相對(duì)的晶體管存儲(chǔ)電路之間所共有。
3.權(quán)利要求1或2記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于在上述第2阱區(qū)上形成用來(lái)構(gòu)成多端口的晶體管存儲(chǔ)電路的上述第1導(dǎo)電型的第5雜質(zhì)擴(kuò)散區(qū)。
4.權(quán)利要求3記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第4雜質(zhì)擴(kuò)散區(qū)在上述第2雜質(zhì)擴(kuò)散區(qū)和上述第5雜質(zhì)擴(kuò)散區(qū)之間形成。
5.權(quán)利要求4記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第3雜質(zhì)擴(kuò)散區(qū)和上述第4雜質(zhì)擴(kuò)散區(qū)具有延伸的形狀，使其為配置在與上述晶體管存儲(chǔ)電路間的相對(duì)的方向垂直的方向上的多個(gè)存儲(chǔ)器單元之間所共有。
6.權(quán)利要求1～5的任何一項(xiàng)記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第3雜質(zhì)擴(kuò)散區(qū)與加規(guī)定電位的電位線(xiàn)連接。
7.權(quán)利要求6記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述規(guī)定電位是上述晶體管存儲(chǔ)電路的電源電位或該電源電位以上的電位。
8.權(quán)利要求1～7的任何一項(xiàng)記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第4雜質(zhì)擴(kuò)散區(qū)與加規(guī)定電位的電位線(xiàn)連接。
9.權(quán)利要求8記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述規(guī)定電位是接地電位或該接地電位以下的電位。
10.權(quán)利要求1～9的任何一項(xiàng)記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第3雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度比上述第1雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度大。
11.權(quán)利要求1～10的任何一項(xiàng)記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第4雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度比上述第2雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度大。
12.一種半導(dǎo)體存儲(chǔ)裝置，在由第1導(dǎo)電型的第1阱區(qū)、在上述第1阱區(qū)上形成的與上述第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與上述第1阱區(qū)相鄰的上述第2導(dǎo)電型的第2阱區(qū)和在上述第2阱區(qū)上形成的上述第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成晶體管存儲(chǔ)電路的半導(dǎo)體存儲(chǔ)裝置中，其特征在于包括與上述第1阱區(qū)相鄰形成的不構(gòu)成晶體管存儲(chǔ)電路的上述第2導(dǎo)電型的第3阱區(qū)和與上述第2阱區(qū)相鄰形成的不構(gòu)成上述晶體管存儲(chǔ)電路的上述第1導(dǎo)電型的第4阱區(qū)。
13.一種半導(dǎo)體存儲(chǔ)裝置，在將由第1導(dǎo)電型的第1阱區(qū)、在上述第1阱區(qū)上形成的與上述第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與上述第1阱區(qū)相鄰的上述第2導(dǎo)電型的第2阱區(qū)和在上述第2阱區(qū)上形成的上述第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成的多個(gè)晶體管存儲(chǔ)電路配置成使上述第1雜質(zhì)擴(kuò)散區(qū)之間和上述第2雜質(zhì)擴(kuò)散區(qū)之間分別相對(duì)的半導(dǎo)體存儲(chǔ)裝置中，其特征在于包括在上述第1阱區(qū)之間與該第1阱區(qū)相鄰形成的不構(gòu)成上述晶體管存儲(chǔ)電路的上述第2導(dǎo)電型的第3阱區(qū)和在上述第2阱區(qū)之間與該第2阱區(qū)相鄰形成的不構(gòu)成晶體管存儲(chǔ)電路的上述第1導(dǎo)電型的第4阱區(qū)。
14.權(quán)利要求12或13記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于在上述第2阱區(qū)上形成用來(lái)構(gòu)成多端口的晶體管存儲(chǔ)電路的上述第1導(dǎo)電型的第5雜質(zhì)擴(kuò)散區(qū)。
15.權(quán)利要求14記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第4阱區(qū)在上述第2雜質(zhì)擴(kuò)散區(qū)和上述第5雜質(zhì)擴(kuò)散區(qū)之間形成。
16.權(quán)利要求15記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第3阱區(qū)和第4阱區(qū)具有延伸的形狀，使其為配置在與晶體管存儲(chǔ)電路間的相對(duì)的方向垂直的方向上的多個(gè)存儲(chǔ)器單元之間所共有。
17.權(quán)利要求12～16的任何一項(xiàng)記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第3阱區(qū)與加規(guī)定電位的電位線(xiàn)連接。
18.權(quán)利要求17記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述規(guī)定電位是上述晶體管存儲(chǔ)電路的電源電位或該電源電位以上的電位。
19.權(quán)利要求12～18的任何一項(xiàng)記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第4阱區(qū)與加規(guī)定電位的電位線(xiàn)連接。
20.權(quán)利要求19記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述規(guī)定電位是接地電位或該接地電位以下的電位。
21.權(quán)利要求12～20的任何一項(xiàng)記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第3阱區(qū)的雜質(zhì)濃度比上述第2雜質(zhì)擴(kuò)散區(qū)的濃度大。
22.權(quán)利要求12～21的任何一項(xiàng)記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述第4阱區(qū)的雜質(zhì)濃度比上述第1阱區(qū)的雜質(zhì)濃度大。
23.一種半導(dǎo)體存儲(chǔ)裝置，在配置多個(gè)由第1導(dǎo)電型的第1阱區(qū)、在上述第1阱區(qū)上形成的與上述第1導(dǎo)電型不同的第2導(dǎo)電型的第1雜質(zhì)擴(kuò)散區(qū)、與上述第1阱區(qū)相鄰的上述第2導(dǎo)電型的第2阱區(qū)和在上述第2阱區(qū)上形成的上述第1導(dǎo)電型的第2雜質(zhì)擴(kuò)散區(qū)構(gòu)成的晶體管存儲(chǔ)電路的半導(dǎo)體存儲(chǔ)裝置中，其特征在于各晶體管存儲(chǔ)電路配置成在與上述第1阱區(qū)和上述第2阱區(qū)的邊界線(xiàn)垂直的方向上且具有相同的面向。
全文摘要
本發(fā)明的目的在于得到一種能提高抗軟故障的能力的半導(dǎo)體存儲(chǔ)裝置。在構(gòu)成存儲(chǔ)節(jié)點(diǎn)的P+擴(kuò)散區(qū)FL110、FL120的附近形成對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的P+擴(kuò)散區(qū)FL150,同時(shí),在構(gòu)成存儲(chǔ)節(jié)點(diǎn)的N+擴(kuò)散區(qū)FL210、FL220的附近形成對(duì)存儲(chǔ)動(dòng)作不起作用的虛擬的N+擴(kuò)散區(qū)FL250。因此,可以使上述虛擬的N+擴(kuò)散區(qū)FL250收集因α射線(xiàn)或中子射線(xiàn)的照射而在P阱區(qū)PW上產(chǎn)生的一部分電子,同時(shí),使上述虛擬的P+擴(kuò)散區(qū)FL150收集因α射線(xiàn)或中子射線(xiàn)的照射而在N阱區(qū)NW上產(chǎn)生的一部分空穴。
文檔編號(hào)H01L21/8244GK1388587SQ0211880
公開(kāi)日2003年1月1日 申請(qǐng)日期2002年4月28日 優(yōu)先權(quán)日2001年5月28日
發(fā)明者新居浩二, 奧田省二 申請(qǐng)人:三菱電機(jī)株式會(huì)社