專利名稱：交叉點二極管存儲陣列尋址制造技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字存儲電路領(lǐng)域，具體地說，涉及交叉點二極管存儲陣列中用于訪問存儲元件的尋址和讀出電路的制造技術(shù)檔案庫存儲器的一種適當(dāng)形式在共同未決的題為“非易失性存儲器”的美國專利申請第######號(代理人備審案件目錄表編碼HP100002367)中作了描述，其內(nèi)容作為參考包括在本文中。其中描述的存儲系統(tǒng)以低成本提供檔案庫存儲器的大容量只寫存儲器。這部分地是通過以下方法實現(xiàn)的避免使用硅襯底，以大大降低工藝復(fù)雜性并減低表面密度。存儲系統(tǒng)包括由形成在塑料襯底上的集成電路層的疊層堆棧構(gòu)成的存儲模塊。每一層都有交叉點二極管存儲陣列，陣列中存儲數(shù)據(jù)的讀出是從存儲模塊上單獨的集成電路遙控進行的。為了尋址，讀出和寫入各存儲模塊層陣列中所有的存儲元件，需要一種復(fù)用方案，以避免存儲模塊和遙感電路間過多的互連。
在傳統(tǒng)的集成電路中，復(fù)用是由晶體管合成的邏輯門來完成的。但在一個基于二極管的交叉點存儲陣列中不希望有晶體管，因為這會增加所需的處理工藝而增加制造成本。一些附加的處理材料可能與交叉點陣列中使用的其它材料不兼容。例如，用來形成交叉點存儲陣列的塑料襯底和有機半導(dǎo)體，有可能被制造晶體管所需的溫度而破壞，或被濕法蝕刻工藝使用的某些溶劑所損壞。最近，LaewrenceLivermore實驗室的研究人員展示了在塑料襯底上制造薄膜晶體管的方法，但其需要的工藝過程比制造二極管的過程復(fù)雜得多，因而更加昂貴。
靜電微繼電器已被開發(fā)來作許多應(yīng)用，包括汽車應(yīng)用的功率繼電器，以及儀器和自動測試設(shè)備的小信號交換。在Wong，JO-Ey，等人的“功率應(yīng)用的靜電激勵MEMS開關(guān)”(微電機系統(tǒng)，2000，MEM’00.Thirteen IEEE.2000)和Zavracky，P.M.等人的“用鎳表面微加工制造的微機械開關(guān)”(微電機系統(tǒng)雜志，1997.6(1)p3-9)中對靜電微繼電器系統(tǒng)都作了描述。這種技術(shù)的主要優(yōu)點是低功耗和制造簡單。這種開關(guān)有可能用作存儲地址復(fù)用電路，雖然這種器件的制造工藝比制造二極管陣列更重要，尤其是如果需要低接觸電阻的話。
另一種地址復(fù)用的可能性，碼字尋址，包括已用來將到象素顯示的互連減至最少的許多途徑。例如，在國際專利申請公開WO98/44481的說明書和美國專利5,034,736中對這種系統(tǒng)都作了描述。一般來說，碼字尋址需對尋址線和陣列電極的比例以及選中和非選中電極之間的串?dāng)_作出折衷。雖然這些解決方案并不能提供以2為底的對數(shù)型減少互連，但它們可提供優(yōu)于10∶1的電極對地址線的比例，同時維持4∶1的相互串?dāng)_率。雖然這些解決方案實現(xiàn)起來很簡單，因為它們只涉及兩級金屬和電阻網(wǎng)絡(luò)，但對于給定數(shù)量的被尋址線它們需要比前述實際復(fù)用方案更多數(shù)量的地址線。這些方案的另一缺點就是在被尋址和未被尋址的存儲元件之間產(chǎn)生的串?dāng)_，這就使讀出和寫入某一特定的存儲元件非常困難。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的原理，提供一種集成電路結(jié)構(gòu)，它包括具有第一導(dǎo)線和第二導(dǎo)線的第一導(dǎo)線層和具有與第一和第二導(dǎo)線成交叉關(guān)系的第三導(dǎo)線的第二導(dǎo)線層。至少在第三導(dǎo)線與第一和第二導(dǎo)線的交叉處、包含至少一種半導(dǎo)體材料的中間層插在第一和第二導(dǎo)線層之間，以便在第一和第二導(dǎo)線與第三導(dǎo)線的各交叉點通過中間層形成第一和第二電路元件。在交叉點處第一，第二和/或第三導(dǎo)線的幾何結(jié)構(gòu)應(yīng)是在通過第一和第二電路連接元件施加預(yù)定電信號時，第一電路連接元件在電阻方面相對于第二電路連接元件而言產(chǎn)生永久的重大變化。
第一，第二和/或第三導(dǎo)線最好具有這樣的幾何結(jié)構(gòu)、使得所述預(yù)定電信號通過第一電路連接時比通過第二電路連接時產(chǎn)生較大的電流密度。
在本發(fā)明的一種優(yōu)選形式中，第一，第二和/或第三導(dǎo)線具有這樣的幾何結(jié)構(gòu)、使得與第一和第三導(dǎo)線的交叉點相比，第二和/或第三導(dǎo)線的寬度在交叉點區(qū)域處增寬。
在本發(fā)明的一種形式中，在施加所述預(yù)定的電信號之后，第一電路連接元件比第二電路連接元件具有顯著地高的電阻。
在本發(fā)明的另一形式中，在施加所述預(yù)定的電信號之后，第一電路連接元件比第二電路連接元件具有顯著地低的電阻。
所述電路連接元件最好包括在中間層形成的二極管。
本發(fā)明還提供了一種形成集成電路連接元件的方法。形成第一、第二和第三導(dǎo)線，第一和第二導(dǎo)線與被具有至少一種半導(dǎo)體材料的中間層隔開的第三導(dǎo)線交叉，在各第一和第二導(dǎo)線與第三導(dǎo)線的交叉點處通過中間層形成第一和第二電路連接元件。這樣控制交叉點處第一，第二和/或第三導(dǎo)線的幾何結(jié)構(gòu)，使得當(dāng)通過第一和第二電路連接元件施加預(yù)定電信號時，第一電路連接元件在電阻方面相對于第二電路連接元件而言產(chǎn)生永久的重大變化。
在本發(fā)明的一種形式中，這樣控制第一，第二和/或第三導(dǎo)線的幾何結(jié)構(gòu)，使得形成第一電路連接元件的交叉點的截面積小于形成第二電路連接元件的交叉點的截面積，以便所述預(yù)定電信號在第一電路連接元件中比在第二電路連接元件中產(chǎn)生顯著地高的電流密度。
最好在形成第一電路元件的交叉點區(qū)域中使第一和/或第三導(dǎo)線的寬度變窄。
所述第一和第二電路元件最好各自包含在所述層中形成的二極管。
根據(jù)本發(fā)明，還提供了一種形成電路的方法，所述方法包括形成第一導(dǎo)線；以及形成多條與第一導(dǎo)線交叉的第二導(dǎo)線。第一和第二導(dǎo)線在交叉點處被具有至少一種半導(dǎo)體材料的中間層分隔開。這樣控制第一導(dǎo)線和/或第二導(dǎo)線的幾何結(jié)構(gòu)，使得當(dāng)在第一和第二導(dǎo)線之間施加預(yù)定的電信號時根據(jù)其幾何結(jié)構(gòu)在所述層中產(chǎn)生重大相對的永久性變化。
控制所述幾何結(jié)構(gòu)包括控制第一和/或第二導(dǎo)線在交叉點的寬度。例如，可以這樣控制線寬、使得多個所述交叉點的第一和第二導(dǎo)線的重疊區(qū)域包括大面積和小面積交叉點。
在優(yōu)選實施例中，施加預(yù)定的電信號的結(jié)果是該層在各小面積交叉點之間的區(qū)域內(nèi)經(jīng)歷電阻的重大的永久性變化。
根據(jù)本發(fā)明，還為具有陣列電極線的交叉點存儲陣列提供一種尋址電路，該尋址電路包括至少一條排列成與這些陣列電極線交叉的地址線，所述陣列電極線和至少一條地址線在各交叉點處被具有至少一種半導(dǎo)體材料的中間層分隔開，其中，在所述交叉點處通過所述中間層形成電路元件，在交叉點處，這樣構(gòu)成所述至少一條地址線和/或各陣列電極線的幾何結(jié)構(gòu)、使得通過電路元件施加預(yù)定的電信號導(dǎo)致所選電路元件的電阻根據(jù)所述幾何結(jié)構(gòu)有重大改變。
所述幾何構(gòu)造可以包括至少一條地址線和/或至少一條陣列電極線在交叉點處的增寬或變窄部分。
電路元件最好包括由所述層形成的各個二極管。
在優(yōu)選實施例中，在變窄的地址線和/或陣列電極線的交叉點處形成的電路元件由于施加預(yù)定電信號而經(jīng)歷電阻值的顯著變化。
本發(fā)明還提供形成尋址電路的方法。該方法包括形成第一組導(dǎo)線；以及形成與所述第一組導(dǎo)線交叉的第二組導(dǎo)線，使得所述第一和第二導(dǎo)線具有各個交叉點，在交叉點處第一和第二組導(dǎo)線被具有至少一種半導(dǎo)體材料的中間層分隔。這樣控制第一和/或第二導(dǎo)線的幾何結(jié)構(gòu)、使得所述交叉點包括具有不同幾何結(jié)構(gòu)的第一組和第二組交叉點。該方法還包括通過第一和第二導(dǎo)線施加預(yù)定的電信號，從而在第一組交叉點中、但不在第二組交叉點中發(fā)生電阻的顯著的永久性改變。
所述控制幾何結(jié)構(gòu)最好包括在所選定的一些交叉點處形成第一和/或第二導(dǎo)線的寬度變窄部分。
在以下的說明中，提到“數(shù)據(jù)”時應(yīng)理解，所謂“數(shù)據(jù)”根據(jù)上下文可由各種不同方式來代表。例如，在存儲元件中，“數(shù)據(jù)”可由電壓電平，磁狀態(tài)，或諸如電阻等物理特性來代表，該物理特性代表一種諸如電壓和電流電平或轉(zhuǎn)變成讀出電路等可測量的效果。另一方面，在總線上或在傳輸過程中這種“數(shù)據(jù)”可能是一種電流或電壓信號的形式。另外，文中的“數(shù)據(jù)”在多數(shù)情況下基本上具有二進制性質(zhì)，這樣可以方便地以“0”和“1”來代表。但應(yīng)了解實際上，二進制狀態(tài)可能由相對不同的電壓、電流和電阻等來代表，而且不論某一具體實際表現(xiàn)形式代表著“0”和“1”，一般它是非物質(zhì)的。
本發(fā)明的優(yōu)選實施例包括尋址電路，其形成方法，以及在上述共同未決的美國專利中描述的存儲系統(tǒng)中使用的那類尋址交叉點二極管存儲陣列的方法。為了提供對本發(fā)明的透徹理解，以下就以這一種存儲系統(tǒng)為內(nèi)容進行詳細(xì)說明，雖然本專業(yè)的技術(shù)人員會明白本發(fā)明不限于僅應(yīng)用于所述結(jié)構(gòu)。只寫存儲系統(tǒng)在諸如數(shù)碼相機和便攜式數(shù)碼音響電器等應(yīng)用中作數(shù)據(jù)存儲特別有用的便攜式、價格便宜且穩(wěn)定的存儲系統(tǒng)以示于

圖1的方框圖中的存儲卡10來實現(xiàn)。存儲系統(tǒng)最好包括在工業(yè)標(biāo)準(zhǔn)的便攜式接口卡中(例如PCMCIA或CF)，這樣，它就可在具有這種接口的現(xiàn)有和將來的產(chǎn)品中使用。存儲卡10具有I/O接口接插件12，通過它可在卡10和與其連接的裝置2之間進行通信。該接口接插件連接到接口和控制電路14，該接口和控制電路14連接到可拆卸的存儲模塊20。存儲模塊20提供用于只寫數(shù)據(jù)存儲的電路。接口和控制電路14包括對每個可拆卸存儲模塊20進行控制、對接、檢測并對卡中接收到的錯誤碼作糾錯編碼(ECC)等的電路。存儲模塊20這樣插入存儲卡的插口中，使得可以從中取出并用另一存儲模塊20更換。插入存儲卡后，存儲模塊20通過內(nèi)部接口16連接到接口和控制電路14。
只寫存儲是指，數(shù)據(jù)只能一次有效地寫入存儲器，然后就保留不變。在多種形式的存儲器中，并不絕對都是存儲進的數(shù)據(jù)在最初寫入之后就根本不能改變，但一般不能任意改變，本專業(yè)的技術(shù)人員都了解這一點。例如，大多數(shù)只寫存儲器都制造成每一存儲器元件都處于第一個二進制狀態(tài)(例如代表二進制數(shù)據(jù)“0”)，在寫入過程中選中的存儲元件改變成第二個二進制狀態(tài)(例如代表二進制數(shù)據(jù)“1”)。通常存儲器中從第一個二進制狀態(tài)到第二個二進制狀態(tài)的改變是不可逆的，這樣一旦寫入一個數(shù)據(jù)“1”，它就不能再改變回數(shù)據(jù)“0”。這就限制了數(shù)據(jù)寫入存儲器后對已存儲數(shù)據(jù)所能作的改變，在存儲器中任意數(shù)據(jù)只能寫入一次，以后，例如數(shù)據(jù)“0”只能改變成數(shù)據(jù)“1”，反過來就不行。
由于存儲模塊20包含只寫存儲器，所以它很適用于數(shù)據(jù)存儲后需保持不變的檔案庫存儲器。這有點象照相膠片，一旦圖象存儲其上，顯影的底片就可作為永久記錄保存。因此，一旦存儲模塊20的全部容量充滿了數(shù)據(jù)，再作數(shù)據(jù)存儲就需換另一個。也可簡單地更換裝置2中的整個存儲卡10，但那就意味著接口和控制電路，以及存儲卡構(gòu)件都和存儲模塊20一起存了檔。為了降低數(shù)據(jù)存儲的費用，最好存儲系統(tǒng)中可重復(fù)使用的比較貴的元件不要永久地連接到實際的存儲器上，故此在優(yōu)選實施例中，存儲模塊20可從存儲卡上取下。這樣存儲卡10的主體涉及一次性費用，而插入其中的存儲模塊20卻造價低廉，如以下所討論。
控制/接口電路14通常類似于“AT”型磁盤控制電路，還包括糾錯(ECC)和檢測管理功能，以及操作存儲模塊20所需的功能。這些功能包括--向存儲模塊寫入包括設(shè)定寫入電壓、設(shè)定允許寫入線以及控制電源撤消(stripping)；--通過將邏輯地址轉(zhuǎn)換成存取物理存儲器位置所需的地址線圖案的方法對存儲器尋址；--讀出線輸出端的數(shù)據(jù)讀出處理，和--需要的話作并行—串行轉(zhuǎn)換。
控制/接口電路14還可以提供仿效可重寫存儲卡某些特性的功能，例如邏輯刪除數(shù)據(jù)文件等?？刂?接口電路14的這些功能在例如定制集成電路中實現(xiàn)起來都不困難。上述所需功能從以下對存儲模塊20的結(jié)構(gòu)和操作的說明就可更充分地理解。
為了存儲卡10中控制/接口電路14和存儲模塊20之間的連接，還提供了內(nèi)部接口16。物理上，內(nèi)部接口16接納存儲模塊并提供控制/接口電路和存儲模塊之間的電連接?？梢圆捎煤线m的插頭和插座裝置，但最恰當(dāng)?shù)慕Y(jié)構(gòu)主要取決于需作連接的實際數(shù)量。存儲模塊上的連接觸點可以在其外表面形成，例如下文所述，以啟動邊沿連接模式或網(wǎng)格焊臺陣列(LGA)連接。本專業(yè)的技術(shù)人員都知道，多種連接方案都有可能，實現(xiàn)起來不會有太大困難。只寫存儲模塊存儲模塊20可以利用本發(fā)明的原理很便宜的制造出來，從而提供數(shù)據(jù)存儲的低單位成本。為了保持存儲器的低成本而同時具有高的存儲器容量，考慮到了諸如材料和工藝成本等數(shù)個因素。存儲模塊20的這些特性在下面進行討論，從存儲模塊20的一般結(jié)構(gòu)開始。
存儲模塊20的方框圖示于圖2，存儲模塊20連接到控制/接口電路14。為了增加給定基底面積的存儲模塊的存儲容量，模塊20由層疊的層22的堆棧構(gòu)成。每一層22都具有陣列25或提供數(shù)據(jù)存儲的存儲元件陣列。每一層還包括尋址電路30，它通過存儲系統(tǒng)內(nèi)部接口將各存儲陣列連接到控制/接口電路14。每一層的尋址電路啟動較少的存儲模塊的各層之間以及從存儲模塊到外部電路的互連線，這樣就便于制造并可降低成本。
圖3是存儲模塊20的剖面立體圖，示出存儲模塊的電路和層的可能的物理結(jié)構(gòu)。每一層22包括在襯底50上形成的存儲陣列25和尋址電路30。存儲陣列25包括存儲元件26的矩陣。尋址電路30包括位于存儲陣列25的各正交邊附近的行和列復(fù)用電路部分。輸入/輸出(I/O)引線40也在制造過程中在襯底上形成。在存儲模塊20中，行I/O引線從行復(fù)用電路部分延伸到襯底的第一鄰近邊，列I/O引線從列復(fù)用電路部分延伸到襯底的第二鄰近邊。每一引線40在相應(yīng)的接觸片42處終止，接觸片42的一部分暴露在襯底50的邊沿。
多個層22以相同取向?qū)盈B在一起。通過導(dǎo)電接觸元件55電接觸到疊層的接觸片42的暴露部分，圖3中以部分剖面圖的形式示出。接觸元件55沿存儲模塊20的側(cè)面延伸，與各個層22的平面相交。圖中所示的每一個接觸元件55電連接到堆棧中多層的相應(yīng)的接觸片。接觸元件55可用來通過存儲系統(tǒng)內(nèi)部接口16把存儲模塊20連接到控制/接口電路14。
在存儲模塊的優(yōu)選實施例中，每一層22的襯底50由諸如塑料(例如聚酰胺，聚脂)或金屬(例如復(fù)有介質(zhì)層的不銹鋼膜)等薄的便宜的材料形成。下面將會對在襯底上形成集成電路(例如存儲器陣列和復(fù)用/去復(fù)用電路)以及將各層組合成存儲模塊的過程做更詳細(xì)說明。前面對制造過程和材料的討論是對存儲模塊電路，特別是存儲陣列和元件以及集成復(fù)用方案進行說明。只寫存儲陣列在存儲模塊20的每一層上形成存儲元件26的陣列25。存儲陣列包括行線和列線的規(guī)則矩陣，每個行/列的相交處有存儲元件。圖4是有列線60和行線62的部分存儲陣列25的示意圖。每一列線和行線之間接有存儲元件26，其細(xì)節(jié)示于圖4的放大部分。在存儲陣列的優(yōu)選實施例中，每一存儲元件26包括與二極管元件66串聯(lián)的熔絲元件64。熔絲元件64提供存儲元件的實際存儲效果，而二極管元件66便于利用列/行線對存儲元件尋址做數(shù)據(jù)的讀出和寫入。
存儲陣列25的工作如下制造時，每個存儲元件26具有導(dǎo)電的熔絲元件64。熔絲元件64的導(dǎo)通狀態(tài)代表一個二進制數(shù)據(jù)狀態(tài)，比如說，數(shù)據(jù)“0”。為了向存儲陣列寫入數(shù)據(jù)，利用列/行線對需存儲數(shù)據(jù)的每一存儲元件尋址，于是其中的熔絲元件“燒斷”，使其處于非導(dǎo)通狀態(tài)。熔絲元件的非導(dǎo)通狀態(tài)代表另一個二進制數(shù)據(jù)狀態(tài)，比如說，數(shù)據(jù)“1”。在大多數(shù)情況下，熔絲燒斷是單向過程，這就使存儲器成為一次性存儲，如上所述。例如通過選定的行線把預(yù)定電流加到選定的列線上來進行數(shù)據(jù)寫入操作，該電流足以燒斷直接使該行線和列線互連的存儲元件的熔絲。利用行線和列線對存儲元件尋址并感測哪些存儲元件是導(dǎo)通的(數(shù)據(jù)“0”)和哪些存是不導(dǎo)通的(數(shù)據(jù)“1”)就可從存儲陣列讀出數(shù)據(jù)。更通常的是，存儲元件的二進制數(shù)據(jù)狀態(tài)由“導(dǎo)通”電阻和“非導(dǎo)通”電阻之比率來區(qū)別。
下面將指出，雖然上述說明是指存儲陣列的熔絲元件作成低電阻狀態(tài)而后燒斷造成高電阻狀態(tài)，同樣也可以利用以相反方式工作的“抗熔斷”元件來制造存儲陣列。在這種情況下，存儲元件制造成高電阻狀態(tài)，而后燒斷成低電阻狀態(tài)。每個存儲元件的抗熔絲也與二極管串聯(lián)，理由同上。此時，二極管和抗熔絲是分隔開的，因為在抗熔絲燒斷后還需要二極管的功能。
熔絲或抗熔絲的一個必需特性是在某一臨界電流閾值它的電阻在高態(tài)和低態(tài)之間(或相反)發(fā)生不可逆的改變。電阻的改變應(yīng)是顯著的要有幾個數(shù)量級。熔絲的臨界電流應(yīng)可由器件的面積控制。器件的面積可以簡單地用行電極和列電極相交處的面積來確定，或可用光刻法定義。熔絲和二極管元件可由多種薄膜連續(xù)淀積在行電極和列電極之間來形成。各個存儲元件形成在行電極和列電極相交處。雖然熔絲和二極管層是淀積成覆蓋整個區(qū)域的連續(xù)薄膜，但可用多種方法(激光燒熔，光刻，軟光刻)作出它們的圖案以減少各器件間的串?dāng)_。
陣列的每個存儲元件26中的二極管元件66利用列/行線唯一地協(xié)助對存儲元件進行尋址作數(shù)據(jù)的讀出和寫入。如果在列/行交叉點存儲元件中沒有二極管，就會有電流通路通過給定的行線和列線之間的許多存儲元件。但是，在二極管元件形成通過每個存儲元件的單向?qū)щ娡返那闆r下，單一的行線和單一的列線就可用來唯一地確定單個存儲元件的地址。換句話說，形成從一行線到一列線的電路就使電流可以只通過單個的存儲元件。借助通過該電路施加預(yù)定的“數(shù)據(jù)寫入”電流，存儲元件中的熔絲就被燒斷，把數(shù)據(jù)“0”變成數(shù)據(jù)“1”。而且，通過檢測電路中的電阻，就可確定存儲元件的熔絲是斷了還是原封未動，從而讀出數(shù)據(jù)“1”或數(shù)據(jù)“0”。
這樣，二極管66在讀出和寫入操作中消除了存儲陣列中存儲元件之間的串?dāng)_。另外二極管的非線性電流-電壓(I-V)特性改善了數(shù)據(jù)讀出的信-噪比(SNR)，有助于遙感和碼字尋址。存儲模塊中的數(shù)據(jù)是以遙控的方式讀出的，因為讀出電路是處在單獨的集成電路包含的接口和控制電路14中。而且，如下面所描述的，置換二極管邏輯也用于利用復(fù)用/去復(fù)用電路來對存儲元件進行尋址，以便減少存儲模塊20和接口和控制電路14之間所需的連接數(shù)目。
在本文中有時稱存儲陣列為交叉點陣列存儲器，這是考慮到其結(jié)構(gòu)的緣故，圖5是該優(yōu)選實施例的存儲陣列的一個存儲單元的簡化平面圖。交叉點陣列存儲器的基本結(jié)構(gòu)包括兩層正交的多個等距平行導(dǎo)線，中間隔有一半導(dǎo)體層。這兩組導(dǎo)線形成行電極和列電極，相互疊交的方式是每個行電極僅在正好一處與列電極相交。在每個交叉點，在行電極(圖5的62)和列電極(圖5的60)之間通過半導(dǎo)體層(圖5的75)作電連接，起二極管和串聯(lián)熔絲的作用。陣列中的所有二極管這樣取向、使得如果在所有行電極和所有列電極之間加共用電位，則所有二極管的偏置方向相同。熔絲元件可以作為一個當(dāng)臨界電流流過時會開路的單獨的元件，或也可將其組合進二極管的作用中。
雖然通常在本說明書中提到半導(dǎo)體層時都是指的單數(shù)，但實際上可采用不同材料的多層。這些層可包括各種結(jié)構(gòu)的諸如金屬和介質(zhì)等非半導(dǎo)體材料。適合于實現(xiàn)所需功能的材料和結(jié)構(gòu)在其它地方做說明。
圖6是交叉點只寫存儲陣列的示意圖。該圖示出一個8行乘8列的陣列。如果電壓如圖所示加在行和列電極上(即所有的列電極都是電壓V，只有一個是-V，而所有的行電極都是電壓-V，只有一個是V)，那么，只有一個二極管被正向偏置。在圖6所示的情況下，只有陣列左上角的二極管(90)被正向偏置。最上一行和最左一列的二極管上沒有偏壓，陣列中其余的二極管都被反向偏置。這就構(gòu)成了陣列的尋址方案。如果電流在有這些電壓的二極管的行和列中間流過，左上角二極管的熔絲保持不變(例如，代表數(shù)據(jù)“0”)。相反，如果沒有電流在該結(jié)構(gòu)中流過，則相應(yīng)的二極管/熔絲就會燒斷(例如，代表數(shù)據(jù)“1”)。調(diào)整加到陣列電極上的電壓幅度，就可使更大的電流流過所選二極管。如果該電壓引起的電流超過熔絲的閾值電流，則熔絲燒斷，從而改變存儲元件的狀態(tài)。這就構(gòu)成了寫入存儲器的方法。
燒斷存儲陣列中熔絲的實際電流(或為得到此電流所需的電壓)在制造時應(yīng)可預(yù)計并可控制。由于通過存儲元件的電流密度是作用因素，所以元件燒斷時所加的電壓/電流就可通過改變元件的交叉點面積來調(diào)節(jié)。例如，如果交叉點電極的相交截面積減小，為達到燒斷熔絲的臨界電流密度所需施加的電流/電壓也就相應(yīng)減小。這種方案可用在存儲電路設(shè)計和制造中以確?？梢允┘又粺龜嗨璧慕徊纥c熔絲的控制電壓。存儲陣列尋址電路為了簡化對存儲模塊的互連，最好使用復(fù)用尋址方案來訪問存儲元件。換句話說，最好是存儲陣列的每個存儲元件都可通過比陣列行線和列線總數(shù)要少的尋址線從外部電路唯一尋址。為此目的，復(fù)用和去復(fù)用電路(30)也和存儲陣列一起被包括在同一襯底上。最好復(fù)用和去復(fù)用電路由與存儲陣列兼容的邏輯族構(gòu)成，以便維持簡單的制造工藝。事實上，如下所述，確有可能用存儲陣列中用的同樣簡單的器件來構(gòu)成復(fù)用和去復(fù)用電路。
在該優(yōu)選實施例中，地址的復(fù)用/去復(fù)用功能是用以下要描述的稱為置換二極管邏輯的邏輯方案進行的。圖7示出以熔絲和二極管串聯(lián)來代表的單個只寫存儲元件102。存儲元件102接在行電極104和列電極106之間。行地址二極管邏輯電路110連接到行電極104，列地址二極管邏輯電路120連接到列電極106。如圖所示，行地址電路110包括連接在行電極和工作電壓(pull-up voltage)+V之間的電阻元件112。行地址電路110還包含多個行解碼二極管114，它們的正極接在行電極上，而負(fù)極分別由以X，Y和Z表示的行地址輸入電壓來控制。列地址二極管邏輯電路120的構(gòu)成形式類似，有一電阻元件122從列電極106連接到反偏壓(pull-down voltage)-V。多個列解碼二極管124的負(fù)極連接到列電極，正極則由以A，B和C表示的列地址輸入電壓來控制。
首先考慮行地址電路110，在此電路中邏輯電平+V和-(V+ΔV)作為行地址輸入電壓(X，Y，Z)。顯然，如果電壓+V代表邏輯“1”，行地址電路110就象一個“與”門，其二極管負(fù)極(X，Y，Z)為輸入端，行電極104為輸出端。僅當(dāng)所有三個行地址輸入端(X，Y，Z)都為高時，行電極104才為高(+V)。同理，列地址電路120起負(fù)邏輯“與”門作用。此時，如果在列地址輸入端(A，B，C)上加邏輯電平-V和-(V+ΔV)，當(dāng)所有三個輸入都是-V時，列電極106的輸出只能是-V。如果行地址輸入端(X，Y，Z)都把負(fù)極電壓+V都加到二極管114上，且列地址輸入端(A，B，C)都把正極電壓-V都加到二極管124上，則存儲元件102被選中。雖然圖7只示出三個輸入電路，但此尋址方案可擴展到包括任意數(shù)量的輸入端。
圖8示出一個8×8只寫存儲陣列150，具有如上所述的作尋址存儲元件的連接的行和列電極。為便于參考，存儲陣列150的列電極標(biāo)為G0至G7，行電極標(biāo)為H0至H7。每一行(X，Y，Z)和每一列(A，B，C)有三個尋址組。每一尋址組有兩個互補的尋址節(jié)點(例如A1和A2)，每一節(jié)點連接到8個相應(yīng)的行/列電極中的四個。節(jié)點與行/列電極的連接形式各尋址組各不相同。在圖8的實例中連接形式如下

列電極地址節(jié)點連接

行電極地址節(jié)點連接列電極與列尋址節(jié)點之間的連接各包括一個二極管，其連接如152所示，而從行電極到行尋址節(jié)點的連接各包括一個二極管，其連接如154所示。大多數(shù)這些二極管在圖8中未示出，以免過于復(fù)雜。雖然此實例的布局顯示地址線都連接到陣列中電極的一端，但地址線也可一樣方便地連接到電極的任一端或兩端(陣列側(cè)面)。
通過在尋址節(jié)點上加電壓來對存儲陣列150尋址。只在每個尋址組的一個節(jié)點上施加啟動電壓。這樣就允許以關(guān)于圖7所述的方式只選擇陣列150中的一個存儲元件。多存儲模塊層尋址上述用于讀出被尋址的存儲元件的狀態(tài)的系統(tǒng)取決于被尋址的二極管存儲元件是行和列電極之間唯一的電流通路。但如果在存儲模塊中使用并行尋址，就有可能在行和列地址線間有不止一條導(dǎo)通通路，這就會使該讀出方案的使用很困難。所以，在下面提出一種檢測被尋址的存儲元件的改進的方法和系統(tǒng)。
如上所述，此處公開的存儲模塊的優(yōu)選結(jié)構(gòu)包括多層的堆棧。每一層都包括只寫存儲陣列，各不同層的陣列共用同樣的地址線以減少需與外部電路連接的數(shù)量。因此，即使在單個陣列中一個給定地址唯一尋址一個存儲元件，在多個并聯(lián)尋址陣列中，多個存儲元件可被尋址，每一層一個。這樣作還有另外兩個理由。第一，由于能夠并行讀出m層，所以為獲得給定的串行比特率所需的讀寫速率就被m除。第二，如果存儲器的每一層都需要單獨的地址線，那么從層到層和從存儲器模塊到接口和控制電路的連接數(shù)量會多得無法管理。
并行尋址困難的一個較好的解決方案涉及到在接有地址二極管的同一節(jié)點上包括對每行和/或列電極接上附加的讀出二極管。每行讀出二極管的另一端連接到共用的行讀出線，同理，每列的讀出二極管未接至列電極的那一端連接到共用的列讀出線。被尋址存儲元件的狀態(tài)可由或者行讀出二極管、或者列讀出二極管或者二者進行檢測。由于較好的陣列結(jié)構(gòu)的對稱性，從此處的說明可知行和列電極在功能上實際上是等效的。
被尋址存儲位的狀態(tài)是由通過讀出線流到適當(dāng)選擇的偏壓點的電流而決定的。為使電流通過任一讀出線，必須滿足兩個條件(1)必須對所述二極管存儲元件尋址，(2)該元件的熔絲必須處于高電阻態(tài)。在所有其他情況下，二極管不被尋址，而且，不論熔絲的狀態(tài)如何，相應(yīng)的行和/或列讀出二極管都不被正向偏置，也不會導(dǎo)通電流。因此，如果單一讀出線連接到所有的行(或列)電極且在行和列陣列中尋址一個存儲元件，那么該存儲元件的狀態(tài)就可毫不含糊的被確定。
利用行和列讀出線既提供了冗余度又不會影響讀出過程的速度，從而改善了信號檢測的容限。應(yīng)當(dāng)指出，對行或列電極增加另外的讀出線，和/或在讀出線和行和列電極間增加額外的并聯(lián)二極管，也可增加冗余度。
圖9示出利用上述技術(shù)的尋址和讀出電路的示意圖。圖中示出只寫存儲陣列的多個存儲元件260，它們連接到按上述方法制造來對存儲陣列尋址的各自的行和列尋址電路270，280。電路250還包括共用行讀出線274和共用列讀出線284。共用行讀出線274通過各行讀出二極管272連接到每一個存儲陣列行電極。具體地說，每個二極管272的正極連接到相應(yīng)的行電極，其負(fù)極連接到共用行讀出線。同理，列讀出二極管282從共用列讀出線284連接到存儲陣列的各列電極。二極管282的負(fù)極連接到各列電極，其正極連接到共用列讀出線。
在圖示的實例中，中心存儲元件(262)被尋址。這是因為存儲元件262是與被尋址電路選中的行和列電極都相連接的存儲元件。如圖所示，存儲元件262對應(yīng)的尋址電路中沒有一個行或列地址二極管由于所加電壓而導(dǎo)通。如果存儲元件262的熔絲燒斷，則電流就會流過讀出二極管272，282，以及行和列讀出線274和284。如果中心存儲元件保持不變狀態(tài)，則不論陣列中任何其它存儲元件的熔絲狀態(tài)如何，行和列讀出線中都不會有電流流過。在此情況下，沒有電流通過對應(yīng)于被尋址存儲元件的讀出二極管，且所有其它存儲元件都未選中，因為尋址方案確保只有一個地址二極管會導(dǎo)通，從而保證對應(yīng)的讀出二極管被反向偏置。
對于上述檢測方案，利用專用讀出二極管時，從檢測的觀點來看各個數(shù)據(jù)二極管的漏電并不特別重要，更重要的是在有源讀出線上的非活性讀出二極管的漏電流。因為，對于有N個元件的陣列而言，每條讀出線上只有sqrt(N)個讀出二極管，適中數(shù)量的電源條(power spply stripe)就可將此問題減少到易于管理的程度，特別是對整流比約為106的二極管。尋址電路制造交叉點二極管陣列由襯底材料構(gòu)成，在所述襯底材料上淀積被構(gòu)成圖案的金屬層。這一層是行或列電極層。然后涂敷半導(dǎo)體層。理想的是這一層是由不需構(gòu)成圖案的材料形成，但根據(jù)二極管的間距，膜厚，和材料性質(zhì)，可能也需構(gòu)成圖案。在以下的說明中，假定半導(dǎo)體層不需被構(gòu)成圖案。最后，加上其電極與第一金屬層的電極成正交的第二個有圖案的金屬層。這種結(jié)構(gòu)示于前述圖5所示的存儲陣列單元。
本發(fā)明的優(yōu)選實施例使上述復(fù)用及讀出方案能夠用交叉點二極管陣列所需的同樣工藝進行制造。具體地說，從制造的觀點來看，該復(fù)用及讀出方案的一個重要方面是它們可以利用復(fù)用及讀出二極管作為通道來實現(xiàn)。傳統(tǒng)的兩層互連需要有一種介質(zhì)材料放置在作有圖案并加工成有導(dǎo)通通道穿通的兩金屬層之間。這種工藝需要此二金屬層以及介質(zhì)材料的精確對準(zhǔn)。利用復(fù)用及讀出二極管作為通道，本發(fā)明的優(yōu)選實施方案在制造過程中不再需要用到介質(zhì)，對準(zhǔn)容限也可放寬。
圖10是具有上述形式的復(fù)用及讀出電路的交叉點存儲陣列的布局圖。該簡化圖示出了一個二階尋址的9x9交叉點二極管陣列的行電極、列電極、行讀出線、列讀出線、行地址線、列地址線。如圖所示，列電極502和行電極504相互正交，它們形成在由半導(dǎo)體層隔開的各層上。在電極交叉點形成二極管，構(gòu)成交叉點二極管存儲陣列506。每個交叉點二極管可以從通常的導(dǎo)通態(tài)轉(zhuǎn)換成“熔斷”高阻或開路態(tài)，這就是用來向存儲器陣列寫入數(shù)據(jù)的方法。為使二極管從導(dǎo)通態(tài)轉(zhuǎn)成開路態(tài)，在二極管的正向偏置方向上通過一個超過某一臨界電流密度的電流。在該圖中，在交叉點未發(fā)生變化的二極管元件用“0”表示，熔斷的二極管元件用“X”表示。圖示的該交叉點存儲陣列中沒有存儲數(shù)據(jù)，故其中所有的二極管都是原封未動的。
考慮到與對準(zhǔn)有關(guān)的實際原因，最好是調(diào)整行或列電極的寬度，而不是地址線的寬度。如果調(diào)整地址線的寬度，則調(diào)整必需在行/列線之間間距的范圍內(nèi)進行、使得兩相鄰二極管不致無意間被熔斷。而且，使行/列線從矩陣的對側(cè)伸出可使寬度調(diào)整加倍，有助于增加編程過程的裕度。另外，通過選擇特定的連接布局，可以保證不會有兩條連續(xù)的從陣列任一側(cè)伸出的線同時被加寬，進一步增加了編程的裕度。最后，地址和讀出線比其他行或列線要寬，因為它們需要傳導(dǎo)更大的電流，并在諸如寫入時的尋址操作或地址編程操作期間不會失效。他們也可具有更大的間距以減輕對準(zhǔn)的容限。
行和列電極從交叉點陣列伸出，終止在上拉/下拉電阻508處(對應(yīng)于圖7的電阻112，122)。與存儲陣列和終結(jié)電阻之間列電極交叉的是多條列地址線510和至少一條列讀出線512。列地址線和列讀出線與行電極形成在同一導(dǎo)線層上，這樣在它們與列電極交叉處其間就形成二極管結(jié)。由列讀出線形成的二極管元件對應(yīng)于圖9的二極管282，由列地址線形成的二極管對應(yīng)于圖9的二極管280。通過以下方法形成上述地址線組/節(jié)點配置把選中的列地址線元件熔斷，保留所需的二極管連接原封不動(如果是抗-熔絲，形成選擇性的連接，保留其他為高阻抗?fàn)顟B(tài))。這種尋址電路的編程可在電路制造后最后完成，如下述。
同樣，行電極504也與行地址線514和行讀出線516交叉。行地址線和行讀出線與列電極形成在同一導(dǎo)線層上，形成行地址二極管(例如圖9的270)和行讀出二極管(例如圖9的272)。
在制造時，在每一列地址線和每一列電極之間以及每一行地址線和每一行電極之間形成二極管結(jié)。但是，為了實現(xiàn)上述的組/節(jié)點尋址方案，需要在尋址線和陣列電極之間只維持選中的二極管連接?？稍陔娐分圃熘笸ㄟ^熔斷某些地址二極管而保留選中的二極管連接原封不動，來最終完成選中連接的“編程”。
電極寬度調(diào)整的另一方面是所有地址二極管(以及讀出二極管)必須能耐受會熔斷數(shù)據(jù)二極管的電流。這種情況發(fā)生在二極管正被寫入的條(stripe)中未被尋址的行或列電極上的地址二極管。那些二極管分流正用來寫入選中二極管的同一電流。相應(yīng)地，所有地址和讀出二極管必須大于數(shù)據(jù)二極管，但有一些可甚至更大些以便上述編程過程的進行。
所有地址二極管都制造成與行/列電極并聯(lián)。如果所有二極管都相同，則當(dāng)在行/列電極和地址線之間施加公共電位時，類似電流會流過每一二極管。但如果二極管有不同的有效面積，雖然它們?nèi)猿休d著大致相同的電流，但卻有不同的電流密度。在這種情況下，就會有電流超過某些二極管的臨界電流密度，導(dǎo)致它們?nèi)蹟?，但保留其它二極管原封不動。這種特性被開發(fā)，如下述，以使地址網(wǎng)絡(luò)可被編程。有利的是，本發(fā)明的優(yōu)選實施例不僅提供了在地址二極管、讀出二極管、和行與列電極之間建立適當(dāng)連接的方法，而且也確保了二極管的正極和負(fù)極均恰當(dāng)取向以實現(xiàn)上述的二極管的邏輯功能。
圖11示出正交電極交叉點的各種構(gòu)造，示出為了改變在交叉處形成的二極管的有效面積而改變正交電極寬度的途徑。圖中未示出分隔垂直和水平電極的半導(dǎo)體層。中間一行的交叉點308，310，312具有標(biāo)稱的交叉面積，即其電極的寬度既不加寬也不變窄。這些電極交叉點在集成電路中形成標(biāo)稱的正常大小的二極管。上面一行電極交叉點302，304，306在交叉點的電極部分變窄。具體地說，交叉點302有變窄的垂直電極部分，交叉點306有變窄的水平電極部分，而交叉點304的垂直和水平電極都變窄。這些電極交叉點形成集成電路中較小的二極管。在較小的二極管中，減小的正極和/或負(fù)極面積導(dǎo)致電極間半導(dǎo)體層截面積的減小。這就意味著通過二極管的較小的電流會引起二極管達到其臨界電流密度，致使二極管熔斷而不導(dǎo)通。另一方面，交叉點314，316，318具有較寬的正極和/或負(fù)極面積，意味著這樣形成的二極管可承載比正常電流大的電流而不會達到其臨界電流密度。有一些面積比其他二極管大的二極管也是很好的，這不僅是為了編程的原因。例如，地址和讀出二極管可以更大一些以改善其強度和制造成品率。
一般公認(rèn)，熔斷一個給定的交叉點二極管所需的實際臨界電流密度取決于好幾個因素，不僅僅是交叉點正極和負(fù)極的大小。例如，半導(dǎo)體層用的材料和層厚也會影響需要什么電流密度來熔斷一個給定的二極管。但是，假定半導(dǎo)體材料特性和層厚在集成電路面積上都是相對一致的，二極管電極面積的大小可用來控制相對于其它具有不同電極面積的二極管的擊穿二極管所需的電流電平。
圖12示出兩層集成電路導(dǎo)線的結(jié)構(gòu)，示明為什么只改變一個正交電極的寬度來改變二極管的有效面積就特別有利。圖的上部是兩個行電極和兩個列電極的交叉。行電極與一對行地址線交叉，列電極與一對列地址線交叉。圖中列電極和行地址線垂直伸出，它們形成在第一導(dǎo)線制造層。行電極和列地址線水平伸出，它們形成在第二導(dǎo)線制造層。圖的下部是同樣的導(dǎo)線結(jié)構(gòu)，但水平導(dǎo)線相對于垂直電極稍稍傾斜，這種情況制造時可能發(fā)生。
行和列電極的間距一般選擇為制造光刻工藝等可支持的最小值，以便獲得最大的存儲器陣列密度。但地址線的間距可相對較大，因為它們數(shù)量較少，不會嚴(yán)重影響存儲密度。示于圖12的結(jié)構(gòu)策略包括以較大間距(相對于行和列間距)隔開的等寬地址線。然后，調(diào)整行和列電極在整個長度上的寬度，使之與地址線間距可相比擬，那么在平直移動和旋轉(zhuǎn)時行與列層間所需的對準(zhǔn)都可大大減少。如圖下部所示，用這種技術(shù)形成的器件交叉點部分對于對準(zhǔn)幾乎不敏感，且地址線對于不對準(zhǔn)的敏感度與地址線的間距成反比。
圖13是存儲模塊層600的方框結(jié)構(gòu)布局圖，示出各電路元件相對定位的實例。存儲陣列602位于中心，在其周邊是地址/讀出線604，上拉/下拉電阻606和電源調(diào)線連接(power supply stripingcoupling)608。在這些電路的外圍有接觸片610用作外部互連。從上述說明可知，層600的構(gòu)造特別簡單，行/列電極通過地址/讀出電路，電阻和調(diào)線連接從陣列伸出到互連接觸片。地址和讀出線的結(jié)構(gòu)類似，所有二極管電路元件都在導(dǎo)線交叉點處自動形成(有一些二極管隨后在編程時要熔斷，如上所述)。應(yīng)當(dāng)知道，描述存儲模塊層的這些圖不是按比例的，雖然尋址讀出和條電路(striping circuitry)在圖中作了放大，但是這種電路一般只占層面積的約5-10％。
圖14更詳細(xì)的示出存儲模塊層布局的一部分。此處，示出具有列電極612和行電極613的存儲陣列602的一部分。列電極與列讀出線614和列地址線616交叉，形成地址/讀出電路604。在606，在列電極中形成上拉/下拉電阻。列電極安排成條形，其中電極組連接到各電源終端608a，608b。行電極的結(jié)構(gòu)類似(未示出)。通過一次只把電源加到存儲陣列的一部分(子-陣列)，從而選中該部分，可以把電源調(diào)線連接(power supply striping connection)用作尋址方案的一部分，也可作為減少漏電流的機制。
假定地址線和電源線都通過總線(共用)連接到存儲模塊的所有各層，對每一層的某一位尋址并在有源子陣列(取決于電源調(diào)線)中使電源從讀出電平選通到寫入電平，就可寫入數(shù)據(jù)。但對不同的層必須能寫入不同的數(shù)據(jù)狀態(tài)，利用讀出線拉低存儲元件二極管/熔絲需受保護的那些層上的電壓，就可作到這一點。這意味著讀出二極管必須能耐受能燒斷存儲陣列元件的電流。所以，讀出二極管就制造成具有較大的截面積，以減小通過其上的電流密度。集成電路結(jié)構(gòu)再回到圖3，現(xiàn)說明存儲模塊的物理結(jié)構(gòu)。如上所述，存儲模塊20的優(yōu)選形式具有多個堆疊的層22，每一層都有在塑料(聚合物)襯底50上形成的存儲陣列。雖然并不是必須用聚合物作襯底材料，之所以選用它們是因為這些材料能夠以較低的成本生產(chǎn)和加工。襯底50可用各種商用聚合物材料形成，最好是薄片材的形狀?？捎米饕r底50的典型聚合物材料包括，但不限于聚酰胺，例如從杜邦公司獲得的KaptonTM；聚醚砜(PES)；聚丙烯酸脂(PAR)；聚醚酰亞胺(PEI)，例如通用電氣的UltemTM；聚乙烯萘酯(polyethylenenaphthalate)(PEN)；聚乙烯對鈦酸鹽(PET)；聚脂對鈦酸鹽，例如杜邦公司的MylarTM；聚四氟乙烯(PTFE)，例如杜邦公司的TeflonTM；聚碳酸脂，例如通用電氣的LexanTM；聚氯乙烯(PVC)；聚脂薄膜，例如Orica的MelinexTM；以及其它已知的在塑料襯底上形成電路的技術(shù)中使用的聚脂膜和聚合物膜。襯底最好較薄，以便能“成卷”加工，例如厚度大約為0.01mm到0.05mm。
存儲陣列25和尋址電路30可按照金屬-半導(dǎo)體-金屬(MSM)工藝在塑料襯底50上形成。MSM工藝產(chǎn)生兩層有圖案的導(dǎo)電金屬電路層，這兩層中間有一層或多層半導(dǎo)體材料。在金屬層交叉并與半導(dǎo)體層相對的一面接觸的位置，在金屬層之間就形成了二極管結(jié)。MSM二極管集成電路的生產(chǎn)在例如國際專利申請公開No.WO99/39394，題目為“X-Y可尋址電微開關(guān)陣列和利用它們的傳感器矩陣”中有所說明。該文件的內(nèi)容作為參考詳盡地包括在本文內(nèi)。
有多種不同的材料可用作存儲模塊的半導(dǎo)體層，有一些在前述公開中已列出。有機和無機材料都可用作半導(dǎo)體層。無機材料包括例如非晶硅和鍺材料，已知在光生伏打電池領(lǐng)域這種材料有類似的應(yīng)用。但人們喜歡選用有機半導(dǎo)體材料是因為它們能在較低的溫度下加工，這就更適合在塑料襯底上成形。在此應(yīng)用中有機材料的其它可能的有利條件是1)可以通過改變化學(xué)結(jié)構(gòu)而改變的電子性能，2)高度各向異性的體導(dǎo)電率，從而不需將半導(dǎo)體膜構(gòu)成圖案，以避免元件和元件間的串?dāng)_，和3)有可能利用半導(dǎo)體作為導(dǎo)電粘結(jié)劑來組成交叉點結(jié)構(gòu)。例如，聚酰胺襯底材料可以耐受在高達約300℃溫度下加工，但其他可能的諸如PEN和PET等襯底材料限于大約130-150℃的最大加工溫度。所以，對既定應(yīng)用的半導(dǎo)體材料的選擇取決于所選的襯底材料。一般來說，能在低于150℃溫度下加工(如，淀積和必要的話構(gòu)成圖案)的半導(dǎo)體材料都可與多數(shù)適用的襯底相兼容。
在存儲模塊中可用作半導(dǎo)體層的有機材料實例包括由copperpthalocyanine (CuPc) 和PTBCI (3，4，8，10-perylenetetracarbonxilic-bis-benzimidazole)組成的雙層。其他可與CuPc結(jié)合使用的備選材料是PTCDA(3，4，9，10-perylenetetracarboxilicdanhydride)，和BTQBT[(1，2，5-thiadiazolo)-p-quinobis(1，3-dithiole)]。各層還可以用以下材料形成TPD(N，N’-diphenyl-N，N’-bis(3-methylphenyl)1-1’biphenyl-4，4’-diamine；α-NPD(4，4’-bis[N-(1-napthyl)-N-phenyl-amino]biphenyl)，和四苯(TPP(5，10，15，20-tetraphenyl-21H，23H-porphine))。其他材料也可用于本發(fā)明的目的，這對本專業(yè)的技術(shù)人員顯而易見。
圖15是存儲模塊一部分的簡化的立體圖，示出其一般結(jié)構(gòu)。圖上示出形成在第一金屬層的襯底50上的一對電極導(dǎo)線70。在第一金屬層上形成兩層半導(dǎo)體材料72，74。由疊加在半導(dǎo)體層72，74上的第二金屬層形成與導(dǎo)線70相交的導(dǎo)線76。在第一和第二金屬層的導(dǎo)線70和76之間夾有半導(dǎo)體材料的地方，形成二極管元件。在圖15中所示半導(dǎo)體層是連續(xù)的，但如果所用半導(dǎo)體材料相對膜厚具有低的體電阻率，使得橫向漏電流與擬在電極交叉處通過薄膜的電流相比甚為可觀，則需將半導(dǎo)體層做成圖案。
在存儲陣列中由半導(dǎo)體層形成的二極管最好既作為二極管(如圖4的66)又作為存儲元件的熔絲(64)。此時，半導(dǎo)體層需完成熔絲的功能，即在預(yù)定條件下，二極管結(jié)特性不可逆轉(zhuǎn)地變到高阻抗態(tài)。例如，在存儲器寫入操作時，可用通過二極管的高于某一電流密度閾值的電流密度來擊穿二極管，將其導(dǎo)通特性改變到高阻抗。可以這樣工作的電極/半導(dǎo)體/電極層狀結(jié)構(gòu)的實例是(2000埃)Au/(800埃)CuPc/(800埃)PTCB/(200埃)BCP/(3600埃)Ag式中，CuPc是copper pthalocyanine，PTCB是3，4，9，10-perylnetetracarboxilic-bis-benimidazole，BPC是bathocuproine。
另一種方法是，也可用抗-熔絲元件構(gòu)造以相反方式工作的存儲陣列，其中存儲元件制造成高阻抗態(tài)，然后被寫入導(dǎo)致低阻抗態(tài)。例如可用摻(如p+-n-i或n+-p-i)非晶硅層結(jié)構(gòu)作半導(dǎo)體層，需要時它可允許存儲元件實際上被擦除或重寫。這些結(jié)構(gòu)在例如P.G.Lecomber等的“非晶硅結(jié)中的開關(guān)機理”(非晶體固體雜志，Journalof Non-Crystalline Solids 77&78(1985)pp1373-1382)，和題目為“利用成形電壓的非易失性非晶半導(dǎo)體存儲器件”的美國專利4,684,972中都有說明，這些文件的內(nèi)容作為參考明確包括進本文中。層制造工藝存儲模塊中每一層都利用快速而便宜的工藝制造有助于獲得成本低廉的產(chǎn)品。例如利用柔性聚合或金屬(帶介質(zhì)膜)材料的薄帶(thin web)狀襯底就可采用較便宜的成卷制造工藝。
以下稱為壓紋和拆下的技術(shù)最初是開發(fā)來制造獨特的鹵化銀基的照相膠片PolaroidTM。這種技術(shù)可以有利地應(yīng)用來生產(chǎn)交叉點存儲陣列的行和列電極以及地址/讀出線，因為它能在經(jīng)濟的成卷加工工藝中在塑料帶(plastic web)上生產(chǎn)亞微米大小的部件。微壓紋工藝的一個實例在題為“定向能量用于真空微壓紋中”的美國專利6,007,888中做了說明，其內(nèi)容以參考文件包括與本文中。另一方法是，也可用傳統(tǒng)的光刻工藝，但在生產(chǎn)環(huán)境下目前這種工藝的最小特性尺寸限于大約25微米。
壓紋拆下(emboss liff/off)工藝示于以下敘述的圖16至22的各步驟。所述工藝以厚度小到10微米的塑料薄帶700開始(圖16)。第一步是用有微米級特征的圖案壓制襯底。壓制用一輥軸進行，輥軸上有通過類似于為CD-ROM注塑成型工藝生產(chǎn)母片所用的傳統(tǒng)高分辨率光刻工藝在其表面上確定的特征。圖16示出壓制后塑料襯底700的一部分，示出壓制的特征槽702。壓制在襯底上的圖案對應(yīng)于例如存儲陣列的一個導(dǎo)線層和地址/讀出線電路。
薄帶700用蒸發(fā)、濺射、汽相淀積等方法鍍復(fù)導(dǎo)體(如金屬)材料704。鍍覆蓋層可包括一層薄膜或形成堆棧的數(shù)層薄膜。總淀積薄膜厚度小于壓制特征(702)的深度。圖17示出薄帶700在淀積后導(dǎo)體鍍覆蓋層704覆蓋其表面以及壓制的特征702中。淀積工藝的性質(zhì)導(dǎo)致塑料覆蓋層的非均勻性，壓制特征的側(cè)壁上的覆蓋層厚度比與薄帶平行的表面上的厚度要薄。這對以后的拆下步驟很重要。
在拆下步驟中，復(fù)有壓敏粘結(jié)劑(未示出)的第二層塑料膜706與第一薄帶700相接觸。第二層膜粘結(jié)到膜704的所有各點，但在壓制的特征702中覆蓋層凹陷處除外。然后剝離第二薄膜，如圖18所示，從第一襯底上移去覆蓋層704，但在壓制區(qū)中的凹陷部分708除外。這個過程取決于兩個因素。第一個因素是壓敏粘結(jié)劑與覆蓋層704形成的結(jié)合力比覆蓋層與在其上淀積的薄膜700的表面形成的結(jié)合力要強。第二個因素是要求導(dǎo)體材料覆蓋層在壓制特征的側(cè)壁足夠薄，可使這些區(qū)域破裂，而不是從壓制凹陷702中把覆蓋層部分708拉出去。
此時，有兩層可用的有圖案的導(dǎo)電薄膜附在塑料襯底上。圖19示出拆下后留在壓制襯底700上的作有圖案的覆蓋層708。如果需要有圖案的導(dǎo)體708從壓制的特征凸出塑料襯底，就需要另一次拆下。這種可選擇進行的拆下的第一步是在壓制襯底700的表面作一個塑料材料的相似覆蓋層710。這一步的結(jié)果示于圖20。在這一步中，第二種塑料材料710流入圖案特征中并粘附在其余有圖案導(dǎo)體708的暴露表面。當(dāng)塑料層710從壓制襯底剝離時，如圖21所示，它把有圖案的導(dǎo)體708和它一起拉開。圖22示出具有圖案的導(dǎo)體708凸出其上的(倒置的)第二塑料襯底。
上述壓制/拆下工藝可用來為每個存儲模塊層制造兩個分離的導(dǎo)體層。然后通過在兩個導(dǎo)體層間作一半導(dǎo)體層就完成了存儲模塊層(22)。例如，如上所述，可以在一個襯底的導(dǎo)體圖案上覆蓋提供二極管結(jié)和熔絲功能的一層或多層材料，然后使另一襯底的導(dǎo)體圖案與半導(dǎo)體層的暴露表面物理接觸。這種過程示于圖23，24和25。
在圖23中，示出兩個子層802和804，它們可用壓制/拆下工藝分別形成。子層802包括在襯底806上形成的第一導(dǎo)體結(jié)構(gòu)808，它形成存儲電路的一個導(dǎo)體層。例如，導(dǎo)體結(jié)構(gòu)808可包括列電極、行地址線和行讀出線，還有與之相關(guān)的接觸片和連接點。子層804包括在襯底810上形成的第二導(dǎo)體結(jié)構(gòu)812。第二導(dǎo)體結(jié)構(gòu)可包括行電極、列地址線和列讀出線，還有與之相關(guān)的接觸片和連接點。
為形成二極管結(jié)和熔絲功能的一個(或一些)半導(dǎo)體層示于圖24，該層淀積在第一子層802的襯底806上的第一導(dǎo)體結(jié)構(gòu)上。這樣在第一導(dǎo)體結(jié)構(gòu)和半導(dǎo)體層的一側(cè)形成了電接觸。然后第二子層804倒置放在已淀積的半導(dǎo)體層上方，使第二導(dǎo)體圖案與半導(dǎo)體層的另一側(cè)接觸。第一和第二子層的電極導(dǎo)體彼此相交(例如正交)，以形成如上所述的交叉點結(jié)。由于電路結(jié)構(gòu)都是從其間的交叉點二極管和互連形成的，所以第一和第二子層間不需要精密的對準(zhǔn)容限。這樣就形成了圖5中在820示出的完成的存儲模塊層。然后可把多個這種層組裝成一個存儲模塊，如下述。
根據(jù)實際選擇的半導(dǎo)體材料，子層可以用半導(dǎo)體材料作為粘結(jié)劑相互粘結(jié)。小分子量的半導(dǎo)體材料已顯示能與接觸子層結(jié)合得相當(dāng)強。另一種方法是，在使用塑料襯底材料時，塑料子層材料可用加熱法粘結(jié)在一起。
從以下對存儲模塊組件的說明可更充分的了解到，最好接觸片在橫向上相對較寬以使存儲模塊中各層間易于對準(zhǔn)。但是，在上述壓制/拆下過程中，對于可制成沒有粘附在壓制區(qū)導(dǎo)體層(708)的拆下薄膜(706)的壓制區(qū)寬度有一個極限。所以，最好接觸片由一系列交叉的導(dǎo)體(在單一導(dǎo)體層上)形成，以避免這種困難。存儲模塊制造工藝制造存儲模塊涉及到把多層存儲器堆疊成一個互連的三維存儲模塊。根據(jù)制造存儲器所用的工藝，堆疊可以用在同一襯底上淀積多個交錯層的方法實現(xiàn)，也可把各在其自身襯底上制成的完整的層(如上所述)平疊在一起。授予Thomson-CSFDE的美國專利5,640,760提到了這后一種方法。堆疊和互連技術(shù)可從Irvine SensorsCorporation of Costa Mesa(california)獲得，其工藝的各方面在例如美國專利5,424,920；5,701,233和5,953,588中有說明。堆疊和互連技術(shù)也可從法國3D Plus of Buc獲得。
圖26示出按本發(fā)明的實施例從上述多個層22制造存儲模塊的過程400的通用步驟。過程400從制造好的集成電路層402開始，該電路層具有在塑料襯底406上形成的存儲陣列和尋址電路404。它還有互連引線408從電路404的輸入和輸出接點伸出到各個線性排列的接觸片410。層402還包括穿過襯底406形成的對準(zhǔn)孔412。層402最好經(jīng)過測試以確保其上的電路功能正常再送去組裝成存儲模塊。
在過程400的下一步，利用穿過對準(zhǔn)孔412伸出的對準(zhǔn)桿422把多個層402相互對準(zhǔn)并堆疊，形成堆疊層420。堆疊層420可包括多個按同一取向排列的多個相同的層402。用環(huán)氧樹脂等材料把堆疊層的各層疊加在一起，環(huán)氧樹脂使各層結(jié)牢在其對準(zhǔn)位置并形成密封塊430。
用高精度鋸或其他切割方法通過圖中432所示的線從塊430上切去端頭和側(cè)邊。如圖中堆疊層420的頂層上所示，塊430的切割面通過接觸片410的線伸出，這樣從切割塊側(cè)面的疊層的每一層暴露出接觸片410的端面。切割后的塊示于440，示明每一層的接觸片410的暴露端頭。應(yīng)當(dāng)理解，在這些簡化的圖中的特征并不按相對比例示出，某些特征，為了便于圖示，例如暴露的接觸片部分是夸大的。
切割塊440鍍復(fù)一導(dǎo)電金屬覆蓋層，例如鎳/鋁合金，形成鍍復(fù)塊450。金屬覆蓋層對鍍復(fù)前暴露在切割塊440側(cè)面的接觸片410的端頭形成電連接。最后，用例如激光刻槽工藝從鍍復(fù)塊450上除去部分金屬覆蓋層。金屬片的保留部分462提供了塊中各層的接觸片之間的互連。可以用任何所需的方式將金屬鍍層構(gòu)成圖案，例如在存儲模塊各層的尋址輸入端之間提供共用連接以及連接至I/O線等的單獨連接等。460示出一個完整的存儲模塊，圖中保留的金屬片部分462的外表面提供了與外部電路、例如圖1中的接口和控制電路14的接口的電連接。一般考慮本文敘述之存儲系統(tǒng)具有數(shù)個特性使它特別適用于需要數(shù)據(jù)存儲的便攜式電器，例如數(shù)碼相機(靜態(tài)相片和/或錄象)，數(shù)碼音樂錄放機(例如MP3重放機)，個人數(shù)碼助理(PDA)，便攜式電話等。該存儲系統(tǒng)能提供足夠這些電器使用的數(shù)據(jù)存儲容量，而且能以相對較低的成本生產(chǎn)。數(shù)據(jù)可寫入存儲器然后就永遠被保存。這樣，就可為便攜式電器用的永久檔案數(shù)據(jù)存儲提供低成本高容量的存儲裝置(例如100MB到1GB)。
數(shù)據(jù)存儲是由利用低廉的材料和工藝低成本生產(chǎn)的存儲模塊提供的。存儲模塊由許多層形成，每一層都具有交叉點存儲陣列。許多層堆疊起來形成單一存儲模塊(例如即使僅僅在小型閃存(CompactFlash)卡的結(jié)構(gòu)中，也可能有多達60層左右)，這樣就可使存儲模塊具有比單層存儲數(shù)據(jù)容量大許多倍的容量。每一層都形成在諸如塑料或介質(zhì)涂復(fù)的金屬等價廉的柔性襯底上。這些比傳統(tǒng)的單晶硅襯底要便宜得多，而且可以采用比較快速和低廉的制造工藝。每一層上形成的電路，包括交叉點存儲陣列和關(guān)聯(lián)的尋址電路，都設(shè)計成能用不復(fù)雜的工藝制造的簡單結(jié)構(gòu)。具體地說，存儲陣列和尋址電路都按照置換二極管邏輯規(guī)范設(shè)計，以使二者可用相同的簡單工藝制造。
存儲模塊的每一層有兩組電極導(dǎo)線，分布在各自的層上，中間有半導(dǎo)體層隔開。電極布置成正交矩陣，并且在每對交叉點電極的交叉點上、在半導(dǎo)體材料中形成存儲元件。半導(dǎo)體層可以低溫加工，以適應(yīng)于塑料襯底，半導(dǎo)體層可以是非晶硅材料，或由一種或多種有機半導(dǎo)體材料構(gòu)成。在由半導(dǎo)體層隔開的電極層交叉點處，在兩電極導(dǎo)線之間形成整流結(jié)。每一整流結(jié)可以認(rèn)為是一個與熔絲串聯(lián)的二極管，這種結(jié)形成存儲陣列和置換二極管邏輯尋址電路的基礎(chǔ)。尋址/復(fù)用電路的構(gòu)造應(yīng)是制造后加電信號時選擇的電路互連可以被切斷或形成，從而在尋址方案所需的電極和地址線之間形成所選的二極管互連。
存儲模塊層用簡單和低廉的加工工藝生產(chǎn)。通過使用柔性塑料或金屬襯底，在所述層上制造電路時就可成卷的加工。尋址電路的二極管邏輯允許在同一襯底上使用制造存儲陣列和尋址電路的同樣工藝。接觸片和導(dǎo)線也在襯底上形成，構(gòu)成與電路的外部連接。多個層相互堆疊在一起。然后作出外部接點的印制線的圖案，使之與存儲模塊層邊沿的接觸片形成電連接，于是存儲模塊就完成了。這些接點的印制線與各層上的電路相連，提供了對外部電路的連接。
存儲模塊每一層上包含的尋址電路減少了讀出或?qū)懭朊恳粚拥拇鎯υ璧耐獠靠纱嫒〉膶ぶ肪€的數(shù)量。這樣對于大存儲容量模塊而言，存儲模塊各層之間以及連接到外部電路都只需可管理數(shù)量的互連。例如，利用所述二極管邏輯尋址方案，100,000,000比特的存儲陣列可用56條外部尋址線來尋址。還采用電源調(diào)線，其中，電源每次只加到一部分存儲陣列上。這樣可形成部分存儲陣列尋址方案，在數(shù)據(jù)讀出時也減少了陣列中的漏電流。
接口和控制電路與存儲模塊分開，例如作成傳統(tǒng)的集成電路或電路形式。接口和控制電路包括產(chǎn)生加到存儲模塊上的尋址信號的尋址電路和讀出存儲數(shù)據(jù)的讀出電路。讀出方案是基于電流電平，而不是基于電荷。這就使讀出電路能更容易地從存儲模塊遠程讀出數(shù)據(jù)。而且，數(shù)據(jù)存儲基于存儲元件熔絲燒斷時的大電阻變化，這種變化提供了較大的感測信號。
存儲模塊的結(jié)構(gòu)在維持本發(fā)明原則的同時可有多種可能的變化。在所述實施例中，每一層上制造一個存儲陣列，然后多個層一層一層對準(zhǔn)并相互堆疊在一起。每一層也可包含不止一個存儲陣列，各層也可用諸如扇-折式等不同方式堆疊。在某些應(yīng)用中，也可把多個電路層構(gòu)建在一個襯底上。
在不背離后附的權(quán)利要求書定義的本發(fā)明的范圍內(nèi)的情況下，對本專業(yè)的技術(shù)人員，顯而易見，利用本發(fā)明的原理時同時可對所述電路，結(jié)構(gòu)，布局和加工工藝等作許多其它的改變。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，它包括具有第一和第二導(dǎo)線的第一導(dǎo)線層；具有與所述第一和第二導(dǎo)線成交叉的第三導(dǎo)線的第二導(dǎo)線層；以及至少在所述第三導(dǎo)線與所述第一和第二導(dǎo)線相交處在所述第一和第二導(dǎo)線層之間具有至少一種半導(dǎo)體材料的中間層；其中，在所述交叉點處的所述第一、第二和/或三導(dǎo)線的幾何結(jié)構(gòu)是這樣的，使得當(dāng)通過所述第一和第二電路連接元件加預(yù)定的電信號時，所述第一電路連接元件相對于所述第二電路連接元件發(fā)生顯著的永久性電阻變化。
2.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于這樣構(gòu)成所述第一，第二和/或第三導(dǎo)線的幾何結(jié)構(gòu)，使得所述預(yù)定電信號通過所述第一電路連線時產(chǎn)生的電流密度大于通過所述第二電路連線時產(chǎn)生的電流密度。
3.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于這樣構(gòu)成所述第一，第二和/或三導(dǎo)線的幾何結(jié)構(gòu)，使得相對于所述第二和第三導(dǎo)線的交叉點而言，所述第一和/或第三導(dǎo)線的寬度在其交叉點區(qū)域內(nèi)變窄。
4.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于這樣構(gòu)成所述第一，第二和/或三導(dǎo)線的幾何結(jié)構(gòu)，使得相對于所述第一和第三導(dǎo)線的交叉點而言，所述第二和/或第三導(dǎo)線的寬度在其交叉點區(qū)域內(nèi)變寬。
5.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于在施加所述預(yù)定電信號后，所述第一電路連接元件具有比所述第二電路連接元件顯著地高的電阻。
6.如權(quán)利要求5所述的集成電路結(jié)構(gòu)，其特征在于所述第二電路連接元件包括在所述中間層中形成的二極管。
7.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于在施加所述預(yù)定電信號后，所述第一電路連接元件具有比所述第二電路連接元件顯著地低的電阻。
8.如權(quán)利要求7所述的集成電路結(jié)構(gòu)，其特征在于所述第一電路連接元件包括在所述中間層中形成的二極管。
9.一種形成集成電路連接元件的方法，它包括形成第一、第二和第三導(dǎo)線，所述第一和第二導(dǎo)線與第三導(dǎo)線交叉并被具有至少一種半導(dǎo)體材料的層隔開，在各個所述第一和第二導(dǎo)線與所述第三導(dǎo)線的交叉點處、通過所述半導(dǎo)體材料層形成第一和第二電路連接元件，并且在所述交叉點處這樣控制所述第一、第二和第三導(dǎo)線的幾何結(jié)構(gòu)、使得當(dāng)通過所述第一和第二電路連接元件施加預(yù)定的電信號時，所述第一電路連接元件相對于所述第二電路連接元件發(fā)生永久性的顯著的電阻變化。
10.如權(quán)利要求9所述的方法，其特征在于所述第一，第二和第三導(dǎo)線的幾何結(jié)構(gòu)控制為形成第一電路連接元件的交叉點的截面積小于形成第二電路連接元件的交叉點的截面積，以使所述預(yù)定電信號在第一電路連接元件中比在第二電路連接元件中產(chǎn)生大得多的電流密度。
11.如權(quán)利要求10所述的方法，其特征在于所述第一和/或第三導(dǎo)線的寬度在形成所述第一電路連接元件的交叉點區(qū)域內(nèi)變窄。
12.如權(quán)利要求10所述的方法，其特征在于所述第二和/或第三導(dǎo)線的寬度在形成所述第二電路連接元件的交叉點區(qū)域內(nèi)變寬。
13.如權(quán)利要求9所述的方法，其特征在于所述第一和第二電路元件各自包括在所述層中形成的二極管。
14一種形成電路的方法，它包括形成第一導(dǎo)線；形成多條與所述第一導(dǎo)線交叉的第二導(dǎo)線，所述第一和第二導(dǎo)線在交叉點處被具有至少一種半導(dǎo)體材料的層隔開；其中，這樣控制所述第一導(dǎo)線和所述第二導(dǎo)線的幾何結(jié)構(gòu)、使得在所述第一和第二導(dǎo)線之間施加預(yù)定的電信號，在所述交叉點處、在所述層中根據(jù)所述幾何結(jié)構(gòu)而引起顯著的永久性的相對變化。
15.如權(quán)利要求14所述的方法，其特征在于控制所述幾何結(jié)構(gòu)包括控制所述第一和/或第二導(dǎo)線在所述交叉點處的寬度。
16.如權(quán)利要求15所述的方法，其特征在于這樣控制所述線寬成、使得多個所述交叉點的第一和/或第二導(dǎo)線的重疊區(qū)包括大面積和小面積的交叉點。
17.如權(quán)利要求16所述的方法，其特征在于由于所述預(yù)定電信號的緣故，在所述小面積交叉點之間的區(qū)域，所述層經(jīng)歷電阻的永久性的顯著變化。
18.一種用于具有陣列電極線的交叉點存儲陣列的尋址電路，所述尋址電路包括排列成與所述陣列電極線交叉的至少一條地址線，所述陣列電極線和所述至少一條地址線在各個交叉點處被具有至少一種半導(dǎo)體材料的層隔開，在所述結(jié)處通過所述半導(dǎo)體層形成電路元件，在所述結(jié)處這樣構(gòu)成所述至少一條地址線和所述陣列電極線的幾何結(jié)構(gòu)、使得通過所述電路元件施加預(yù)定的電信號就可根據(jù)所述幾何結(jié)構(gòu)導(dǎo)致所選的所述電路元件的電阻的顯著變化。
19.如權(quán)利要求18所述的尋址電路，其特征在于所述幾何結(jié)構(gòu)包括所述至少一條地址線和/或至少一條所述陣列電極線在所述交叉點處變窄的部分。
20.如權(quán)利要求18所述的尋址電路，其特征在于所述幾何結(jié)構(gòu)包括所述至少一條地址線在所述交叉點處變窄的部分。
21.如權(quán)利要求18所述的尋址電路，其特征在于所述幾何結(jié)構(gòu)包括至少一條所述陣列電極線在所述交叉點處變窄的部分。
22.如權(quán)利要求18所述的尋址電路，其特征在于所述幾何結(jié)構(gòu)包括所述至少一條地址線和/或至少一條所述陣列電極線在所述交叉點處變寬的部分。
23.如權(quán)利要求18所述的尋址電路，其特征在于所述電路元件包括由所述層形成的各個二極管。
24.如權(quán)利要求19所述的尋址電路，其特征在于由于施加所述預(yù)定電信號的結(jié)果，在變窄的地址和/或陣列電極線的所述交叉點處形成的電路元件經(jīng)歷電阻的顯著變化。
25.如權(quán)利要求18所述的尋址電路，其特征在于所述陣列電極線通過所述交叉點存儲陣列并行伸展，并且其中另一些所述陣列電極線從所述交叉點存儲陣列的其他側(cè)伸出，在這些地方與至少一條地址線交叉、以便形成屬于所述交叉點存儲陣列的相對側(cè)的所述交叉點的一些子組。
26.一種形成尋址電路的方法，它包括形成第一組導(dǎo)線；這樣形成與所述第一組導(dǎo)線相交的第二組導(dǎo)線，使得所述第一和第二組導(dǎo)線具有各個交叉點，在所述交叉點處，所述第一和第二組導(dǎo)線被具有至少一種半導(dǎo)體材料的層隔開，其中，這樣控制所述第一和第二導(dǎo)線的幾何結(jié)構(gòu)、使得所述交叉點包括具有不同幾何結(jié)構(gòu)的第一和第二組交叉點；以及通過所述第一和第二導(dǎo)線施加預(yù)定的電信號，從而在所述第一組交叉點中但不在所述第二組交叉點中發(fā)生電阻的顯著的永久性變化。
27.如權(quán)利要求26所述的方法，其特征在于控制所述幾何結(jié)構(gòu)包括在選擇的所述交叉點處形成所述第一和/或第二導(dǎo)線的寬度變窄的部分。
28.如權(quán)利要求26所述的方法，其特征在于控制所述幾何結(jié)構(gòu)包括在選擇的所述交叉點處形成所述第一和/或第二導(dǎo)線的寬度加寬的部分。
全文摘要
通過在由半導(dǎo)體材料層隔開的兩個電極導(dǎo)線層的交叉點處建立電路元件來形成存儲陣列及其尋址電路。在交叉點處形成的電路元件作為存儲陣列的數(shù)據(jù)存儲器件,并且作為用于對陣列中的元件尋址的置換尋址方案的連接線。為了形成尋址電路,在所選的交叉點處這樣構(gòu)成電極導(dǎo)線、使得所選擇的電路元件具有增大或減少的截面積。通過對所述電極施加編程的電信號,可以使所選電路元件的電特性(例如電阻)根據(jù)所控制的電極幾何結(jié)構(gòu)而改變。
文檔編號H01L27/10GK1389919SQ0212281
公開日2003年1月8日 申請日期2002年6月5日 優(yōu)先權(quán)日2001年6月5日
發(fā)明者C·陶西格, R·埃爾德 申請人:惠普公司