專利名稱：化合物半導體裝置的制作方法
技術領域：
本發(fā)明涉及一種用于高頻設備的化合物半導體裝置，特別是涉及一種使芯片尺寸小型化，提高了高頻特性的化合物半導體裝置。
背景技術：
隨著世界性的手機市場的擴大及面向數字衛(wèi)星廣播接收機需求的高漲，高頻設備的需求急劇擴張。作為其元件，由于使用高頻波，采用鎵、砷(GaAs)的場效應晶體管(以下稱為FET)的情況增多，隨之推進了將所述開關電路自身集成化的單片微波集成電路(MMIC)和本機振蕩用FET的開發(fā)。
圖5表示一例用于本機振蕩的GaAsFET。
如圖5(A)所示，GaAsFET由溝道區(qū)域12、源極用接點電極42、漏極用接點電極43及柵極用接點電極44。
構道區(qū)域12是，在非摻雜GaAs基板上層積形成非摻雜緩沖外延生長層、N外延生長層，在表面上配置肖特基接觸的柵極，柵極的兩側配置與GaAs表面歐姆接觸的源極、漏極。該FET根據柵極的電位，在正下方的溝道區(qū)域內形成耗盡層，進而控制源極和漏極之間的漏極電流。
在該圖中以點劃線包圍的長方形的區(qū)域是形成于基板的溝道區(qū)域12。從右側延伸的梳齒狀的5根第三層接點金屬層30是源極，其下有以第一層電阻金屬層10形成的源極。另外從左側延伸的梳齒狀的4根第三層接點金屬層30是漏極，其下有以第一層電阻金屬層10形成的漏極。該兩電極配置為將梳齒互相咬合的形狀，其間以第二層柵格金屬層20形成的柵極17，在溝道區(qū)域12上配置為8根梳齒形狀。
源極接點電極42、漏極接點電極43及柵極接點電極44是第三層配線，是進行接點形成的接點金屬層(Ti/Pt/Au)30。第二層配線是在FET的柵極形成時同時形成的柵格金屬層(Ti/Al)20，在源極接點電極42及漏極接點電極43正下方也作為緩沖材料設置。另外，該柵格金屬層20可以延伸，在柵極接點電極44正下方也作為緩沖材料設置。源極及漏極是與基板形成電阻接觸的第一層電阻金屬層(AuGe/Ni/Au)，與接點金屬層30重疊。
柵極接點電極44及漏極接點電極43為防止高頻信號互相泄漏而衰減，相互間隔，一個個設置形成被源極接點電極42截斷的形狀。即，將各個接點電極在半導體芯片上配置為L形，沿溝道區(qū)域12的兩個邊配置。源極接點電極42配置在半導體芯片的角部。
各接點電極上分別如虛線圓所示，固定著聯(lián)接導線60(參照圖5(B))。聯(lián)接導線在源極接點電極42固定2根，在漏極及柵極接點電極43、44分別固定1根。各接點電極的大小，只要是有能固定60μm球徑的聯(lián)接導線所必需的最小程度的大小即可。源極接點電極42，為減小電阻及電感分量，固定著2根聯(lián)接導線，但是由于設置在角部，聯(lián)接導線壓接時能確保充分的面積。
在圖6表示圖5的C-C線(圖6(A))、D-D線(圖6(B))、E-E線(圖6(C))的斷面圖。
圖6(A)表示漏極接點電極43的斷面圖。由于GaAs基板既硬且脆，作為緩沖材料在基板上設置柵格金屬層20。將設置在其上的氮化膜25的一部分開口，設置以實線表示的第三層接點金屬層(Ti/Pt/Au)30。而且在接點金屬層30上熱壓聯(lián)接導線。另外，源極接點電極42部分也是同樣的結構。
在圖6(B)表示柵極接點電極44斷面圖。將形成FET的柵極時同時形成的柵格金屬層20延伸，其上設置第三層接點金屬層(Ti/Pt/Au)30，形成柵極接點電極44。其上熱壓聯(lián)接導線。
圖6(C)表示交叉部的斷面圖。在接點金屬層30中，柵極(柵格金屬層20)及源極(接點金屬層30)在溝道區(qū)域12外通過氮化膜交叉，與柵極接點電極44及源極接點電極42接觸。該交叉部的面積約400μm2。
在本機振蕩用FET、開關IC中，由于接點面積大，所以，芯片尺寸由接點數量決定的部分就非常大，這是實情。例如本發(fā)明的本機振蕩用FET的情況，如果是接點中心-接點中心間距離為80μm，接點尺寸為60μm見方，接點端部-分塊條(ストリ一ト)區(qū)域端部間距為10μm，分塊條寬為50μm的標準，那么，芯片尺寸成為0.27×0.27mm2。這時就形成FET本身配置在接點與接點的間隙的感覺，接點數量、接點配置方案如此直接地決定芯片尺寸。
由圖5可知，柵極及漏極接點電極44、43各自為1個即可，為防止各自的信號泄漏利用源極接點電極42截斷，在芯片內，配置在遠隔的對角線上。只要有充分的固定聯(lián)接導線60的面積就可以了，所以，源極及柵極在溝道區(qū)域以外進行交叉，芯片尺寸可大幅度縮小。
在圖7中表示的是，圖5所示的FET的部分擴大的平面圖及斷面圖。
圖7(A)是平面圖，被點劃線包圍的長方形區(qū)域，是形成于基板11上的溝道區(qū)域12。從右側延伸的梳齒狀的5根第三層接點金屬層30是源極13，其下有以第一層電阻金屬層10形成的源極14。另外從左側延伸的梳齒狀的4根第三層接點金屬層30是漏極15，其下有以第一層電阻金屬層10形成的漏極16。該兩電極配置為將梳齒互相咬合的形狀，其間以第二層柵格金屬層20形成的柵極17，在溝道區(qū)域12上配置為梳齒形狀。這里，該FET的柵格寬度Wg，是梳齒狀柵極17的柵格寬度的總和，這時為400μm圖7(B)是表示FET的斷面結構。在基板11，設置著由n型外延生長層決定的溝道區(qū)域12。為將溝道區(qū)域12與其他區(qū)域分離，設置離子注入硼等的絕緣層70，在溝道區(qū)域12利用柵格金屬層20設置柵極17。作為FET，實際工作部分是該柵極17正下方的溝道區(qū)域12。在柵極17連接的溝道區(qū)域1 2兩側，設置以第一層電阻金屬層10形成的漏極16及源極14。而且在其之上如前所述，設置以第三層接點金屬層30形成的漏極15及源極13，進行各元件配線。
在圖5所示的FET中，利用接點電極的精心配置，實現芯片尺寸的大幅縮小。但是，為了芯片進一步縮小，各接點電極之間的距離縮小到極限，聯(lián)接導線的中心間距離變?yōu)?0μm。而且，由于各接點電極距離近，鄰接的聯(lián)接導線之間的距離變近，所以，存在高頻信號泄漏或者組裝容易產生缺陷的問題。
另外，源極接點電極42由聯(lián)接導線60引出，與接地端子GND連接，把與輸入端子連接的柵極接點電極44和與輸出端子連接的漏極接點電極43分離。但是，以設置柵極、漏極接點電極44、43的芯片對角線為中心，只是在一側設置源極用的聯(lián)接導線60(參照圖5(B))，由源極決定的柵極及漏極的分離不能說充分。這樣，柵極及漏極的分離不充分也與高頻信號泄漏有關，成為不能提高高頻特性的重要因素。
現在，硅半導體芯片的性能提高很驚人，在高頻帶利用的可能性不斷提高。例如本機振蕩電路，使用fT(截止頻率)在25GHz以上的硅半導體晶體管，通過對應用電路下功夫，可以產生與使用GaAsFET的本機振蕩電路相近的性能。目前，硅芯片在高頻帶的利用難，使用高價格的化合物半導體芯片，硅半導體的芯片性能好，只要有利用的可能性，則當然芯片價格高的化合物半導體芯片在價格競爭中會失敗。實際上，所述的硅半導體晶體管與目前的本機振蕩用GaAsFET比較，是便宜的。因此，縮小芯片尺寸、抑制成本是必然的，芯片尺寸縮小是不可避免的。另外，同時還要求高頻特性的進一步改善。

發(fā)明內容
本發(fā)明是鑒于上述各種問題開發(fā)的，提供一種化合物半導體裝置，其具有設置在化合物半導體基板表面的溝道區(qū)域、和與所述溝道區(qū)域表面連接的源極、漏極及柵極，設有分別與所述源極、漏極及柵極連接的源極接點電極、漏極接點電極及柵極接點電極，將各接點電極配置在芯片角，所述溝道區(qū)域的柵極、源極及漏極，沿芯片的大致對角線傾斜配置，通過對進行芯片內的FET及接點電極的配置下功夫，實現芯片尺寸縮小和提高高頻特性。


圖1是用于說明本發(fā)明的平面圖；圖2是用于說明本發(fā)明的(A)平面圖、(B)斷面圖；圖3是用于說明本發(fā)明的(A)平面圖、(B)斷面圖；圖4是用于說明本發(fā)明的平面圖；圖5是用于說明目前技術的平面圖；圖6是用于說明目前技術的斷面圖；圖7是用于說明目前技術的(A)平面圖、(B)斷面圖。
具體實施例方式
以下參照圖1到圖4說明本發(fā)明的實施例。
圖1(A)表示一例作為本發(fā)明第一實施例的GaAsFET。
GaAsFET由溝道區(qū)域12、源極接點電極2、漏極接點電極3及柵極接點電極4構成。
溝道區(qū)域12是如下配置的，在非摻雜的GaAs基板上，進行非摻雜緩沖外延生長層、N型外延生長層的積層，在表面配置肖特基接觸柵極，在柵極的兩邊配置與GaAs表面歐姆接觸的源極、漏極。該FET利用柵極電位在正下方的溝道區(qū)域內形成耗盡層，進而控制源極、漏極間的漏極電流。
在該圖中，被點劃線包圍的長方形區(qū)域，是形成于基板的溝道區(qū)域12。從左上側伸展的梳齒狀的第三層接點金屬層30是源極，之下是第一層電阻金屬層10形成的源極。另外，從右下側延伸的梳齒狀的第三層接點金屬層30是漏極，之下是第一層電阻金屬層10形成的漏極。該兩電極配置為互相咬合的梳齒狀，其間以第二層柵格金屬層20形成的柵極17，在溝道區(qū)域12上配置為梳齒形狀。
源極接點電極2、漏極接點電極3及柵極接點電極4是第三層的配線，是形成接點的接點金屬層(Ti/Pt/Au)30。第二層的配線是，在FET的柵極形成時同時形成的柵格金屬層(Ti/Al)20，也在源極接點電極2及漏極接點電極3正下方作為緩沖材料設置。另外，該柵格金屬層20延伸，在柵極接點電極4正下方也作為緩沖材料設置。源極及漏極是與基板歐姆接觸的第一層電阻金屬層(AuGe/Ni/Au)，與接點金屬層30重疊。
柵極接點電極4及漏極接點電極3，為防止高頻信號互相泄漏而衰減，相互間隔一個個設置，形成被兩個源極接點電極2截斷的形狀。即，將源極接點電極2配置在芯片對角線上的兩個角上，柵極及漏極接點電極4、3分別配置在芯片的其余角。
如虛線圓圈所示，各接點電極分別固定一根聯(lián)接導線60。各接點電極的大小，只要有能固定60μm球徑的聯(lián)接導線所必需的最小程度大小即可。聯(lián)接導線60，固定在設置于對角線上的兩個源極接點電極2上，形成這樣的結溝，將設置在芯片對角線的漏極接點電極3和柵極接點電極4從芯片兩側截斷(參照圖1(B))。即，利用固定在源極接點電極2的聯(lián)接導線，使與輸入端子連接的柵極接點電極4、及與輸出端子連接的漏極接點電極3之間的屏蔽性變好，作為高頻特性的散射參數的S參數(S12)變小。因此，可以實現高頻增益大的FET。
另外，聯(lián)接導線從各角放射狀地引出，鄰接的導線接點的中心距離能大。由于鄰接的聯(lián)接導線之間的距離能較大，所以其間的高頻信號泄漏能變小，因此有助于FET的高頻增益的提高。
圖1的接點部及交叉部的斷面圖與圖6表示的一樣，所以省略其說明。
圖2是表示圖1表示的FET的局部放大的平面圖及斷面圖。
圖2(A)是平面圖，被點劃線包圍的長方形區(qū)域，是形成于基板11的溝道區(qū)域12。從左側伸展的梳齒狀的第三層接點金屬層30是源極13，之下是第一層電阻金屬層10形成的源極14。另外從右側延伸的梳齒狀的第三層接點金屬層30是漏極15，之下是第一層電阻金屬層10形成的漏極16。該兩電極配置為互相咬合的梳齒狀，其間，以第二層的柵格金屬層20形成的柵極17，梳齒狀地配置在溝道區(qū)域12上。這里，該FET的柵格寬度Wg，是梳齒狀柵極17的柵格寬度的總和，這時為400μm。
圖2(B)所示是FET的斷面結構。且這時的斷面結構是概略，以后詳述，但是根據形成柵極的方向，不限于此。
在基板11上設置有基于n型外延生長層的溝道區(qū)域12。為使溝道區(qū)域與其他區(qū)域分離，離子注入硼等設置絕緣層70，在溝道區(qū)域12上利用柵格金屬層20設置有柵極17。作為FET實際工作部分是該柵極17正下方的溝道區(qū)域12。在柵極17相接的溝道區(qū)域12兩側，設置以第一層的電阻金屬層10形成的漏極16及源極14。而且在其之上，如前所述設置第三層的接點金屬層30形成的漏極15及源極13，進行各元件配線等。
由圖1可知，柵極及漏極接點電極4、3設置在芯片對角線上的各1個角上，為防止各自的信號泄漏，利用設置在另外對角線角上的源極接點電極2截斷。各接點電極只要有固定聯(lián)接導線60所需的充分的面積就可以，配置在芯片的各角上各接點電極形成剪掉芯片中心側角部的形狀。而且使FET的柵極、源極及漏極的梳齒相對芯片對角線，也就是芯片的邊，呈45度傾斜配置，因此可以將中心部作為FET的溝道區(qū)域而有效活用。
因此，如果將目前的接點配置為L型的FET，直接采用傾斜45度的方案，那么柵格寬度為400μm時的0.27×0.27mm的芯片尺寸，成為0.25×0.25mm2。
另外，在溝道區(qū)域12以外，向源極接點電極2及柵極接點電極4延長的電極部分，通過氮化膜交叉，具有寄生容量。也就是說，即使是相同柵格寬度，也是交叉面積少的好，為些，就要有效地增加梳齒的長度，減少柵極的個數。各接點電極配置在角，形成將接點電極的芯片中心側的角切掉的形狀，利用將FET與芯片的邊相對呈45度傾斜，芯片中心部分的面積就可以有效活用，所以不改變柵格總寬度(例如400μm)，就可將目前的8個柵極做成6個。以此，可減小基于交叉部的寄生容量，進一步提高高頻特性。
具體地說，在目前L型接點配置的FET中，交叉部的面積為400μm2，但是，在本發(fā)明實施例中，通過使柵格寬為6個，交叉部的面積可以縮小到285μm2，寄生容量可以降低。另外，由該布置方案形成的芯片尺寸為0.26×0.26mm2，與目前L型接點配置的FET相比，芯片尺寸小，能實現高頻特性良好的FET。
另外，將鄰接的導線接點中心間距擴展到上述的0.25×0.25mm2時的110μm，0.26×0.26mm2時的120μm，所以組裝容易，鄰接的聯(lián)接導線之間距離能增大。因此，聯(lián)接導線之間高頻信號泄漏減小，構成高頻增益大的FET。
而且，通過將源極接點電極2配置在芯片對角線的角上，形成用其聯(lián)接導線60，以對角線上的柵極接點電極4及漏極接點電極3為中心從芯片兩側截斷的結構。即柵極-漏極之間的屏蔽性變好，作為高頻特性的散射參數的S參數(S12)變小。因此也有助于高頻增益變提高。
圖3是本發(fā)明的第二實施例，表示一例GaAsFET。
該FET的布置方案圖與圖1表示的一樣，省略其說明，其大的不同點在于形成柵極的方向。在圖1表示的第一實施例的FET中，柵極無論形成在哪一個方向都可以，但是作為第二實施例的圖3(A)表示的FET，GaAs半導體基板將(100)面作為表面，柵極實際上形成于基板的(011)方向(參照圖4)。這里所謂(011)是結晶方向，是圖3(A)或圖4箭頭表示的方向。因此，柵極的A-A線的斷面形狀變成圖3(B)表示的樣子。
與柵極17接觸的溝道區(qū)域12，其表面盡可能不露出的，這樣相位噪音特性變好。如果為在該(011)方向形成柵極17而進行槽蝕刻，那么，由于能蝕刻為溝道區(qū)域12表面露出少的形狀，所以能實現本機振蕩用等要求低相位噪音特性的FET。
另外，如圖4所示，將柵極在(011)方向形成，如本發(fā)明，通過采用將FET相對于芯片邊呈45度傾斜的布置方案，在薄片上將芯片分塊時的分塊工作區(qū)域，形成與(011)方向呈45度傾斜的方向。如果在該方向分塊，那么，就有能大幅減小崩碎的優(yōu)點。
這里以(011)方向進行了說明，但是，即使在將(011)方向旋轉180度的(011)方向也能得到同樣的效果。
因此，目前考慮崩碎，由于能將設置為50μm的切塊工作區(qū)域寬度縮小到40μm，所以芯片尺寸還能更小。
因此，如果采用目前的將接點呈L型配置的FET直接傾斜45度的布置方案，那么，在柵格寬度為400μm時，芯片尺寸由0.27×0.27mm2變?yōu)?.24×0.24mm2。
另外，如前所述，在溝道領域12以外，延伸在源極接點電極2及柵極接點電極4的電極部分，通過氮化膜交叉，所以具有寄生容量。也就是說，即使是相同柵格寬度，也是交叉部的面積少的好，為此，就要有效地增加梳齒的長度，減少柵極的個數。各接點電極配置在角部，形成將各接點電極的芯片中心側的角切掉的形狀，利用將FET相對芯片的邊呈45度傾斜，芯片中心部分的面積就可以有效活用，所以不改變柵格總寬度(例如400μm)，就可將目前的8個柵極做成6個。以此，可以減小基于交叉部的寄生容量，提高高頻特性。該布置方案的芯片尺寸成為0.25×0.25mm2，比目前L型接點電極配置的FET芯片尺寸小，能實現高頻特性良好的FET。
另外，將鄰接的導線接點的中心距離擴展到上述的0.24×0.24mm2時為110μm，0.25×0.25mm2時為120μm，所以組裝容易，鄰接的聯(lián)接導線之間距離能增大。因此，聯(lián)接導線之間高頻信號泄漏可減小，構成高頻增益大的FET。
而且，與第一實施例一樣，利用將源極接點電極2配置在芯片對角線上的角部，形成以其聯(lián)接導線從芯片兩側截斷柵極接點電極4和漏極接點電極3的結構。即，柵極-源極之間的屏蔽性變好，作為高頻特性的散射參數的S參數(S12)變小。這也很有助于高頻增益的提高。
本發(fā)明的特征在于，將兩個源極接點電極2配置在芯片對角線上的角部，漏極接點電極3及柵極接點電極4分別配置在芯片的其他角部，而且在芯片中心部相對于芯片的邊呈45度傾斜地配置FET。
因此，可以實現芯片內的空間可以有效地活用、可以縮小芯片尺寸、而且高頻特性良好的化合物半導體裝置。
如以上詳述，根據本發(fā)明，可以得到以下種種效果。
第一，由于可以進行中心部分的空間有效活用的布置，所以，當采用將目前L型接點配置的FET直接傾斜的布置時，就可縮小到0.25×0.25mm2。
第二，由于空間可以活用，所以，以提高高頻特性為目標，即使以同一柵格寬度，將柵格數量從8個減少到6個，芯片尺寸也可控制在0.26×0.26mm2內，與目前的L型接點配置的FET相比，芯片尺寸能夠變小。
第三，可增大鄰接的導線接點中心距離。在0.25mm正方時，距離能到110μm，0.26mm正方時，距離能到120μm，所以即使芯片尺寸小，鄰接的聯(lián)接導線之間的距離也能變大。以此，不但能減少組裝時的不良，而且能減小鄰接的聯(lián)接導線之間的高頻信號泄漏，結果是，能實現高頻增益大的FET。
第四，能以對角線上的漏極接點電極3及柵極接點電極4為中心，將連接在源極接點電極2的聯(lián)接導線60在芯片兩側引出，所以，利用連接到GND電位的源極，可以將與輸入端子連接的柵極和與輸出端子連接的漏極，從芯片兩側截斷。就是說，使柵極-漏極之間的屏蔽性提高，故作為高頻特性的散射參數的S參數(S12)變小。因此也能提高FET的高頻增益。
第五，如果將FET的柵極在薄片的(011)方向或(011)方向形成，那么，為使柵極部分從溝道區(qū)域的露出減少可進行槽蝕刻，因此可以實現本機振蕩用途等要求的低相位噪音特性的FET。
第六，通過將FET的柵極在薄片的(011)方向或(011)方向形成，切塊時的崩損也能大幅減少，所以，能把切塊工作區(qū)域寬度從50μm縮小到40μm，可進一步縮小芯片尺寸。例如，在將L型接點電極配置的FET直接傾斜的布置方案中，形成0.24×0.24mm2的尺寸，以進一步提高特性為目標，柵格總寬相同，如果柵格個數由8個變?yōu)?個，那么，就形成0.25×0.25mm2。
這樣，如果芯片尺寸可以縮小，那么，FET的價格也就大幅降低。例如，在目前的0.27mm正方的芯片尺寸下，薄片可獲得相當于5.2萬個的芯片數量，但根據本發(fā)明的實施例，0.26mm正方的，可獲得的芯片數量為5.6萬個，0.25mm正方的，可獲得的芯片數量為6萬個，0.24mm正方的，可獲得的芯片數量為6.5萬個，大幅度增加。使用fT在25GHz程度的超高頻硅半導體晶體管的本機振蕩電路，通過對應用電路下功夫，可產生出與使用GaAsFET的本機振蕩電路相近的性能。目前，GaAsFET與超高頻硅晶體管相比，價格方面處于不利地位。但是，在本發(fā)明的GaAsFET中，由于能降低成本，所以與該超高頻硅晶體管比較，能以大幅下調的價格提供。
權利要求
1.一種化合物半導體裝置，具有設置在化合物半導體基板表面的溝道區(qū)域和、連接在所述溝道區(qū)域表面的源極、漏極及柵極；設置了與所述源極、漏極及柵極分別連接的源極用接點電極、漏極用接點電極及柵極用接點電極，其特征在于，將各接點電極配置在芯片的角部，將所述溝道區(qū)域的柵極、源極及漏極沿芯片的大致對角線傾斜配置。
2.一種化合物半導體裝置，具有設置在化合物半導體基板表面的溝道區(qū)域和、連接在所述溝道區(qū)域表面的源極、漏極及柵極；設置了與所述源極、漏極及柵極分別連接的源極用接點電極、漏極用接點電極及柵極用接點電極，其特征在于，將所述源極用接點電極配置在芯片對角線上兩個角部，將柵極及漏極用接點電極分別配置在芯片剩余的角部，使所述溝道區(qū)域的柵極、源極及漏極相對于芯片的邊，呈30度到60度角傾斜配置。
3.如權利要求1或2所述的化合物半導體裝置，其特征在于，所述化合物半導體基板，將(100)面作為表面，所述柵極實際上在所述基板的(011)方向或(011)方向形成。
4.如權利要求1或2所述的化合物半導體裝置，其特征在于，所述源極及所述柵極在所述溝道區(qū)域外通過絕緣膜交叉，連接在所述源極用接點電極及柵極用接點電極上。
5.如權利要求1或2所述的化合物半導體裝置，其特征在于，在所述各接點電極上，分別各固定一根聯(lián)接導線。
6.如權利要求1或2所述的化合物半導體裝置，其特征在于，作為所述化合物半導體基板，采用GaAs基板，在其表面形成所述溝道區(qū)域。
7.如權利要求1或2所述的化合物半導體裝置，其特征在于，所述柵極在溝道區(qū)域形成肖特基結，所述源極與漏極在溝道區(qū)域形電阻結。
全文摘要
一種化合物半導體裝置，用于高頻器件的GaAsFET，為了縮小芯片尺寸、降低成本，將各接點電極沿芯片角配置為L型。為了更加縮小芯片尺寸、和提高高頻特性，將各接點電極配置在芯片各角，FET在中央相對于芯片邊呈45度傾斜配置。以此，芯片尺寸能更加縮小，可以實現比超高頻的硅半導體的FET更便宜的GaAs FET。
文檔編號H01L29/417GK1393933SQ02124890
公開日2003年1月29日 申請日期2002年6月24日 優(yōu)先權日2001年6月22日
發(fā)明者淺野哲郎, 上川正博, 平田耕一, 榊原干人 申請人:三洋電機株式會社