專利名稱：肖特基勢壘二極管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高頻電路采用的化合物半導(dǎo)體的肖特基勢壘二極管及其制造方法，特別涉及通過采用平面構(gòu)造實(shí)現(xiàn)了動(dòng)作區(qū)域及芯片尺寸小型化的化合物半導(dǎo)體的肖特基勢壘二極管及其制造方法。
背景技術(shù)：
隨著世界性手機(jī)市場的擴(kuò)大及數(shù)字衛(wèi)星廣播接收機(jī)需求的高漲，對(duì)高頻裝置的需要急速增長。作為其元件，考慮到處理高頻多用利用了砷化鎵(GaAs)的場效應(yīng)晶體管，隨之正在開發(fā)把所述開關(guān)電路本身集成化的單片式微波集成電路(MMIC)和本機(jī)振蕩用FET。
而且GaAs肖特基勢壘二極管也因基站用等，需求增高。
圖9表示了現(xiàn)有的肖特基勢壘二極管動(dòng)作區(qū)域部分的剖面圖。
在n+型GaAs基板21上層積n+型外延層22(5×1018cm-3)6μm左右，再把成為動(dòng)作層的n型外延層23(1.3×1017cm-3)堆積例如3500左右。
成為歐姆電極28的第一層金屬層是在n+型外延層22上歐姆接合的AuGe/Ni/Au。第二層金屬層是Ti/Pt/Au，該第二層金屬層的圖形有陽極側(cè)和陰極側(cè)兩種。在陽極側(cè)與n型外延層23形成肖特基結(jié)。以下把有此肖特基結(jié)區(qū)域31a的陽極側(cè)第二層金屬層稱為肖特基電極31。肖特基電極31也成為形成陽極焊盤的第三層Au鍍層的襯底電極，雙方的圖形完全重疊。陰極側(cè)的第二層金屬層與歐姆電極接觸并成為形成陰極焊盤的第三層Au鍍層的基地電極，與陽極側(cè)一樣，雙方的圖形完全重疊。肖特基電極31由于須將其圖形端部位置配置在聚酰亞胺層的上面，所以在肖特基結(jié)區(qū)域31a周邊向陰極側(cè)搭接16μm布圖。肖特基結(jié)部以外的基板是陰極電位，陽極電極34與陰極電位的GaAs交叉的部分為絕緣設(shè)置了聚酰亞胺層30。該交叉部分面積達(dá)1300μm2左右，由于寄生電容大所以有必要將其間隔距離制成6～7μm左右的厚度來緩和寄生電容。聚酰亞胺因其低介電常數(shù)和能被形成較厚的性質(zhì)被采用作層間絕緣層。
肖特基結(jié)區(qū)域31a為確保10V左右的耐壓和良好的肖特基特性，設(shè)在1.3×1017cm-3左右的n型外延層23上。而歐姆電極28為減少電阻，設(shè)在通過臺(tái)面型晶體管蝕刻法露出的n+型外延層22的表面。n+型外延層22的下層是高濃度的GaAs基板21，作為背面電極設(shè)有歐姆電極28即AuGe/Ni/Au，也能對(duì)應(yīng)從基板背面取出的機(jī)種。
圖10是表示現(xiàn)有的化合物半導(dǎo)體的肖特基勢壘二極管的平面圖。
在芯片的大致中央，在n型外延層23上形成肖特基結(jié)區(qū)域31a。該區(qū)域?yàn)橹睆郊s10μm的圓形，是在露出n型外延層23的肖特基接觸孔29上依次蒸鍍第二金屬層Ti/Pt/Au。設(shè)有第一層金屬層歐姆電極28將圓形肖特基結(jié)區(qū)域31a的外周包圍。歐姆電極28是將AuGe/Ni/Au順次蒸鍍所得，設(shè)在芯片的近一半?yún)^(qū)域。而且為了電極的取出，使第二層金屬層與歐姆電極28接觸成為襯底電極。
陽極側(cè)及陰極側(cè)的襯底電極是為了第3層的Au鍍層而設(shè)。陽極側(cè)設(shè)在與肖特基結(jié)區(qū)域31a部分接合所必須的最小區(qū)域，陰極側(cè)布圖成把圓形肖特基結(jié)區(qū)域31a外周包圍的形狀。而且為了降低高頻特性要素的感應(yīng)成分有必要多固定接合線，因此將占芯片約一半的區(qū)域作為接合區(qū)域。
而且設(shè)置了Au鍍層與襯底電極重疊。這里通過針腳形接合固定接合線、取出電極。陽極焊盤部為40×60μm2，陰極焊盤部為240×70μm2。利用針腳形接合進(jìn)行的連接一次能連接二根接合線，所以即使接合面積小也能減小高頻特性參數(shù)的感應(yīng)成分，有助于提高高頻特性。
圖11到圖15表示了現(xiàn)有的肖特基勢壘二極管的制造方法。
圖11中通過臺(tái)面型晶體管蝕刻法將n+型外延層22露出，附著上第一層金屬層形成歐姆電極28 。
即在n+GaAs基板21上堆積6μm左右的n+型外延層22(5×1018cm-3)，在它上面堆積3500左右的n型外延層23(1.3×1017cm-3)。然后將整個(gè)面用氧化膜25覆蓋，把預(yù)定的歐姆電極28上的抗蝕劑層進(jìn)行有選擇的開窗光刻工序。然后將該抗蝕劑層作為掩膜把預(yù)定的歐姆電極28部分的氧化膜25蝕刻，并進(jìn)行n型外延層23的臺(tái)面型晶體管蝕刻以露出n+型外延層22。
然后把第一層金屬層即AuGe/Ni/Au三層順次真空蒸鍍層積。之后除去抗蝕劑層、在預(yù)定的歐姆電極28部分留下金屬層。接著通過合金化熱處理在n+型外延層22上形成歐姆電極28。
圖12形成肖特基接觸孔29。在整個(gè)面上形成新的抗蝕劑層，對(duì)預(yù)定的肖特基結(jié)區(qū)域31a部分進(jìn)行有選擇地開窗的光刻工藝。將露出的氧化膜25蝕刻后除去抗蝕劑層，形成在預(yù)定的肖特基結(jié)區(qū)域31a部露出n型外延層23的肖特基接觸孔29。
圖13形成絕緣用的聚酰亞胺層30。在整個(gè)面上鍍聚酰亞胺數(shù)次設(shè)置厚聚酰亞胺層30。在整個(gè)面上形成新抗蝕劑層，有選擇地進(jìn)行開窗光刻工藝使預(yù)定的聚酰亞胺層30部分留下來。然后通過濕式蝕刻除去露出的聚酰亞胺。之后除去抗蝕劑層并使聚酰亞胺層30固化成為6～7μm厚度。
圖14蝕刻在肖特基接觸孔29內(nèi)露出的n型外延層23，形成肖特基電極31。
以肖特基接觸孔29周圍的氧化膜25為掩模蝕刻n型外延層23。如前所述，接觸孔29形成后在n型外延層23表面露出的狀態(tài)下形成聚酰亞胺層30。肖特基結(jié)必須在清潔的GaAs表面形成，因此肖特基電極形成前要對(duì)n型外延層23表面蝕刻。而且為了確保動(dòng)作層最合適厚度的2500，要精密控制溫度及時(shí)間、從3500左右厚度濕式蝕刻至2500。
之后順次真空蒸鍍Ti/Pt/Au，形成兼作陽極電極的襯底電極的肖特基電極31及陰極電極35用的襯底電極。
圖15形成成為陽極電極34及陰極電極35的Au鍍層。
將預(yù)定的陽極電極34及陰極電極35部分的襯底電極露出而將其它的用抗蝕劑層覆蓋后進(jìn)行電解鍍金。此時(shí)抗蝕劑層成為掩膜，僅露出襯底電極的部分附著鍍Au形成陽極電極34、陰極電極35。在整個(gè)面上設(shè)置襯底電極，除去抗蝕劑層后由Ar等離子進(jìn)行離子蝕刻，削去未鍍Au部分的襯底電極而形成陽極及陰極電極34、35形狀的圖形。這時(shí)鍍Au部分也多少被削去些，但由于有6μm左右的厚度，所以沒問題。
進(jìn)而將背面作背面搭接并順次蒸鍍AuGe/Ni/Au，進(jìn)行合金化熱處理，形成背面的歐姆電極28。
化合物半導(dǎo)體肖特基勢壘二極管當(dāng)完成前工序時(shí)就轉(zhuǎn)入進(jìn)行組裝的后工序。晶片狀的半導(dǎo)體芯片被分割，分離成一個(gè)一個(gè)的半導(dǎo)體芯片，把該半導(dǎo)體芯片固定在框架(未圖示)上后，用接合線把半導(dǎo)體芯片的陽極及陰極焊盤與規(guī)定的引線(圖中未示出)連接。接合線用金細(xì)線、用公知的針腳形接合連接。之后傳遞模模裝，進(jìn)行樹脂封裝。
現(xiàn)有的肖特基勢壘二極管基板為從背面也能取出陰極電極的結(jié)構(gòu)，能對(duì)應(yīng)多用的機(jī)種，在n+型GaAs基板上設(shè)置n+型外延層，為確保規(guī)定的特性其上層設(shè)有1.3×1017cm-3左右的n型外延層。
肖特基電極因?yàn)橐_保規(guī)定的特性所以露出n型外延層的清潔表面、蒸鍍金屬并形成肖特基結(jié)。歐姆電極為減小取出電阻，在其下層的n+型外延層形成歐姆結(jié)。
這里現(xiàn)有的構(gòu)造中有以下所示問題點(diǎn)。第一，為形成歐姆電極28必須形成臺(tái)面而露出n+型外延層22。n型外延層23有3500左右的厚度，為使其下面的n+型外延層22露出必須作臺(tái)面型晶體管蝕刻?；灞砻嬖O(shè)有用于保護(hù)基板的氧化膜25，臺(tái)面型晶體管蝕刻是在其表面設(shè)置光致抗蝕劑掩膜而進(jìn)行蝕刻，但氧化膜25表面與抗蝕劑的貼緊性會(huì)產(chǎn)生偏差。當(dāng)在該狀態(tài)下進(jìn)行濕式蝕刻時(shí)蝕刻會(huì)過分向橫向擴(kuò)展，有時(shí)把必需的氧化膜25也蝕刻了，只要露出GaAs臺(tái)面的形狀就不穩(wěn)定。因此設(shè)于臺(tái)面開口部的歐姆電極28在形成時(shí)，光致抗蝕劑也發(fā)生周邊部形狀塌邊等，結(jié)果就是剝離的歐姆電極28的形狀變壞，GaAs被蝕刻到肖特基結(jié)附近，有時(shí)發(fā)生對(duì)特性產(chǎn)生惡劣影響的問題。
第二，陽極電極34幾乎都設(shè)在陰極電位的GaAs上，這里的寄生電容變大。交叉部分的面積達(dá)1300μm2，所以必須用厚的層間絕緣膜降低寄生電容。為埋入臺(tái)面形成厚的層間絕緣膜，必須設(shè)置6～7μm的聚酰亞胺層30。為取出肖特基結(jié)區(qū)域31a的電極在聚酰亞胺層30設(shè)有開口部，通過對(duì)厚聚酰亞胺層30的蝕刻，并考慮聚酰亞胺層30上電極的分步敷層的目的，其開口部制成錐狀。但由于聚酰亞胺層30膜質(zhì)的偏差和聚酰亞胺層30與抗蝕劑層貼緊性的偏差，該錐狀的角度在30～45度間偏差很大。因此動(dòng)作區(qū)域的肖特基結(jié)區(qū)域31a和歐姆電極28的間隔距離當(dāng)考慮錐狀時(shí)，必須確保7μm左右。但該各結(jié)的間隔距離對(duì)串聯(lián)電阻起作用，所以間隔距離大時(shí)阻止提高高頻特性的提高，進(jìn)而也是芯片小型化不能前進(jìn)的原因。
第三，由于在肖特基結(jié)及歐姆結(jié)附近附有錐狀，所以肖特基勢壘二極管的動(dòng)作區(qū)域附近不能保層間絕緣膜6μm的厚度而使寄生電容增加，是使特性惡化的原因。
還有，現(xiàn)有的制造方法存在以下問題。
第一，肖特基結(jié)是在最上層的n型外延層23上形成肖特基結(jié)，為確保考慮到動(dòng)作層的耐壓及電阻的最佳厚度2500，是把3500左右的n型外延層23蝕刻至2500形成的。這時(shí)的蝕刻由于是濕式蝕刻，所以不但對(duì)時(shí)間和溫度、以及蝕刻液內(nèi)晶片的振幅、振速等的控制非常困難而且還要求在規(guī)定的保鮮時(shí)間內(nèi)使用蝕刻液。從而利用該方法時(shí)每個(gè)晶片有偏差，非常難于謀求動(dòng)作區(qū)域特性的再現(xiàn)性及高頻特性的提高。
第二，采用了臺(tái)面結(jié)構(gòu)就必須用費(fèi)工序數(shù)的臺(tái)面型晶體管蝕刻，由抗蝕劑層與氧化膜的貼緊性偏差而有時(shí)產(chǎn)生不良。而且作為層間絕緣膜的聚酰亞胺層形成工序和在聚酰亞胺層上設(shè)置取出電極的Au鍍層形成工序等同時(shí)都需要，使制造流程復(fù)雜化，既費(fèi)時(shí)間又無效率。
由于化合物半導(dǎo)體其基板價(jià)格本身就高，所以為了合理化有必要減小芯片尺寸抑制成本。即減小芯片尺寸不可避免，也希望削減材料本身的成本。而且也同時(shí)要求進(jìn)一步改善高頻特性。進(jìn)一步謀求制造工序的簡略化和效率化也是重要課題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題而開發(fā)的，其包括化合物半導(dǎo)體基板；設(shè)在基板上的平坦的一導(dǎo)電型外延層及保護(hù)外延層的穩(wěn)定的化合物半導(dǎo)體層；一導(dǎo)電型高濃度離子注入?yún)^(qū)域，其設(shè)在化合物半導(dǎo)體層表面；第一電極，在高濃度離子注入?yún)^(qū)域表面成歐姆結(jié)；第二電極，與外延層表面形成肖特基結(jié)；金屬層，取出第一及第二電極。通過在設(shè)置于基板表面的高濃度離子注入?yún)^(qū)域表面設(shè)置歐姆電極，而不要臺(tái)面和聚酰亞胺層及Au鍍層。這樣來實(shí)現(xiàn)化合物半導(dǎo)體的平面型肖特基勢壘二極管，也能減小動(dòng)作部分的面積，所以能有助于芯片尺寸的小型化和減小成本，有助于通過減小寄生電容和電阻提高高頻特性。
還能提供肖特基勢壘二極管的制造方法，其包括下述工序在非摻雜化合物半導(dǎo)體基板上層積一導(dǎo)電型的外延層及穩(wěn)定的化合物半導(dǎo)體層，在預(yù)定的第一電極下的化合物半導(dǎo)體層表面形成一導(dǎo)電型的高濃度離子注入?yún)^(qū)域的工序；在高濃度離子注入?yún)^(qū)域表面作歐姆結(jié)形成第一電極的工序；在化合物半導(dǎo)體層上形成肖特基接觸孔，形成與所述外延層表面成肖特基結(jié)的第二電極的工序；形成分別與第一及第二電極接觸的金屬層的工序?？蓪?shí)現(xiàn)制造工序的簡略化及效率化，并能提高高頻特性。


圖1是用于說明本發(fā)明半導(dǎo)體裝置的剖面圖；圖2是用于說明本發(fā)明半導(dǎo)體裝置的上面圖；圖3是用于說明本發(fā)明半導(dǎo)體裝置的上面圖；圖4是用于說明本發(fā)明半導(dǎo)體裝置的上面圖；圖5是用于說明本發(fā)明半導(dǎo)體裝置制造方法的剖面圖；圖6是用于說明本發(fā)明半導(dǎo)體裝置制造方法的剖面圖；圖7是用于說明本發(fā)明半導(dǎo)體裝置制造方法的剖面圖；圖8是用于說明本發(fā)明半導(dǎo)體裝置制造方法的剖面圖；圖9是用于說明現(xiàn)有半導(dǎo)體裝置的剖面圖；圖10是用于說明現(xiàn)有半導(dǎo)體裝置的上面圖；圖11是用于說明現(xiàn)有半導(dǎo)體裝置制造方法的剖面圖；圖12是用于說明現(xiàn)有半導(dǎo)體裝置制造方法的剖面圖；圖13是用于說明現(xiàn)有半導(dǎo)體裝置制造方法的剖面圖；圖14是用于說明現(xiàn)有半導(dǎo)體裝置制造方法的剖面圖；圖15是用于說明現(xiàn)有半導(dǎo)體裝置制造方法的剖面圖。
具體實(shí)施例方式
參照附圖1至附圖8詳細(xì)說明本發(fā)明的實(shí)施例。
本發(fā)明的肖特基勢壘二極管包括化合物半導(dǎo)體基板1，高濃度外延層2，外延層3，穩(wěn)定的化合物半導(dǎo)體層4，高濃度離子注入?yún)^(qū)域7，第一電極8，第二電極11，金屬層14、15。
圖1是表示動(dòng)作區(qū)域部分的剖面圖。
化合物半導(dǎo)體基板1是非摻雜的GaAs基板，其上層積有5000的n+型外延層2(5×1018cm-3)、2500的n型外延層3(1.3×1017cm-3)及200的非摻雜InGaP層4。無論哪個(gè)層都不形成臺(tái)面而成平坦的基板結(jié)構(gòu)。通過最上層的InGaP層4保護(hù)易受外部污染的n型外延層3的表面。
高濃度離子注入?yún)^(qū)域7從歐姆電極8下面的InGaP層4表面到達(dá)n+型外延層2，沿圓形肖特基電極11外周設(shè)置，與歐姆電極8大致重疊，在與肖特基電極11鄰接部分從歐姆電極8露出，肖特基電極11與高濃度離子注入?yún)^(qū)域7的間隔距離為1μm。即代替現(xiàn)采用的臺(tái)面結(jié)構(gòu)保持平面結(jié)構(gòu)不變?cè)诒砻嬖O(shè)置高濃度離子注入?yún)^(qū)域7，可不設(shè)臺(tái)面而實(shí)現(xiàn)歐姆結(jié)。
第一電極即歐姆電極8是與高濃度離子注入?yún)^(qū)域7接觸的第一層金屬層，順次蒸鍍AuGe/Ni/Au，將肖特基結(jié)部分刻成圓形形狀布圖，與鄰接的肖特基電極11的間隔距離為2μm。
第二電極即肖特基電極11是把Pt/Ti/Pt/Au或Ti/Pt/Au順次蒸鍍的第二層金屬層，布圖為直徑10μm的圓形，與InGaP層4下層的n型外延層3形成肖特基結(jié)。
形成動(dòng)作區(qū)域的n型外延層3因必須得到耐壓等規(guī)定的特性最好其厚度為2500。這里通過在n型外延層3上設(shè)置InGaP層4使n型外延層3直到形成肖特基電極11前由InGaP層4保護(hù)，以得到2500的n型外延層3和高質(zhì)量高精度的肖特基結(jié)。InGaP層4是非摻雜的，所以能抑制在由第二層金屬層形成的肖特基結(jié)側(cè)面部產(chǎn)生電容。
金屬層是成為陽極電極14及陰極電極15的第三層的Ti/Pt/Au構(gòu)成的蒸鍍金屬層。陽極電極14與肖特基電極11接觸并延伸至陽極接合區(qū)域成為陽極焊盤14a。通過氮化膜5與歐姆電極8或陰極電位的GaAs絕緣。
陽極焊盤部14a的下面設(shè)有注入硼等而絕緣化的區(qū)域6(以下稱此為絕緣化區(qū)域)。通過到達(dá)非摻雜GaAs基板的絕緣化區(qū)域6陰極電位GaAs與陽極電極14能絕緣，所以可不設(shè)聚酰亞胺及氮化膜而直接把引線接合部固定在基板上。
陰極電極15與陽極電極14相對(duì)設(shè)置，與歐姆電極8接觸并延伸至陰極接合區(qū)域成為陰極焊盤15a。歐姆電極8接觸的高濃度離子注入?yún)^(qū)域7及n+型外延層2成陰極電位(電極)。陰極焊盤15a直接固定在InGaP層4的表面。
圖2及圖3表示了本發(fā)明的化合物半導(dǎo)體肖特基勢壘二極管平面圖。圖2是芯片圖形的概略圖，圖3是動(dòng)作區(qū)域部分的放大圖。該圖是本發(fā)明第一實(shí)施例、是肖特基結(jié)為一個(gè)的情況。
在芯片大致中央設(shè)有n型外延層3上形成肖特基結(jié)的肖特基電極11。該電極為直徑約10μm的圓形，是將第二層金屬層Pt/Ti/Pt/Au或Ti/Pt/Au順次蒸鍍得到的。僅中央圓形部分與GaAs直接接觸，為取出該電極設(shè)有第三層蒸鍍金屬層形成的陽極電極14并延伸設(shè)置陽極焊盤14a。
陽極焊盤14a的下面設(shè)有注入B+離子的絕緣化區(qū)域6。這樣不通過絕緣膜就能把陽極焊盤14a直接固定在基板上，能減少接合時(shí)的不良、消除焊盤部的寄生電容。
用虛線表示的部分是歐姆電極8。將圓形肖特基電極11外周圍起來與高濃度離子注入?yún)^(qū)域7(圖中未示出)接觸。歐姆電極8是把AuGe/Ni/Au順次蒸鍍的第一層金屬層。與高濃度離子注入?yún)^(qū)域7大致重疊設(shè)置，為取出電極設(shè)置了第三層蒸鍍金屬層構(gòu)成的陰極電極15并延伸設(shè)置陰極焊盤15a。為減少高頻特性要素的感應(yīng)成分，陰極電極的取出必須多固定接合線，因此把占芯片一半的區(qū)域作為接合區(qū)域。
通過針腳形接合把接合線固定在陽極及陰極焊盤14a、15a上取出電極。陽極焊盤14a部的面積為60×70μm，陰極焊盤15a部為180×70μm。在針腳形接合連接中一次接合能連接2根接合線，所以即使接合面積小也能減少高頻特性參數(shù)的感應(yīng)成分，有助于提高高頻特性。
如圖3所示，陰極電位GaAs與陽極電極的交叉部分僅為用斜線表示的區(qū)域，該部分面積約為100μm。與現(xiàn)有的1300μm相比能縮小至1/13左右，所以能用薄的氮化膜5代替層間絕緣膜聚酰亞胺。
本發(fā)明的特征在于GaAs外延層上設(shè)有InGaP層4，歐姆電極8接觸的InGaP層4表面設(shè)有高濃度離子注入?yún)^(qū)域7。這樣肖特基電極11及歐姆電極8設(shè)在GaAs表面，實(shí)現(xiàn)肖特基勢壘二極管的平面結(jié)構(gòu)。
因?yàn)椴槐乜紤]臺(tái)面形狀偏差引起的對(duì)位偏差，所以肖特基電極11和歐姆電極8的間隔距離可大幅縮短。陽極電極14下面的大部分區(qū)域設(shè)有絕緣化區(qū)域6，陰極電位的GaAs與陽極電極14的交叉部分面積為100μm2左右，與現(xiàn)有的比較是其1/13的面積。因此不必通過加大厚度(間隔距離)來抑制寄生電容，能用薄的氮化膜代替聚酰亞胺，也不必考慮聚酰亞胺的錐體部分。
具體說就是肖特基結(jié)區(qū)域和歐姆電極的間隔距離能由7μm減至2μm。且與高濃度離子注入?yún)^(qū)域7的間隔距離是1μm，這時(shí)高濃度離子注入?yún)^(qū)域7是載流子的移動(dòng)路徑，有與歐姆電極8大致相同的效果，所以與現(xiàn)有的比間隔距離能縮減至1/7。肖特基電極11及歐姆電極8的間隔距離對(duì)串聯(lián)電阻起作用，所以只要能縮小間隔距離就能更加減小電阻，能大幅度提高高頻特性。
這樣有助于芯片小型化，芯片尺寸中現(xiàn)有尺寸0.27×0.31mm2的可縮小至0.25×0.25mm2。作為尺寸有配置焊盤的必要性且組裝時(shí)能處理的芯片尺寸有限度，因此0.25mm見方為現(xiàn)狀的限度，但作為動(dòng)作區(qū)域能大幅縮小至1/10左右，因此如后所述配置動(dòng)作區(qū)域的自由度變得非常大。
圖4是本發(fā)明的第二實(shí)施例，表示設(shè)有多個(gè)肖特基電極的情況。
本發(fā)明的結(jié)構(gòu)也可設(shè)多個(gè)肖特基電極11。例如只要如圖配置肖特基電極11就變成并聯(lián)，有助于減小電阻。
而且只要把肖特基接觸孔19的直徑變小而配置多個(gè)，總的肖特基接觸孔19的面積相同而與配置一個(gè)的情況相比，肖特基接觸孔19的中心與高濃度離子注入?yún)^(qū)域7的間隔距離能進(jìn)一步縮減，在高濃度離子注入?yún)^(qū)域7有載流子陷阱效應(yīng)。這樣陰極電阻的值變小，有能進(jìn)一步提高高頻特性的優(yōu)點(diǎn)。
圖5至圖8詳細(xì)表示了本發(fā)明肖特基勢壘二極管的制造方法。
肖特基勢壘二極管由下列工序制成在非摻雜化合物半導(dǎo)體基板上層積一導(dǎo)電型的外延層及穩(wěn)定的化合物半導(dǎo)體層，在預(yù)定的第一電極下的化合物半導(dǎo)體層表面形成一導(dǎo)電型的高濃度離子注入?yún)^(qū)域的工序；在高濃度離子注入?yún)^(qū)域表面作歐姆結(jié)形成第一電極的工序；在化合物半導(dǎo)體層上形成肖特基接觸孔，形成與外延層表面成肖特基結(jié)的第二電極的工序；形成分別與第一及第二電極接觸的金屬層的工序。
如圖5所示，本發(fā)明的第一工序是在非摻雜化合物半導(dǎo)體基板1上層積一導(dǎo)電型的外延層3及穩(wěn)定的化合物半導(dǎo)體層4，在預(yù)定的第一電極8下的化合物半導(dǎo)體層4的表面形成高濃度離子注入?yún)^(qū)域7。
該工序是本發(fā)明的特征工序，把預(yù)定形成歐姆電極8區(qū)域下的n型外延層3貫通形成達(dá)到n+型外延層2的高濃度離子注入?yún)^(qū)域7。
即在非摻雜GaAs基板1上堆積5000左右的n+型外延層2(5×1018cm-3)，在其上堆積2500的n型外延層3(1.3×1017cm-3)。進(jìn)而在其上層設(shè)200的非摻雜InGaP層4。之后用氮化膜5覆蓋整個(gè)面，設(shè)置抗蝕劑層，把預(yù)定的絕緣化區(qū)域6上的抗蝕劑層有選擇地進(jìn)行開窗光刻工藝。之后把該抗蝕劑層作為掩膜離子注入B+雜質(zhì)，形成到達(dá)非摻雜GaAs基板1的絕緣化區(qū)域6以謀求陰極電位的GaAs與陽極焊盤部14a的絕緣化。
接著對(duì)預(yù)定形成高濃度離子注入?yún)^(qū)域7區(qū)域上的抗蝕劑層進(jìn)行光刻工藝，有選擇地進(jìn)行開窗。之后把該抗蝕劑層作為掩膜離子注入高濃度n型雜質(zhì)(Si+、1×1018Gm-3左右)，貫通預(yù)定的歐姆電極8下的InGaP層4、n型外延層3形成到達(dá)n+型外延層2的高濃度離子注入?yún)^(qū)域7。這時(shí)離子注入是在不同條件下分多次注入等，盡量使高濃度離子注入?yún)^(qū)域7的雜質(zhì)濃度在深度方向上均勻。
之后除去抗蝕劑層再次沉積退火用氮化膜5，實(shí)施高濃度離子注入?yún)^(qū)域7及絕緣化區(qū)域6的活化退火。
如圖6所示，本發(fā)明的第二工序是形成在高濃度離子注入?yún)^(qū)域7的表面形成歐姆結(jié)的第一電極8。
在整個(gè)面上形成抗蝕劑層，把預(yù)定形成歐姆電極8的部分有選擇地進(jìn)行開窗光刻工藝。除去從抗蝕劑層露出的氮化膜5，順次真空蒸鍍層積作為第一層金屬層的AuGe/Ni/Au這三層。之后通過剝離除去抗蝕劑層，把第一層金屬層留在預(yù)定的歐姆電極8部分。接著通過合金化熱處理在高濃度離子注入?yún)^(qū)域7表面形成歐姆電極8。
如圖7所示，本發(fā)明的第三工序是在化合物半導(dǎo)體層4上形成肖特基接觸孔19，形成在外延層3的表面形成肖特基結(jié)的第二電極11。
該工序是本發(fā)明的特征工序，形成肖特基接觸孔9，通過蒸鍍金屬形成肖特基結(jié)。
首先圖7(A)中在整個(gè)面上形成抗蝕劑層PR，進(jìn)行光刻工藝，使預(yù)定的肖特基電極11部分有選擇地進(jìn)行開窗。把露出的氮化膜5干蝕刻后用同一掩膜蝕刻InGaP層4。這里InGaP與GaAs的蝕刻選擇比非常大，所以只要通過規(guī)定的條件蝕刻就能僅將InGaP層4除去，形成露出n型外延層3的肖特基接觸孔9。
之后如圖7(B)所示在整個(gè)面上順次真空蒸鍍層積作為第二金屬層的Ti/Pt/Au這三層。之后通過剝離除去抗蝕劑層PR在n型外延層3表面形成肖特基結(jié)，作為肖特基電極11。在形成肖特基結(jié)之前GaAs的表面由InGaP覆蓋，GaAs表面能以良好的狀態(tài)形成肖特基結(jié)。
即通過InGaP層4能容易地形成與n型外延層3表面成良好肖特基結(jié)的肖特基電極11?，F(xiàn)有的制造方法中對(duì)時(shí)間和溫度進(jìn)而對(duì)蝕刻液內(nèi)晶片的振幅、振速等的精密控制非常困難，而且還要求在規(guī)定的保鮮時(shí)間內(nèi)使用蝕刻液。但按本發(fā)明的制造方法只要先把作為動(dòng)作層最合適的2500外延層3形成，通過選擇性高的蝕刻僅蝕刻InGaP，容易控制動(dòng)作層的厚度，所以能形成再現(xiàn)性好的肖特基結(jié)，有能制造特性穩(wěn)定的肖特基勢壘二極管的優(yōu)點(diǎn)。
如圖8所示，本發(fā)明的第四工序是形成分別與第一電極8及第二電極11接觸的金屬層14、15 。
該工序也是本發(fā)明的特征工序，為取出肖特基電極11及歐姆電極8而形成蒸鍍金屬層作為陽極電極14及陰極電極15。
首先在整個(gè)面上再次沉積5000左右的氮化膜5作為層間絕緣膜。形成抗蝕劑層，進(jìn)行光刻工藝，使作為接觸部的肖特基電極11、歐姆電極8及陽極焊盤14a、陰極焊盤15a部分有選擇地開窗，蝕刻氮化膜5。除去抗蝕劑膜后再設(shè)新的抗蝕劑層，進(jìn)行光刻工藝，使希望的陽極電極14、陰極電極15的圖形有選擇地開窗。在整個(gè)面上順次蒸鍍Ti/Pt/Au，通過剝離形成陽極電極14及陰極電極15，把背面作背面搭接。
這里陽極電極14及陰極電極15是用通常的剝離法形成的蒸鍍金屬。與陽極電極14及陰極電極15的層間絕緣膜是氮化膜5，焊盤部也能直接固定在基板上，所以能省略聚酰亞胺層。這樣能省略現(xiàn)有聚酰亞胺層上為吸收聚酰亞胺的不好情況而較厚設(shè)置的配線及形成焊盤的鍍Au工序。
現(xiàn)有的形成厚聚酰亞胺層的工序用多次涂鍍和固化，費(fèi)時(shí)間且工序復(fù)雜。Au鍍層的形成工序也是增加制造工序數(shù)的要因。但按本發(fā)明的制造方法就能省略這些聚酰亞胺層及Au鍍層的形成工序，能實(shí)現(xiàn)制造工序的大幅度簡略化和效率化。
化合物半導(dǎo)體肖特基勢壘二極管當(dāng)完成前工序時(shí)就轉(zhuǎn)入進(jìn)行組裝的后工序。晶片狀的半導(dǎo)體芯片被分割，分離成一個(gè)一個(gè)的半導(dǎo)體芯片，把該半導(dǎo)體芯片固定在框架(圖中未示出)上后用接合線把半導(dǎo)體芯片的焊盤14a、15a與規(guī)定的引線(圖中未示出)連接。接合線用金細(xì)線、用公知的針腳形接合連接。之后傳遞模模裝，實(shí)施樹脂封裝。
根據(jù)本發(fā)明的結(jié)構(gòu)可得以下種種效果。
第一，通過在從InGaP層到GaAs的n+型外延層設(shè)置的高濃度離子注入?yún)^(qū)域表面設(shè)置歐姆電極，實(shí)現(xiàn)平面結(jié)構(gòu)的肖特基勢壘二極管。因不設(shè)臺(tái)面所以能抑制由臺(tái)面形狀偏差產(chǎn)生的歐姆電極形狀偏差及特性的劣化，因不必考慮對(duì)位誤差，所以肖特基電極11及歐姆電極8的間隔距離能大幅度縮減。由于肖特基電極11及歐姆電極8的間隔距離對(duì)串聯(lián)電阻起作用，所以間隔距離越縮小電阻就越能降低。
第二，陰極電位的GaAs與陽極電極14交叉部分的面積為100μm2左右，寄生電容大幅降低。陽極電極14下的大部分區(qū)域設(shè)有絕緣化區(qū)域6，這樣發(fā)生寄生電容的交叉部面積與現(xiàn)有的相比僅肖特基結(jié)部分就能減小至1/13。且陽極焊盤14a也能直接固定在GaAs上，該部分不產(chǎn)生寄生電容，能大幅減小總的寄生電容。目前為抑制寄生電容采用電容率低的聚酰亞胺并設(shè)厚的層間絕緣膜，但可用薄的氮化膜代替。氮化膜比聚酰亞胺電容率高，但根據(jù)本發(fā)明的結(jié)構(gòu)即使使用5000左右的氮化膜與現(xiàn)有相比也能減小寄生電容。
第三，由于不用厚聚酰亞胺，所以不必考慮作為動(dòng)作區(qū)域的聚酰亞胺開口部的錐狀部分的距離和錐狀部角度的偏差。
根據(jù)上述，肖特基電極和歐姆電極的間隔距離只單純考慮耐壓和掩膜對(duì)準(zhǔn)精度便可。具體說就是肖特基結(jié)區(qū)域和歐姆電極的間隔距離可從7μm減小到2μm。而與高濃度離子注入?yún)^(qū)域7的間隔距離為1μm，這時(shí)高濃度離子注入?yún)^(qū)域7是載流子的移動(dòng)路徑，大致與歐姆電極8有相同效果，所以與現(xiàn)有的相比間隔距離可減小至1/7。因而通過大幅降低電阻、大幅降低寄生電容及降低寄生電容的偏差能大幅度提高高頻特性。
第四，可實(shí)現(xiàn)芯片小型化，芯片尺寸中現(xiàn)有尺寸0.27×0.31mm2的可縮小至0.25×0.25mm2。作為尺寸從配置焊盤的必要性及組裝時(shí)能處理的芯片尺寸而言是有限度的，因此0.25mm見方為現(xiàn)狀的限度，但作為動(dòng)作區(qū)域能大幅縮小至1/10左右，因此配置動(dòng)作區(qū)域的自由度變得非常大。
第五，通過設(shè)置多個(gè)形成肖特基電極的肖特基結(jié)部能進(jìn)一步降低電阻。將肖特基結(jié)部的接觸直徑變小而設(shè)置多個(gè)，與總肖特基接觸面積相同而設(shè)置一個(gè)肖特基電極的情況相比進(jìn)一步減小電阻，在高濃度離子注入?yún)^(qū)域能有效地產(chǎn)生載流子的陷阱，所以有進(jìn)一步提高高頻特性的優(yōu)點(diǎn)。
第六，由于不用聚酰亞胺層和鍍金所以既能降低材料費(fèi)又能縮小芯片，實(shí)現(xiàn)降低成本。
根據(jù)本發(fā)明的制造方法可得以下所示效果。
第一，由于能形成穩(wěn)定的肖特基結(jié)，所以能抑制作為高頻電路非常重要課題的特性偏差。直到肖特基結(jié)形成之前n型外延層都被InGaP覆蓋，只要蝕刻InGaP蒸鍍Ti/Pt/Au，就能在完全無污染的結(jié)晶面上作肖特基結(jié)。n型外延層作為動(dòng)作層形成為最合適的2500，InGaP與GaAs的蝕刻選擇比非常大所以當(dāng)按規(guī)定條件蝕刻時(shí)能僅蝕刻InGaP。因此不需要目前復(fù)雜的GaAs蝕刻控制。即能制造提高合格品率、再現(xiàn)性好、有穩(wěn)定特性的肖特基勢壘二極管。
第二，上述肖特基勢壘二極管的制造能實(shí)現(xiàn)高效率、制造工序的更簡略化。具體說就是可省略臺(tái)面蝕刻工序、肖特基結(jié)形成前的n型外延層蝕刻工序、聚酰亞胺層形成工序、鍍Au工序等。聚酰亞胺層為制成6～7μm厚反復(fù)涂鍍數(shù)次而形成。而數(shù)次涂鍍聚酰亞胺層既費(fèi)時(shí)又使制造流程變復(fù)雜。若不需要聚酰亞胺則Au鍍層的電極也不需要。目前為防止由焊料安裝時(shí)的熱和引線接合時(shí)的應(yīng)力造成的電極斷裂和變形有必要確保電極的強(qiáng)度，通過厚Au鍍層形成陽極電極及陰極電極。但若不需要聚酰亞胺層的話則不必要考慮其影響。即不需要鍍金電極，僅用Ti/Pt/Au的蒸鍍金屬就能形成陽極電極及陰極電極，可靠性也提高了。目前引起合格率低下的上述要因消失，所以合格率也提高了。
即優(yōu)點(diǎn)為既能提供大幅度降低寄生電容，能更加減小電阻大幅提高高頻特性的肖特基勢壘二極管，又能提供謀求制造工序簡略化和效率化的制造方法。
權(quán)利要求
1.一種肖特基勢壘二極管，其特征在于，包括化合物半導(dǎo)體基板；設(shè)在該基板上的平坦的一導(dǎo)電型外延層及保護(hù)該外延層的穩(wěn)定的化合物半導(dǎo)體層；設(shè)在所述化合物半導(dǎo)體層表面的一導(dǎo)電型高濃度離子注入?yún)^(qū)域；在所述高濃度離子注入?yún)^(qū)域表面成歐姆結(jié)的第一電極；與所述外延層表面形成肖特基結(jié)的第二電極；取出所述第一及第二電極的金屬層。
2.一種肖特基勢壘二極管，其特征在于，包括化合物半導(dǎo)體基板；設(shè)在該基板上的平坦的一導(dǎo)電型高濃度外延層和一導(dǎo)電型外延層及保護(hù)該外延層的穩(wěn)定的化合物半導(dǎo)體層；從所述化合物半導(dǎo)體層表面到達(dá)所述高濃度外延層的一導(dǎo)電型高濃度離子注入?yún)^(qū)域；在所述高濃度離子注入?yún)^(qū)域表面成歐姆結(jié)的第一電極；被所述第一電極圍住外周、與所述化合物半導(dǎo)體層下層的所述外延層表面形成肖特基結(jié)的第二電極；取出所述第一及第二電極的金屬層。
3.如權(quán)利要求1或2所述的肖特基勢壘二極管，其特征在于，所述化合物半導(dǎo)體層是非摻雜的InGaP。
4.如權(quán)利要求1或2所述的肖特基勢壘二極管，其特征在于，所述化合物半導(dǎo)體基板是非摻雜的GaAs基板。
5.如權(quán)利要求1或2所述的肖特基勢壘二極管，其特征在于，所述第二電極其最下層是Pt的蒸鍍金屬。
6.如權(quán)利要求1或2所述的肖特基勢壘二極管，其特征在于，所述第二電極與所述高濃度離子注入?yún)^(qū)域的間隔距離是5μm以下。
7.如權(quán)利要求1或2所述的肖特基勢壘二極管，其特征在于，所述第二電極形成的肖特基結(jié)區(qū)域分割設(shè)置成多個(gè)。
8.如權(quán)利要求1或2所述的肖特基勢壘二極管，其特征在于，所述高濃度離子注入?yún)^(qū)域從所述第一電極露出設(shè)置。
9.一種肖特基勢壘二極管的制造方法，其特征在于，包括在非摻雜化合物半導(dǎo)體基板上層積一導(dǎo)電型的外延層及穩(wěn)定的化合物半導(dǎo)體層，在預(yù)定的第一電極下的所述化合物半導(dǎo)體層表面形成一導(dǎo)電型的高濃度離子注入?yún)^(qū)域的工序；形成在所述高濃度離子注入?yún)^(qū)域表面成歐姆結(jié)的第一電極的工序；在所述化合物半導(dǎo)體層上形成肖特基接觸孔，形成與所述外延層表面形成肖特基結(jié)的第二電極的工序；形成分別與所述第一及第二電極接觸的金屬層的工序。
10.一種肖特基勢壘二極管的制造方法，其特征在于，包括在非摻雜化合物半導(dǎo)體基板上層積一導(dǎo)電型高濃度外延層和一導(dǎo)電型外延層及穩(wěn)定的化合物半導(dǎo)體層，形成從預(yù)定的第一電極下的所述化合物半導(dǎo)體層表面到達(dá)所述高濃度外延層的一導(dǎo)電型高濃度離子注入?yún)^(qū)域的工序；形成在所述高濃度離子注入?yún)^(qū)域表面成歐姆結(jié)的第一電極的工序；在被所述第一電極圍住外周的預(yù)定的第二電極部分的所述化合物半導(dǎo)體層上形成肖特基接觸孔，形成與露出的所述外延層表面形成肖特基結(jié)的第二電極的工序；形成分別與所述第一及第二電極接觸的金屬層的工序。
11.如權(quán)利要求9或10所述的肖特基勢壘二極管的制造方法，其特征在于，所述第二電極是順次蒸鍍Ti/Pt/Au的多層金屬層而形成的。
12.如權(quán)利要求9或10所述的肖特基勢壘二極管的制造方法，其特征在于，所述化合物半導(dǎo)體層與所述外延層的蝕刻選擇比大。
全文摘要
一種肖特基勢壘二極管及其制造方法。目前由于有臺(tái)面蝕刻或厚聚酰亞胺層等，所以芯片小型化無進(jìn)展且電極間有距離不能提高特性。而且制造方法上肖特基結(jié)部分的蝕刻控制有困難。本發(fā)明能實(shí)現(xiàn)化合物半導(dǎo)體的平面型肖特基勢壘二極管。通過在基板表面設(shè)InGaP層、設(shè)n
文檔編號(hào)H01L29/47GK1400671SQ0212723
公開日2003年3月5日 申請(qǐng)日期2002年7月29日 優(yōu)先權(quán)日2001年7月27日
發(fā)明者淺野哲郎, 小野田克明, 中島好史, 村井成行, 冨永久昭, 平田耕一, 榊原干人, 石原秀俊 申請(qǐng)人:三洋電機(jī)株式會(huì)社