專利名稱：半導(dǎo)體元件的硅化物膜的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件的制造方法，更詳細(xì)地說，涉及在高集成半導(dǎo)體元件中形成均勻的電阻小的硅化物膜的半導(dǎo)體元件的制造方法。
背景技術(shù)：
一般地，在半導(dǎo)體元件的制造工序中，為了減小半導(dǎo)體元件表面的表面電阻而進(jìn)行硅化物工序。例如，為了減少M(fèi)OS型晶體管的RC延遲時間，在晶體管的柵電極、源/漏區(qū)域的表面上追加硅化物膜。
應(yīng)用于半導(dǎo)體元件的硅化物有具有代表性的鎢硅化物(WSi2)、鈦硅化物(TiSi2)、及鈷硅化物(CoSi2)等。其中，鈦硅化物(以下稱為Ti硅化物)在高集成化產(chǎn)生的信號處理的速度改善方面被頻繁地使用在結(jié)(junction)部位等。
下面參照


現(xiàn)有技術(shù)的半導(dǎo)體元件的硅化物膜的制造方法。
圖1至圖3是依次示出現(xiàn)有技術(shù)的半導(dǎo)體元件的硅化物膜的制造方法的工序順序圖。
如圖1所示，現(xiàn)有技術(shù)的半導(dǎo)體元件的硅化物膜的制造方法在硅襯底10上形成場氧化膜12來區(qū)分元件的有源區(qū)和非有源區(qū)。
然后，在硅襯底10的有源區(qū)中依次淀積柵氧化膜13和摻雜多晶硅層，對它進(jìn)行構(gòu)圖來形成柵電極14。
接著，在襯底的源/漏區(qū)域中離子注入低濃度的雜質(zhì)而形成LDD(LightlyDoped Drain輕摻雜漏區(qū))區(qū)域16后，在柵電極14的側(cè)面用硅氧化膜(SiO2)或氮化硅膜(Si3N4)形成間隔層(spacer，18)。
然后，在形成了間隔層18的結(jié)果物中離子注入高濃度的雜質(zhì)而形成源/漏區(qū)域20。
然后，如圖2所示，在所述結(jié)果物的整個面上淀積作為金屬的Ti層22和TiN層24后，實(shí)施作為熱處理工序的RTP(Rapid Thermal Process快速熱處理)。
這樣，如圖3所示，通過所述RTP，柵電極14的上部和源/漏區(qū)域20的硅與Ti層22及TiN層24進(jìn)行硅化物反應(yīng)，在各自的表面上形成Ti硅化物膜(TiSix，26)。
接著，通過除去未發(fā)生硅化物反應(yīng)的區(qū)域的Ti層22和TiN層24，使柵電極14和源/漏區(qū)域20的各Ti硅化物膜26a、26b不相互連結(jié)。
如上那樣，現(xiàn)有技術(shù)通過柵電極14的上部的Ti硅化物膜26a和源/漏區(qū)域20表面的Ti硅化物膜26b，可以降低各自的表面電阻。由此，在與柵電極14、源/漏區(qū)域20接觸的布線的制造工序時可降低接觸電阻。
但是，根據(jù)半導(dǎo)體元件的高集成化的設(shè)計(jì)規(guī)則，在減少柵電極的線寬度的情況下，難以進(jìn)行均勻的硅化物膜的制造。這是因?yàn)樵诓环€(wěn)定的硅化物形態(tài)的C49相的相轉(zhuǎn)移形成時，穩(wěn)定的硅化物形態(tài)的C54相因柵電極線寬度的縮小而在C49中幾乎沒有C54的核生成的席位，在一個核生成的席位中粗大的C54相不均勻，形成不連續(xù)的Ti硅化物膜。
因此，現(xiàn)有技術(shù)的硅化物制造方法在元件的高集成化產(chǎn)生的設(shè)計(jì)限制下，柵電極的線寬度急劇地減少而形成不均勻的硅化物膜，所以在柵電極和源/漏區(qū)域中產(chǎn)生硅化物電阻的增加和漏泄電流，造成局部元件的不良。

發(fā)明內(nèi)容
因此，本發(fā)明為了解決上述現(xiàn)有技術(shù)中的問題而研究出的發(fā)明，其目的在于提供一種半導(dǎo)體元件的硅化物膜的形成方法，該方法在后續(xù)熱處理的工序時可以確保均勻的硅化物膜。
為了實(shí)現(xiàn)上述目的，本發(fā)明的半導(dǎo)體元件的硅化物膜的形成方法的特征在于包括在半導(dǎo)體襯底的表面上淀積下部金屬層后實(shí)施等離子體處理的步驟；以及在所述等離子體處理過的下部金屬層上淀積上部金屬層后實(shí)施熱處理工序，在所述半導(dǎo)體襯底的表面上形成硅化物膜的步驟。
此外，本發(fā)明的半導(dǎo)體元件的硅化物膜的形成方法的特征在于包括在半導(dǎo)體襯底的上部形成沒有多晶硅層的柵電極的步驟；在所述柵電極的側(cè)壁上形成用絕緣物質(zhì)構(gòu)成的間隔層的步驟；在所述柵電極的兩側(cè)的襯底內(nèi)形成注入了雜質(zhì)的源/漏區(qū)域的步驟；在所述構(gòu)成物的整個面上淀積下部金屬層后用Ar或N2氣實(shí)施等離子體處理的步驟；以及在下部金屬層的上部淀積上部金屬層，實(shí)施熱處理，除去不與硅反應(yīng)的金屬層，在柵電極及源/漏的上面形成硅化物膜的步驟。
以上的本發(fā)明的目的、其他特征及長處從參照以下對本發(fā)明的優(yōu)選實(shí)施例的說明中將變得明確。

圖1是順序示出現(xiàn)有技術(shù)的半導(dǎo)體元件的硅化物膜的制造方法的工序剖面圖。
圖2同樣是順序示出現(xiàn)有技術(shù)的半導(dǎo)體元件的硅化物膜的制造方法的工序剖面圖。
圖3同樣是順序示出現(xiàn)有技術(shù)的半導(dǎo)體元件的硅化物膜的制造方法的工序剖面圖。
圖4是順序示出本發(fā)明的半導(dǎo)體元件的硅化物膜的制造方法的工序剖面圖。
圖5同樣是順序示出本發(fā)明的半導(dǎo)體元件的硅化物膜的制造方法的工序剖面圖。
圖6同樣是順序示出本發(fā)明的半導(dǎo)體元件的硅化物膜的制造方法的工序剖面圖。
圖7同樣是順序示出本發(fā)明的半導(dǎo)體元件的硅化物膜的制造方法的工序剖面圖。
圖8同樣是順序示出本發(fā)明的半導(dǎo)體元件的硅化物膜的制造方法的工序剖面圖。
具體實(shí)施例方式
以下，參照附圖詳細(xì)說明本發(fā)明的半導(dǎo)體元件的硅化物膜的形成方法的優(yōu)選實(shí)施例。
圖4至圖8是順序示出本發(fā)明的半導(dǎo)體元件的硅化物膜的形成方法的工序剖面圖。
如圖4所示，本發(fā)明的硅化物膜的形成方法，首先在硅襯底100上形成場氧化膜102而區(qū)分為元件的有源區(qū)和非有源區(qū)。
然后，在襯底100的有源區(qū)形成柵氧化膜103后，淀積摻雜多晶硅層，對它進(jìn)行構(gòu)圖而形成柵電極104。
接著，在襯底的源/漏區(qū)域中離子注入低濃度的雜質(zhì)，形成LDD區(qū)域106后，在柵電極104的側(cè)面用硅氧化膜(SiO2)或氮化硅膜(Si2N4)形成間隔層108。
然后，在形成了間隔層108的產(chǎn)物中離子注入高濃度的雜質(zhì)來形成源/漏區(qū)域110。
接著，如圖5所示，在所述構(gòu)成物的整個面上淀積作為下部金屬層的Ti層112。此時，下部Ti層112的厚度必需淀積，為整體Ti層的一部分的50～200。
然后，在RF反應(yīng)室中連續(xù)地放入Ar或N2氣后，在等離子體狀態(tài)下激勵氣體，注入到下部Ti層112。此時，Ar或N2氣以10sccm～40sccm流動，反應(yīng)室的溫度維持在300℃～400℃，使Ar或N2成分?jǐn)U散到下部Ti層112。這樣等離子體處理過的下部Ti層112，因這些氣體成分的侵入而產(chǎn)生內(nèi)部缺陷。
通過這樣的缺陷，在以后的硅化物工序時使穩(wěn)定并且電阻小的C54相更多地核生成，可以獲得均勻的硅化物膜。
接著，如圖6所示，在下部Ti層112的上部再次淀積作為上部金屬層114的Ti。此時，上部Ti層114必需整體淀積，Ti層的其余部分具有100?！?00的厚度。
然后，如圖7所示，在上部Ti層114的上部淀積TiN層116后，實(shí)施RTP工序來產(chǎn)生硅化物反應(yīng)。
接著，如圖8所示，通過所述RTP，柵電極104的上部、源/漏區(qū)域100的硅、下/上部Ti層112、114及TiN層116進(jìn)行硅化物反應(yīng)，在各自的表面上形成Ti硅化物膜(TiSix，118)。
然后，通過除去未發(fā)生硅化物反應(yīng)的區(qū)域的下/上部Ti層112、114及TiN層116，使柵電極104和源/漏區(qū)域110的各Ti硅化物膜118a、118b不相互連結(jié)。
更詳細(xì)地說，在650℃～750℃下進(jìn)行1次RTP來形成Ti硅化物膜(TiSix，118)。此時，通過在等離子體處理時有內(nèi)部缺陷的下部Ti層112，可容易地形成初期不穩(wěn)定的C49相而減小晶粒的尺寸。對這樣的晶粒小的C49相的Ti硅化物膜118以750℃～850℃并再次用高溫實(shí)施2次RTP。于是，在C49相多的晶粒邊界使穩(wěn)定且電阻小的C54相進(jìn)行核生成，可均勻連續(xù)地形成C54相的Ti硅化物膜118。
發(fā)明的效果如上所述，根據(jù)本發(fā)明的半導(dǎo)體元件的硅化物膜的形成方法，分2次淀積硅化物的Ti層，但通過在RF等離子體狀態(tài)下激勵A(yù)r或N2氣并注入到最初淀積過的Ti層，在后續(xù)的熱處理工序時可以確保均勻的硅化物膜。
因此，在高集成的半導(dǎo)體元件中，即使柵電極的線寬度小，但本發(fā)明通過將穩(wěn)定且電阻小的C54相的Ti硅化物膜均勻連續(xù)地在柵電極和源/漏區(qū)域中形成，可以提高半導(dǎo)體元件的電氣特性及收率。
以上通過實(shí)施例詳細(xì)說明了本發(fā)明，但本發(fā)明不限定于實(shí)施例，只要是具有本發(fā)明所屬領(lǐng)域的普通知識的人員，在不脫離本發(fā)明的思想和精神的范圍內(nèi)，當(dāng)然可以修正或變更本發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體元件的硅化物膜的形成方法，其特征在于包括在半導(dǎo)體襯底的表面上淀積下部金屬層后實(shí)施等離子體處理的步驟；以及在所述等離子體處理過的下部金屬層上淀積上部金屬層后實(shí)施熱處理工序，在所述半導(dǎo)體襯底的表面上形成硅化物膜的步驟。
2.如權(quán)利要求1所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述下部和上部金屬層是Ti。
3.如權(quán)利要求1所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述下部金屬層有50～200的厚度。
4.如權(quán)利要求1所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述上部金屬層有100～300的厚度。
5.如權(quán)利要求1所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述等離子體處理是在向反應(yīng)室中流動10～40sccm的Ar或N2氣，使反應(yīng)室的溫度維持在300℃～400℃的狀態(tài)下進(jìn)行。
6.一種半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述熱處理由1次熱處理和2次熱處理構(gòu)成。
7.如權(quán)利要求6所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述1次熱處理溫度為650℃～750℃，2次熱處理溫度為750℃～850℃。
8.如權(quán)利要求1所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，還包括在所述半導(dǎo)體襯底上形成源/漏區(qū)域和柵電極的步驟。
9.一種半導(dǎo)體元件的硅化物膜的形成方法，其特征在于包括在半導(dǎo)體襯底上形成柵電極的步驟；在所述柵電極的側(cè)壁上形成間隔層的步驟；在所述柵電極的兩側(cè)的襯底內(nèi)形成源/漏區(qū)域的步驟；在所述構(gòu)成物的整個面上淀積下部金屬層后實(shí)施等離子體處理的步驟；以及在所述等離子體處理過的下部金屬層的上部淀積上部金屬層，實(shí)施1次熱處理和2次熱處理工序，在所述柵電極及源/漏的上面形成硅化物膜的步驟。
10.如權(quán)利要求9所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述下部和上部金屬層是Ti。
11.如權(quán)利要求9所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述下部金屬層有50～200的厚度。
12.如權(quán)利要求9所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述上部金屬層有100?！?00的厚度。
13.如權(quán)利要求9所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述等離子體處理是向反應(yīng)室中流動10～40sccm的Ar或N2氣，使反應(yīng)室的溫度維持在300℃～400℃的狀態(tài)下進(jìn)行。
14.如權(quán)利要求9所述的半導(dǎo)體元件的硅化物膜的形成方法，其特征在于，所述1次熱處理溫度為650℃～750℃，2次熱處理溫度為750℃～850℃。
全文摘要
本發(fā)明提供半導(dǎo)體元件的硅化物膜的形成方法。本發(fā)明由以下步驟構(gòu)成在半導(dǎo)體襯底上部形成多晶硅層組成的柵電極；以及在其側(cè)壁上形成間隔層，在柵電極的兩側(cè)襯底內(nèi)注入雜質(zhì)而形成源/漏區(qū)域后，在構(gòu)成物的整個面上以整體淀積來淀積Ti層的一部分，在用Ar或N
文檔編號H01L21/336GK1395299SQ0212724
公開日2003年2月5日 申請日期2002年6月28日 優(yōu)先權(quán)日2001年6月28日
發(fā)明者鄭炳賢, 金炯潤 申請人:東部電子株式會社