專利名稱：柵絕緣膜的形成方法
技術(shù)領域：
本發(fā)明涉及柵絕緣膜的形成方法，更詳細地說，涉及實現(xiàn)具有膜厚度不同的多種柵絕緣膜的高耐壓MOS晶體管的技術(shù)。
背景技術(shù)：
以下，參照
以往的柵絕緣膜的形成方法。
進而，在以下的說明中，介紹在半導體襯底上具有由厚的柵絕緣膜和薄的柵絕緣膜組成的2種膜厚度，在厚的柵絕緣膜上形成高耐壓MOS晶體管，在薄的柵絕緣膜上形成通常耐壓MOS晶體管的膜厚度不同的多種柵絕緣膜的形成方法。
首先，用已知的LOCOS技術(shù)把形成在一導電型的半導體襯底，例如P型半導體襯底101上的氧化膜以及硅氮化膜作為掩模，形成由LOCOS膜組成的元件分離膜102(參照圖13(a))。
以下，在除去上述氧化膜以及硅氮化膜后，如圖13(b)所示，把上述元件隔離膜102作為掩模進行熱氧化，在上述襯底101上形成厚的柵絕緣膜103。
接著，如圖13(c)所示，在一個(高耐壓MOS晶體管形成區(qū)域上)厚的柵絕緣膜103上形成光敏抗蝕劑膜104后，把該光敏抗蝕劑膜104作為掩模除去另一個(通常耐壓MOS晶體管形成區(qū)域)厚的柵絕緣膜103。
進而，在除去上述光敏抗蝕劑膜104后，如圖14(a)所示，在熱氧化除去上述厚的柵絕緣膜103的通常耐壓MOS晶體管形成區(qū)域上形成薄的柵絕緣膜105。
而后，如圖14(b)所示在厚的柵絕緣膜103以及薄的絕緣膜105上形成柵電極用的導電膜后，圖案化該導電膜形成柵電極106A、106B。
而后，如與上述柵電極106A、106B相鄰那樣分別形成N型的雜質(zhì)區(qū)域(源漏區(qū)107、108、109、110)，以下，雖然省略圖示的說明，但在如覆蓋它們那樣形成層間絕緣膜后，在上述源漏區(qū)域107、108、109、110上形成經(jīng)接觸孔連接的金屬配線，在厚的柵絕緣膜103上形成高耐壓MOS晶體管，在薄的柵絕緣膜105上形成通常耐壓MOS晶體管。
發(fā)明內(nèi)容
但是在上述工藝中，在蝕刻厚的柵絕緣膜103時，因為元件隔離膜102也被蝕刻(參照圖13(c)所示的尺寸)，所以該元件隔離膜102變薄，存在元件隔離能力下降的問題。
這是因為需要的耐壓越高，柵絕緣膜的膜厚度需要越厚，而在該除去時除去被形成在整個通常耐壓區(qū)域上的柵絕緣膜，所以，同時削減了元件隔離膜。因此，消除量越多，元件隔離能力下降越多。
因而，本發(fā)明的柵絕緣膜的形成方法，在半導體層上形成膜厚度不同的柵絕緣膜中，其特征在于包含以下工序在形成具有所希望膜厚度的多個柵絕緣膜后，在該柵絕緣膜上形成導電膜；在上述導電膜的規(guī)定區(qū)域上形成耐氧化膜后，把該耐氧化膜上作為掩模選擇氧化上述導電膜，形成選擇氧化膜。
此外，形成上述多個柵絕緣膜的工序的特征在于，由在上述半導體層上形成膜厚度厚的柵絕緣膜，在除去被形成在該半導體層上的規(guī)定區(qū)域上的該膜厚度厚的柵絕緣膜后，形成與上述膜厚度厚的柵絕緣膜相連的膜厚度薄的柵絕緣膜。
進而，本發(fā)明的柵絕緣膜的形成方法，在形成由用熱氧化法在半導體層上形成的第1柵絕緣膜和用選擇氧化法形成的第2柵絕緣膜組成的膜厚度不同的柵絕緣膜中，其特征在于形成上述第1柵絕緣膜的工序，由在上述半導體層上形成膜厚度厚的柵絕緣膜，在除去被形成在該半導體層上的規(guī)定區(qū)域上的該膜厚度厚的柵絕緣膜后，形成如與上述膜厚度厚的柵絕緣膜連著的膜厚度薄的柵絕緣膜的工序組成。
此外，其特征在于包含在形成上述膜厚度薄的柵絕緣膜的工序后，在上述膜厚度厚的柵絕緣膜以及膜厚度薄的柵絕緣膜上形成導電膜的工序；在上述導電膜的規(guī)定區(qū)域上形成耐氧化膜后，把該耐氧化膜作為掩模選擇氧化上述導電膜形成第2柵絕緣膜的工序。
進而，上述第2柵絕緣膜的形成工序，其特征在于和形成元件隔離膜的工序是同一工序。
如果采用本發(fā)明，則不使LOCOS絕緣膜的厚度減少，就可以容易形成由多種膜厚度組成的柵絕緣膜，而不降低元件隔離能力。
圖1是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖2是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖3是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖4是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖5是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖6是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖7是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖8是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖9是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖10是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖11是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖12是展示適用本發(fā)明的半導體器件的制造方法的斷面圖。
圖13是展示以往的柵絕緣膜的形成方法的斷面圖。
圖14是展示以往的柵絕緣膜的形成方法的斷面圖。
具體實施例方式
以下，有關本發(fā)明的柵絕緣膜的形成方法的實施方式，參照
把本發(fā)明適用于混裝有構(gòu)成顯示器驅(qū)動用驅(qū)動器的各種MOS晶體管形成的半導體器件的實施方案。
進而，在上述顯示器中，有LCD顯示器，LED顯示器，有機EL(電致發(fā)光)顯示器，無機EL顯示器，PDP(等離子體顯示器)，F(xiàn)ED(場致發(fā)射顯示器)等各種平板顯示器。
以下，如果以一例說明LCD驅(qū)動器，則該LCD驅(qū)動器，從圖12的左側(cè)開始由以下部分構(gòu)成高耐壓(例如，50V)的P溝MOS晶體管(A)、通常耐壓(例如，10V)的P溝MOS晶體管(B)、通常耐壓的(例如，10V)N溝MOS晶體管(C)、高耐壓(例如，50V)的N溝MOS晶體管(D)以及電平移位用(例如，50V)的N溝MOS晶體管(E)。
以下，說明上述柵絕緣膜的形成方法。
首先，如圖1所示熱氧化一導電型為例如P型的半導體(Si)襯底上面，大致形成100nm膜厚度的絕緣膜2(用于形成后述的LOCOS絕緣膜，稱為襯墊絕緣膜)，在其上大致形成100nm膜厚度的硅氮化膜。
此外，在高耐壓的P溝MOS晶體管，通常耐壓的P溝型MOS晶體管，通常耐壓的N溝MOS晶體管的各形成區(qū)域上形成光敏抗蝕劑膜4，把該光敏抗蝕劑膜4作為掩模除去高耐壓的N溝MOS晶體管以及電平移位用N溝MOS晶體管的各形成區(qū)域上的硅氮化膜3。
而后，把上述光敏抗蝕劑膜4以及硅氮化膜3作為掩模，在加速電壓80KeV、注入量1×1013/cm2的注入條件下注入P型雜質(zhì)，例如硼離子，在上述高耐壓的N溝MOS晶體管以及電平移位用N溝MOS晶體管的各形成區(qū)域下部，形成P阱區(qū)域形成用離子注入層5A。
以下，在除去上述光敏抗蝕劑膜4后，把硅氮化膜3作為掩模選擇氧化(在大致1000℃的N2氣體中1小時)，如圖2所示在高耐壓的N溝MOS晶體管以及電平移位用N溝MOS晶體管的各形成區(qū)域上大致形成800nm膜厚度的LOCOS絕緣膜6的同時，擴散許多該LOCOS絕緣膜6下部的上述離子注入層5A，形成雜質(zhì)層5B(進而，該雜質(zhì)5B，經(jīng)由后述的圖3所示的擴散工序成為P阱區(qū)域5。)。
此外，在通常耐壓的P溝MOS晶體管，通常耐壓的N溝MOS晶體管，高耐壓的N溝MOS晶體管以及電平移位用N溝MOS晶體管的各形成區(qū)域上形成光敏抗蝕劑膜7，把該光敏抗蝕劑膜7作為掩模，在加速電壓160KeV、注入量4×1012/cm2的注入條件下離子注入N型雜質(zhì)，例如磷離子，在上述高耐壓的P溝MOS晶體管的形成區(qū)域下部上形成N阱區(qū)域形成用的離子注入層8A。
接著，在除去上述光敏抗蝕劑膜7以及LOCOS絕緣膜6后，通過如圖3所示那樣地擴散(大致在1200℃的N2氣體中8小時)處理上述離子注入層5A(雜質(zhì)層5B)以及離子注子層8A，分別形成P阱區(qū)域5以及N阱區(qū)域8。
此外，以大致875℃熱氧化襯底整個面，大致形成120nm膜厚度的厚的柵絕緣膜9(第1柵絕緣膜的一部分)。進而，在該柵絕緣膜9的高耐壓的P溝MOS晶體管形成區(qū)域上的局部、高耐壓的N溝MOS晶體管形成區(qū)域上的局部以及電平移位用N溝MOS晶體管形成區(qū)域上的局部上，形成光敏抗蝕劑膜(省略圖示)，除去未用該光敏抗蝕劑膜覆蓋的區(qū)域的柵絕緣膜9。
進而，在除去上述光敏抗蝕劑膜后，以大致850℃熱氧化襯底整個面，通過進一步加上在900℃的氮氣中加熱10分鐘的熱處理，大致形成15nm膜厚度的薄的柵絕緣膜10(第1柵絕緣膜的局部)。進而，通過本工序，上述柵絕緣膜9的下部襯底表層被氧化，柵絕緣膜9的膜厚度又增加了一些。
而后，在整個襯底面上形成大致50nm膜厚度的多晶硅膜11(用于形成后述的LOCOS絕緣膜，稱為襯墊多晶硅膜)后，把形成在該多晶硅膜11上的光敏抗蝕劑膜12作為掩模，在加速電壓140KeV、注入量7×1012/cm2的注入條件下離子注入N型雜質(zhì)，例如磷離子。由此，如圖3所示在被形成在高耐壓的P溝MOS晶體管形成區(qū)域和通常耐壓的P溝MOS晶體管形成區(qū)域之間的元件隔離膜15A參照圖4)的下部、通常耐壓的P溝MOS晶體管形成區(qū)域以及通常耐壓的N溝MOS晶體管形成區(qū)域的下部，高耐壓的N溝MOS晶體管的漏形成區(qū)域以及電平移位用N溝MOS晶體管的漏形成區(qū)域上，形成離子注入層13A。
接著，把形成在上述多晶硅膜11上的硅氮化膜14作為掩模在襯底上選擇氧化，如圖4所示形成由LOCOS絕緣膜組成的元件隔離膜15A以及由LOCOS絕緣膜組成的第2柵絕緣膜15B。通過該選擇氧化，擴散上述離子注入層13A，如圖4所示在被形成在高耐壓的P溝MOS晶體管形成區(qū)域和通常耐壓的P溝MOS晶體管形成區(qū)域之間的元件隔離膜15A的下部，形成N型的溝道停止層13B，在通常耐壓的P溝MOS晶體管形成區(qū)域以及通常耐壓的N溝MOS晶體管形成區(qū)域的下部形成N阱區(qū)域(NW)13，在高耐壓的N溝MOS晶體管形成區(qū)域上形成如包含上述第3柵絕緣膜15B的下部那樣的漏區(qū)域13C，而后在電平移位用的N溝MOS晶體管形成區(qū)域上形成包含上述第3柵絕緣膜15B的下部的漏區(qū)域13D。進而，在圖中，經(jīng)和N阱區(qū)域(NW)同樣工序形成的上述N型溝道停止層13B、漏區(qū)域13C、漏區(qū)域13D，為了方便圖示為NW。
如上所述在本發(fā)明中，如上述那樣形成厚的柵絕緣膜9(第1柵絕緣膜的一部分)，在除去上述厚的柵絕緣膜9的一部分后，形成薄的柵絕緣膜10(第1柵絕緣膜的一部分)，進而，因為形成如與上述厚的柵絕緣膜9相連那樣由LOCOS絕緣膜組成的第2柵絕緣膜15B，所以以和該第2柵絕緣膜15同一工序形成的元件隔離膜15A，由于在如以往的制造方法那樣形成元件隔離膜102后，形成膜厚度不同的多種柵絕緣膜103、105，因而可以抑制該元件隔離膜102被削減，元件隔離能力下降的問題。
以下，如圖5所示在上述襯底上的高耐壓的P溝MOS晶體管形成區(qū)域上的局部、通常耐壓的P溝MOS晶體管形成區(qū)域上、被形成在通常耐壓的N溝MOS晶體管形成區(qū)域和高耐壓的N溝MOS晶體管形成區(qū)域之間的元件隔離膜15A上的一部分、高耐壓的N溝MOS晶體管形成區(qū)域上、被形成在高耐壓N型MOS晶體管形成區(qū)域和電平移位用N溝MOS晶體管形成區(qū)域之間的元件隔離膜15A上的局部以及電平移位用N溝MOS晶體管形成區(qū)域上，形成光敏抗蝕劑膜16，把該光敏抗蝕劑膜16作為掩模，在加速電壓160KeV、注入量1.45×1013/cm2的注入條件下離子注入P型雜質(zhì)，例如硼離子，在各區(qū)域上形成離子注入層17A。
接著，在除去上述光敏抗蝕劑膜16后，如圖6所示通過擴散(在大致1100℃的N2氣體中3小時)處理上述離子注入層17A，形成高耐壓的P溝MOS晶體管的漏區(qū)域17B，形成通常耐壓的N溝MOS晶體管的P阱區(qū)域(PW)17，在被形成在通常耐壓的N溝MOS晶體管形成區(qū)域和高耐壓的N溝MOS晶體管形成區(qū)域之間的元件隔離膜15A的下部形成P型的溝道停止層17C，而后在被形成在高耐壓的N溝MOS晶體管形成區(qū)域和電平移位用N溝MOS晶體管形成區(qū)域之間的元件隔離膜15A的下部形成P型的溝道停止層17D。進而，在圖中，經(jīng)和P阱區(qū)域(PW)同樣的工序形成的上述漏區(qū)域17B、P型的溝道停止層17C、P型的溝道停止層17D，為了方便圖示為PW。
此外，在上述高耐壓的P溝MOS晶體管、通常耐壓的P溝MOS晶體管、通常耐壓的N溝MOS晶體管、高耐壓的N溝MOS晶體管的漏區(qū)域13C以及電平移位用N溝MOS的漏區(qū)域13D的各區(qū)域上，形成光敏抗蝕劑膜18。
而后，把該光敏抗蝕劑膜18作為掩模，在上述高耐壓的N溝MOS晶體管的柵電極形成區(qū)域的下部以及電平移位用的N溝MOS晶體管的柵電極形成區(qū)域(薄的柵絕緣膜10)的下部，離子注入閾值電壓調(diào)整用的P型雜質(zhì)，例如硼離子，形成離子注入層19A。進而，在本工序中，首先，為了上述電平移位用的N溝MOS晶體管的閾值電壓調(diào)整用，在例如加速電壓35KeV、注入量1×1012/cm2的注入條件下進行第1離子注入，接著為了高耐壓的N溝MOS晶體管的閾值電壓調(diào)整用，在例如加速電壓160KeV、注入量1×1012/cm2的注入條件下進行第2離子注入。進而，上述的第1離子注入工序和第2離子注入工序的工序順序，也可以相反。
此外，這時，在本工序中，采用和對上述高耐壓的N溝MOS晶體管的閾值電壓調(diào)整用離子注入一同進行對電平移位用的N溝MOS晶體管的閾值電壓調(diào)整用的離子注入的工藝，但也可以用其它工藝進行這些工序。
接著，在除去上述光敏抗蝕劑膜18后，在上述整個襯底面上形成大致50nm膜厚度的多晶硅膜。這時，在上述的選擇氧化工序(參照圖4)中，在多晶硅膜11被消耗的區(qū)域，和未消耗的區(qū)域中，在多晶硅膜的全部膜厚度上可能出現(xiàn)厚度差。即，如圖7所示，在元件隔離膜15A和第3柵絕緣膜15B上形成薄的多晶硅膜20A，在此外的區(qū)域上形成厚的多晶硅膜20B。進而，上述厚的多晶硅膜20B，經(jīng)后述的工序構(gòu)成柵電極25A、25B、25C、25D、25E的一部分(參照圖8)。如果進一步說明，則在本實施方式中，為了得到具有上述那樣所希望的膜厚度的多晶硅膜20B，在形成LOCOS絕緣膜時使用的多晶硅膜11上，再重疊多晶硅膜，但通過調(diào)整上述多晶硅膜11的膜厚度，還可以省略該多晶硅膜重疊工序。
進而，在本實施方式中，因為使在形成LOCOS絕緣膜時使用的多晶硅膜殘留一些，所以與除去該多晶硅膜，重新在柵電極形成中形成多晶硅膜相比，可以削減制造工序數(shù)。但是，本發(fā)明，并不排除除去在形成上述LOCOS絕緣膜時使用的多晶硅膜，在柵電極形成中重新形成多晶硅膜的工藝。
此外，在上述高耐壓的P溝MOS晶體管、通常耐壓N溝MOS晶體管、高耐壓N溝MOS晶體管以及電平移位用N溝MOS晶體管的各區(qū)域上形成光敏抗蝕劑膜21。
而后，把該光敏抗蝕劑膜21作為掩模，在上述通常耐壓的P溝MOS晶體管的閾值調(diào)整用中，在加速電壓40KeV、注入量2.25×1012/cm2的注入條件下離子注入P型雜質(zhì)，例如硼離子，形成離子注入層22A。
此外，在除去上述光敏抗蝕劑膜21后，在上述多晶硅膜20A、20B上實施把例如POCl3作為熱擴散源的磷摻雜處理。進而，在上述多晶硅膜20A、20B上形成硅化物膜(在本實施方式中，是鎢硅化物(WSix)膜)，如圖8所示把光敏抗蝕劑膜23作為掩模形成該鎢硅化物膜以及多晶硅膜圖案，在多晶硅膜20上形成疊層有鎢硅化物膜24的柵電極25A、25B、25C、25D、25E。進而，構(gòu)成上述柵電極25A、25B、25C、25D、25E的導電膜，可以有各種變化，例如可以是只由多晶硅膜組成的單層構(gòu)造。
以下，把光敏抗蝕劑膜(圖示省略)作為掩模，蝕刻除去上述高耐壓的P溝MOS晶體管的源形成區(qū)域一方的柵絕緣膜9、10以及高耐壓的N溝MOS晶體管的源形成區(qū)域一方的柵絕緣膜9、10(參照圖9)。
此外，如圖9所示在形成光敏抗蝕劑膜26后，把該光敏抗蝕劑膜26作為掩模進行各N溝MOS晶體管的低濃度的N-型源漏形成用的離子注入。即，在上述光敏抗蝕劑膜26以及上述柵電極25C、25D、25E，還有元件隔離膜15A以及柵絕緣膜15B變?yōu)檠谀５臓顟B(tài)下，通過在加速電壓60KeV、注入量7.5×1012/cm2的注入條件下離子注入N型雜質(zhì)，例如磷離子，由此形成經(jīng)由上述柵絕緣膜10與柵電極25C相連那樣的低濃度的源漏區(qū)域27A、27B，經(jīng)由上述柵絕緣膜9和柵絕緣膜15B形成與柵電極25D相連那樣低濃度的源漏區(qū)域27C、27D，經(jīng)由上述柵絕緣膜10和柵絕緣膜15B形成與柵電極25E相連那樣的低濃度的源漏區(qū)域27E、27F。
接著，用CVD氧化法在整個面上形成大致300nm厚的絕緣膜，通過各向異性蝕刻該絕緣膜，如圖10所示在各柵電極25A、25B、25C、25D、25E的側(cè)壁部分上形成側(cè)壁隔層膜28。
進而，在形成光敏抗蝕劑膜29后，把該光敏抗蝕劑膜29作為掩模進行各N溝MOS晶體管的高濃度的N+型源漏形成用的離子注入。即，在上述光敏抗蝕劑膜29以及上述柵電極25C、25D、25E、元件隔離膜15A以及柵絕緣膜15B，還有上述側(cè)壁隔層膜28成為掩模的狀態(tài)下，在加速電壓70KeV、注入量5×1015/cm2的注入條件下離子注入N型雜質(zhì)，例如砷離子，經(jīng)由上述側(cè)壁隔層膜28形成與上述柵電極25C相連那樣的高濃度的源漏區(qū)域30A、30B，經(jīng)由上述側(cè)壁隔層膜28和上述柵絕緣膜15B形成與上述柵電極25D相連那樣的高濃度的源漏區(qū)域30C、30D，經(jīng)由上述側(cè)壁隔層膜28和上述柵絕緣膜15B形成與上述柵電極25E相連那樣的高濃度的源漏區(qū)域30E、30F。
接著，在形成光敏抗蝕劑膜31后，把該光敏抗蝕劑膜31作為掩模進行各P溝MOS晶體管的P型源漏形成用的離子注入。即，在上述光敏抗蝕劑膜31以及上述柵電極25A、25B、元件隔離膜15A以及柵絕緣膜15B，還有上述側(cè)壁隔層膜28變?yōu)檠谀５臓顟B(tài)下，通過在加速電壓40KeV、注入量3×1015/cm2的注入條件下離子注入P型雜質(zhì)，例如二氟化硼離子，經(jīng)由上述側(cè)壁隔層膜28和上述柵絕緣膜15B形成與上述柵電極25A相連的源漏區(qū)域32A、32B，經(jīng)由上述側(cè)壁隔層膜28形成與上述柵電極25B相連那樣的源漏區(qū)域32C、32D。
進而，如圖12所示在整個面上形成層間絕緣膜(在本實施方式中，是NSG膜和BPSG膜的疊層膜)33，經(jīng)由形成在該層間絕緣膜33上的接觸孔，形成與各源漏區(qū)域32A、32B、32C、32D、30A、30B、30C、30D、30E、30F連接的金屬配線(例如，Al膜，Al-Si膜，Al-Si-Cu膜等)34。由此，形成構(gòu)成LCD驅(qū)動器的各種晶體管。
而后，雖然省略圖示的說明，但在整個面上形成鈍化膜，本發(fā)明的半導體器件完成。
如上所述在本發(fā)明適用的半導體器件中，通過把構(gòu)成LOCOS偏置構(gòu)造的柵絕緣膜的膜厚度，設置成包含由熱氧化法形成的膜厚度厚的柵絕緣膜9和膜厚度薄的柵絕緣膜10，還有用選擇氧化法形成的LOCOS絕緣膜15B的3層構(gòu)造，與以往的LOCOS偏置構(gòu)造(在用具有1種膜厚度的熱氧化法形成的柵絕緣膜，和用與該柵絕緣膜相連的選擇氧化法形成的LOCOS絕緣膜組成的柵絕緣膜上構(gòu)成柵電極的構(gòu)造)的半導體器件相比，可以進一步緩和電場集中。
進而，在本實施方式中，介紹了把本發(fā)明適用在電平移位用的N溝MOS晶體管中的一例，但在由P溝MOS晶體管組成的電平移位電路中也可以適用本發(fā)明，進而，即使在只需要漏極耐壓的高耐壓MOS晶體管中也可以適用，特別可以適用在通常耐壓的MOS晶體管和高耐壓晶體管混裝，具有多種柵絕緣膜的膜厚度的柵絕緣膜的形成工藝中。
此外，在形成LOCOS絕緣膜前，通過多次重復由熱氧化法形成膜厚度厚的柵絕緣膜的工序，和在除去上述厚的柵絕緣膜的一部分后，用熱氧化法形成薄的絕緣膜的工序，不減少LOCOS絕緣膜的膜厚度，也可以進一步形成具有多種膜厚度的柵絕緣膜。
如果進一步說，則不形成LOCOS絕緣膜，通過重復由熱氧化法形成膜厚度厚的柵絕緣膜的工序，和在除去該厚的柵絕緣膜的一部分后，用熱氧化法形成薄的柵絕緣膜的工序，也可以形成具有多種膜厚度的柵絕緣膜。
權(quán)利要求
1.在半導體層上形成膜厚度不同的柵絕緣膜的柵絕緣膜的形成方法，其特征在于包含在形成具有所希望的膜厚度的多個柵絕緣膜后在該柵絕緣膜上形成導電膜的工序；在上述導電膜的規(guī)定區(qū)域上形成耐氧化膜后，把該耐氧化膜作為掩模選擇氧化上述導電膜形成選擇氧化膜的工序。
2.權(quán)利要求1所述的柵絕緣膜的形成方法，其特征在于形成上述多個柵絕緣膜的工序包含在上述半導體層上形成膜厚度厚的柵絕緣膜；在除去被形成在該半導體層上的規(guī)定區(qū)域上的該膜厚度厚的柵絕緣膜后，形成膜厚度薄的柵絕緣膜使其與上述膜厚度厚的柵絕緣膜相連。
3.一種柵絕緣膜的形成方法，在半導體層上形成由用熱氧化法形成的第1柵絕緣膜和用選擇氧化法形成的第2柵絕緣膜組成的膜厚度不同的柵絕緣膜，其特征在于形成上述第1柵絕緣膜的工序包含在上述半導體層上形成膜厚度厚的柵絕緣膜；在除去被形成在該半導體層上的規(guī)定區(qū)域上的該膜厚度厚的柵絕緣膜后，形成膜厚度薄的柵絕緣膜使其與上述膜厚度厚的柵絕緣膜相連。
4.權(quán)利要求3所述的柵絕緣膜的形成方法，其特征在于在形成上述膜厚度薄的柵絕緣膜的工序后，包含在上述膜厚度厚的柵絕緣膜以及膜厚度薄的柵絕緣膜上形成導電膜的工序；在上述導電膜的規(guī)定區(qū)域上形成耐氧化膜后，把該耐氧化膜作為掩模選擇氧化上述導電膜形成第2柵絕緣膜的工序。
5.權(quán)利要求3所述的柵絕緣膜的形成方法，其特征在于上述第2柵絕緣膜的形成工序和形成元件隔離膜的工序是同一工序。
全文摘要
形成不使元件隔離能力下降的具有不同膜厚度的柵絕緣膜。在上述半導體襯底1上形成膜厚度不同的柵絕緣膜的柵絕緣膜形成方法中，其特征在于包含在形成厚的柵絕緣膜9和薄的柵絕緣膜10后，在該柵絕緣膜9、10上形成多晶硅膜11的工序；在上述多晶硅膜11的規(guī)定區(qū)域上形成多晶硅氮化膜14后，把該多晶硅氮化膜14作為掩模選擇氧化上述多晶硅膜11形成元件隔離膜15A和柵絕緣膜15B的工序。
文檔編號H01L21/8234GK1405846SQ02127668
公開日2003年3月26日 申請日期2002年8月7日 優(yōu)先權(quán)日2001年8月10日
發(fā)明者菊地修一, 木綿正明 申請人:三洋電機株式會社