專利名稱：具有基體觸發(fā)效應(yīng)的硅控整流器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是提供一種用來當(dāng)作集成電路的靜電放電防護(hù)組件的具有基體觸發(fā)效應(yīng)的硅控整流器。
橫向硅控整流組件(lateral silicon control rectifier，LSCR)已被用于輸出/輸入ESD保護(hù)電路上，以有效地保護(hù)CMOS集成電路免于ESD損害。SCR的一非常重要特性是它具有低保持電壓(holding voltage，Vhold)，在CMOS制程上SCR的保持電壓(Vhold)約1伏特左右，因此ESD電流在SCR組件上所產(chǎn)生的能量小于其它在CMOS技術(shù)上如二極管、MOS晶體管、雙載子晶體管(BJT)或場氧化組件等。例如，在典型的0.5微米CMOS制程上，SCR的保持電壓(Vhold)約1伏特左右，但是NMOS組件的驟回崩潰保持電壓(snapback Vhold)是10伏特，所以在單一布局面積上SCR組件可承受比NMOS組件高約10倍的ESD電流。盡管SCR組件已在一些輸入ESD保護(hù)電路被當(dāng)作主要的ESD防護(hù)組件(clampdevice)，它仍需要加入一個二級保護(hù)電路以達(dá)成全部的ESD保護(hù)功能，這是因為在次微米CMOS技術(shù)上SCR組件通常具有較高的觸發(fā)電壓(triggervoltage)(30-50伏特)，而該觸發(fā)電壓普遍大于輸入端的閘極氧化層崩潰電壓(gate-oxide breakdown voltage)(15-20伏特)。
美國專利案號第4,896,243號、第5,012,317號與第5,336,908號揭露應(yīng)用橫向硅控整流器(LSCR)于輸入ESD保護(hù)電路中，請參考

圖1a到圖1c，圖1a是先前技術(shù)中輸入ESD保護(hù)電路示意圖，圖1b是先前技術(shù)中LSCR組件的電流-電壓特性(I-V characteristic)示意圖，圖1c是先前技術(shù)中LSCR組件的組件結(jié)構(gòu)示意圖。如圖1a所示，輸入ESD保護(hù)電路10包括一輸入墊11、一內(nèi)部電路12電連接于VDD電壓端(VDDpower terminal)與VSS電壓端(VSSpowerterminal)、一SCR組件14、一二級保護(hù)電路15以及一導(dǎo)線13電連接于輸入端11及內(nèi)部電路12。其中，SCR組件14另包含一P+擴(kuò)散區(qū)域14a、一N井14b、一P型基底14c、一N+擴(kuò)散區(qū)域14d位于輸入端11與內(nèi)部電路12之間且電連接于導(dǎo)線13以作為ESD保護(hù)，而二級保護(hù)電路15則包含一串電阻16及一閘極接地(gate-grounded)NMOS 17位于LSCR組件14與內(nèi)部電路12之間。
如圖1b所示，在典型的0.35微米CMOS制程中，LSCR組件14有一顯著較高的觸發(fā)電壓約35伏特，而該觸發(fā)電壓普遍大于次微米CMOS集成電路輸入端的閘極氧化層崩潰電壓(15-20伏特)，所以在LSCR被觸發(fā)來排放ESD電流的前，便先利用二級保護(hù)電路15來箝制過高的ESD電壓，以免對內(nèi)部電路12造成破壞。
如圖1c所示，LSCR組件14制作于一P型基底21上。LSCR組件14包含有一N井22設(shè)于P型基底21里，一P+擴(kuò)散區(qū)域24設(shè)于N井22里并電連接于輸入墊23，以及一接地的N+擴(kuò)散區(qū)域25設(shè)于P型基底21里。其中，P+擴(kuò)散區(qū)域24、N井22、P型基底21及N+擴(kuò)散區(qū)域25是形成一LSCR組件。當(dāng)LSCR組件14被觸發(fā)時，ESD電流會先流經(jīng)P+擴(kuò)散區(qū)域24、N井22、P型基底21，然后再流至N+擴(kuò)散區(qū)域25而放電到地。
若LSCR組件14沒有被及時地觸發(fā)，則二級保護(hù)電路15會被ESD的能量所損害，因此，二級保護(hù)電路15便被設(shè)計具有一大組件面積及一串電阻來保護(hù)本身的電路，然而這樣的電路設(shè)計通常占去較多的布局面積。此外，若二級保護(hù)電路15的設(shè)計不當(dāng)，亦會造成ESD測試由低電壓到高電壓的失敗窗口(fail window)，即該保護(hù)電路可以通過高電壓或低電壓的ESD測試(ESDstress)，但無法通過中電壓的ESD測試(ESD stress)。
因此為了提供更有效的ESD保護(hù)給予輸入端，一種改良型橫向SCR(modified lateral SCR，MLSCR)組件被提出用來降低橫向SCR的觸發(fā)電壓。在美國專利案號第4,939,616號、第5,343,053號與第5,430,595號中，便揭露了這種應(yīng)用于輸入ESD保護(hù)電路的改良型橫向硅控整流器(MLSCR)。請參考圖2a到圖2c，圖2a是先前技術(shù)中應(yīng)用于ESD保護(hù)電路的MLSCR的示意圖，圖2b是先前技術(shù)中的MLSCR組件的電流-電壓特性(I-V characteristic)示意圖，圖2c是先前技術(shù)中MLSCR組件的結(jié)構(gòu)示意圖。如圖2a所示，輸入ESD保護(hù)電路30包含一輸入墊31、一內(nèi)部電路32電連接于VDD電源端與VSS電源端、一MLSCR組件34、一二級保護(hù)電路35以及一導(dǎo)線33電連接輸入墊31與內(nèi)部電路32。其中，MLSCR組件34包含一P+擴(kuò)散區(qū)域34a、一N井34b、一P型基底34c、及一N+擴(kuò)散區(qū)域34d位于輸入墊31與內(nèi)部電路32之間且電連接于導(dǎo)線33，插入一N+擴(kuò)散區(qū)域34e橫跨過N井34b與P型基底34c的界面(junction)。二級保護(hù)電路35包含一串電阻36及一閘極接地NMOS(gate-grounded NMOS)37位于MLSCR組件34與內(nèi)部電路32之間。因為N+擴(kuò)散區(qū)域34e比N井34b具有較高的摻雜濃度，其崩潰電壓(breakdown voltage)較低，使得在相同的CMOS制程中MLSCR組件34的觸發(fā)電壓比LSCR的觸發(fā)電壓來得小。
如圖2b所示，在典型的0.35微米CMOS制程中，MLSCR組件34的觸發(fā)電壓約為10伏特。如圖2c所示，在一個標(biāo)準(zhǔn)的半導(dǎo)體制程中，MLSCR組件40結(jié)構(gòu)是制造于一硅基底41上。MLSCR組件40包含一N井42設(shè)于P型基底41里、一P+擴(kuò)散區(qū)域44設(shè)于N井42里并電連接于輸入墊43、一接地的N+擴(kuò)散區(qū)域45設(shè)于P型基底41里，以及一N+擴(kuò)散區(qū)域46橫跨N井42與P型基底41。其中，P+擴(kuò)散區(qū)域44、N井42、P型基底41、N+擴(kuò)散區(qū)域45及插入的N+擴(kuò)散區(qū)域46形成一MLSCR組件。由于MLSCR組件34的觸發(fā)電壓被明顯地減小，所以它可以與二級保護(hù)電路35配合以提供更安全的ESD保護(hù)給予輸入電路的閘極。
為了有效地保護(hù)次微米CMOS集成電路里的輸入端或輸出緩沖級(outputbuffers)，另一種低電壓觸發(fā)(low-voltage-trigger)硅控整流器(LVTSCR)組件已揭露于美國專利案號第5,465,189及第5,576,557號。請參考圖3a到圖3c，圖3a是先前技術(shù)中應(yīng)用LVTSCR組件在輸出ESD保護(hù)電路的示意圖，圖3b是先前技術(shù)中的LVTSCR組件的電流-電壓特性(I-V characteristic)示意圖，圖3c是先前技術(shù)中的LVTSCR組件的組件結(jié)構(gòu)示意圖。如圖3a所示，輸出ESD保護(hù)電路50包含一輸出墊51、一內(nèi)部電路52電連接于VDD電源端與VSS電源端、一LVTSCR組件54、一短信道NMOS(short channel NMOS)組件55以及一導(dǎo)線53電連接輸出墊51與內(nèi)部電路52。其中，LVTSCR組件54包含一P+擴(kuò)散區(qū)域54a、一N井54b、一P型基底54c、一N+擴(kuò)散區(qū)域54d設(shè)于輸出墊51與內(nèi)部電路52之間并且電連接于導(dǎo)線53。短信道NMOS(short channel NMOS)組件55插入該LVTSCR組件的結(jié)構(gòu)中，因而LVTSCR 54的觸發(fā)電壓相等于短信道NMOS組件55的驟回崩潰觸發(fā)電壓(snapback-trigger voltage)。
藉由適當(dāng)?shù)脑O(shè)計，LVTSCR組件54的觸發(fā)電壓可被減小至低于輸出NMOS的崩潰電壓，如圖3b所示，在典型的0.35微米CMOS制程中，LVTSCR組件54的觸發(fā)電壓約為8伏特左右，如圖3c所示，在一個標(biāo)準(zhǔn)的半導(dǎo)體制程中，LVTSCR組件60結(jié)構(gòu)乃是制作于一P型基底61上。LVTSCR組件60包含有一N井62設(shè)于P型基底61里、一P+擴(kuò)散區(qū)域64設(shè)于N井62里并電連接于輸出墊63、一接地的N+擴(kuò)散區(qū)域65設(shè)于P型基底61里、以及一擴(kuò)散區(qū)域66橫跨N井62與P型基底61。其中，P+擴(kuò)散區(qū)域64、N井62、P型基底61及N+擴(kuò)散區(qū)域65形成一橫向SCR組件，而一閘極67制作于N+擴(kuò)散區(qū)域66與N+擴(kuò)散區(qū)域65之間以完成短信道NMOS組件的結(jié)構(gòu)，橫向SCR組件及插入的短信道NMOS組件組成一LVTSCR組件結(jié)構(gòu)。由于LVTSCR組件60的觸發(fā)電壓非常低，所以它可以提供有效的ESD保護(hù)給予CMOS集成電路的輸入端或輸出緩沖級，而不需要二級保護(hù)電路。因此具有LVTSCR的ESD保護(hù)電路的所有布局面積可被有效地節(jié)省。雖然LVTSCR組件60的觸發(fā)電壓相當(dāng)?shù)?，然而在ESD保護(hù)電路里設(shè)計一具有更低觸發(fā)電壓的組件且同時不會增加集成電路制程的復(fù)雜度與困難度仍是需要的。
此外，為了有效地保護(hù)在非常深次微米CMOS集成電路(very deepsubmicron CMOS IC’s)里較薄的閘氧化層，一種閘極耦合(gate-coupletechnique)技術(shù)被揭露于美國專利案號第5,400,202號及第5,528,188號中以應(yīng)用于更進(jìn)一步減少LVTSCR的觸發(fā)電壓。請參考圖4，圖4是先前技術(shù)中應(yīng)用于輸入/輸出ESD保護(hù)電路的閘極耦合LVTSCR組件的示意圖。如圖4所示，ESD保護(hù)電路設(shè)計70包含一由一P+擴(kuò)散區(qū)域73、一N井74、一P型基底75及一N+擴(kuò)散區(qū)域76所構(gòu)成的橫向SCR 72，一短信道NMOS組件77橫跨N井74與N+擴(kuò)散區(qū)域76。其中，橫向SCR 72及短信道NMOS組件77組成一LVTSCR組件78。短信道NMOS組件77的閘極79是由閘極驅(qū)動(gate-biased)電路所驅(qū)動，而該閘極驅(qū)動電路則另包含一耦合電容81(coupled capacitor)連接從墊80到閘極79以及一電阻82連接從閘極79到VSS電源端。受ESD保護(hù)電路70所保護(hù)的內(nèi)部電路84則電連接于VSS電源端及VDD電源端之間并以一導(dǎo)線83電連接于墊80，橫向SCR 72的陽極電連接于導(dǎo)線83，而橫向SCR72的陰極則電連接于VSS電源端。
由于上述的該閘極耦合LVTSCR的觸發(fā)電壓可藉由在短信道NMOS組件77閘極上的耦合作用而減少更多，所以可以更有效地保護(hù)在非常深次微米CMOS集成電路(very deep submicron CMOS IC’s)里輸入端更薄的閘氧化層，但是過高的閘極耦合電壓(over-high gate bias)也會造成ESD電流流經(jīng)短信道NMOS組件77的表面信道的反轉(zhuǎn)層，并且造成熱消散問題而損害短信道NMOS組件77。
上述種種用來做ESD保護(hù)的SCR組件均具有一些缺點，而且這些缺點或多或少都造成在現(xiàn)代集成電路上的應(yīng)用限制。
一種P型基底觸發(fā)硅控整流器(P-type substrate-triggered siliconcontrolled rectifier，P-STSCR)，該P(yáng)-STSCR是形成于一P型基底上，該P(yáng)-STSCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域以及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該P(yáng)-STSCR的陰極；一第二N+擴(kuò)散區(qū)域以及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該P(yáng)-STSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR(lateral SCR)；以及一P型觸發(fā)點(trigger node)，用來接受一觸發(fā)電流；其中當(dāng)該觸發(fā)電流經(jīng)由該P(yáng)型觸發(fā)點流進(jìn)時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
一種橫向P型基底觸發(fā)硅控整流器(P-type substrate-triggeredmodified lateral silicon controlled rectifier，P-STMLSCR)，該P(yáng)-STMLSCR是形成于一P型基底上，該P(yáng)-STMLSCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該P(yáng)-STMLSCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該P(yáng)-STMLSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR；一第三P+擴(kuò)散區(qū)域，設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該P(yáng)型基底內(nèi)，用來當(dāng)作一觸發(fā)點(trigger node)以接受一觸發(fā)電流；以及一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底；其中當(dāng)該觸發(fā)電流經(jīng)由該觸發(fā)點流進(jìn)時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latchstate)。
一種N型基底觸發(fā)硅控整流器(N-type substrate-triggered siliconcontrolled rectifier，N-STSCR)，該N-STSCR是形成于一P型基底上，該N-STSCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該N-STSCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該N-STSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域構(gòu)成一橫向SCR；以及一N型觸發(fā)點(trigger node)，用來流出一觸發(fā)電流；其中當(dāng)該觸發(fā)電流經(jīng)由該N型觸發(fā)點流出時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
一種橫向N型基底觸發(fā)硅控整流器(N-STMLSCR)，該N-STMLSCR是形成于一P型基底上，該N-STMLSCR結(jié)構(gòu)包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該N-STMLSCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該N-STMLSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR；一第三N+擴(kuò)散區(qū)域，設(shè)于該第一N+擴(kuò)散區(qū)域以及該第p+擴(kuò)散區(qū)域之間的該N井內(nèi)，用來當(dāng)作一觸發(fā)點(trigger node)以接受一觸發(fā)電流；以及一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底；其中當(dāng)該觸發(fā)電流經(jīng)由該觸發(fā)點流出時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
一種雙觸發(fā)硅控整流器(double-triggered silicon controlledrectifier，DT-SCR)，該DT-SCR是形成于一P型基底上，該DT-SCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該DT-SCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該DT-SCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR；一第一觸發(fā)點(trigger node)，用來接受一第一觸發(fā)電流；以及一第二觸發(fā)點(triggernode)，用來流出一第二觸發(fā)電流；其中當(dāng)該第一觸發(fā)電流經(jīng)由該第一觸發(fā)點流進(jìn)時，或該第二觸發(fā)電流經(jīng)由該第二觸發(fā)點流出時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
一種雙觸發(fā)硅控整流器(DT-SCR)結(jié)構(gòu)具有快速基底觸發(fā)設(shè)計，該DT-SCR是形成于一P型基底上，該DT-SCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該DT-SCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該DT-SCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR；一第一觸發(fā)點(trigger node)，用來接受一第一觸發(fā)電流；以及一第二觸發(fā)點(trigger node)，用來流出一第二觸發(fā)電流；其中當(dāng)該第一觸發(fā)電流經(jīng)由該第一觸發(fā)點流進(jìn)時，或該第二觸發(fā)電流經(jīng)由該第二觸發(fā)點流出時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
圖1b是先前技術(shù)中LSCR組件的電流-電壓特性(I-V characteristic)示意圖；圖1c是先前技術(shù)中LSCR組件的組件結(jié)構(gòu)示意圖；圖2a是先前技術(shù)中應(yīng)用MLSCR組件于ESD保護(hù)電路的示意圖；圖2b是先前技術(shù)中的MLSCR組件的電流-電壓特性(I-V characteristic)示意圖；圖2c是先前技術(shù)中MLSCR組件的組件結(jié)構(gòu)示意圖；圖3a是先前技術(shù)中應(yīng)用LVTSCR組件在輸出ESD保護(hù)電路的示意圖；圖3b是先前技術(shù)中的LVTSCR組件的電流-電壓特性(I-V characteristic)示意圖；圖3c是先前技術(shù)中的LVTSCR組件的組件結(jié)構(gòu)示意圖；圖4是先前技術(shù)中應(yīng)用閘極耦合LVTSCR組件于輸入/輸出ESD保護(hù)電路的示意圖；圖5a是本發(fā)明中P型基底觸發(fā)SCR(P-STSCR)組件結(jié)構(gòu)的剖面示意圖；圖5b是圖5a的P-STSCR組件的相對應(yīng)符號圖；圖6a是本發(fā)明中用來量測P-STSCR組件的電流-電壓特性(I-Vcharacteristic)的實驗設(shè)置示意圖；圖6b是本發(fā)明中的P-STSCR組件的電流-電壓特性量測結(jié)果；圖7是P-STSCR的基底觸發(fā)電流與導(dǎo)通電壓的關(guān)系圖；圖8a是本發(fā)明中的P型基底觸發(fā)SCR組件結(jié)構(gòu)的另一種設(shè)計的剖面示意圖；圖8b是P-STSCR組件的另一種設(shè)計的相對應(yīng)符號圖；圖9a是本發(fā)明中用來量測P-STMLSCR組件的電流-電壓特性(I-Vcharacteristic)的實驗裝置示意圖；圖9b是本發(fā)明中的P-STMLSCR組件的電流-電壓特性量測結(jié)果圖；圖10是P-STMLSCR組件的導(dǎo)通電壓與基底觸發(fā)電流的關(guān)系圖；
圖11a是本發(fā)明中具有縮小組件尺寸的P型基底觸發(fā)SCR組件結(jié)構(gòu)的剖面示意圖；圖11b是本發(fā)明中具有縮小組件尺寸的P型基底觸發(fā)SCR組件結(jié)構(gòu)的相對應(yīng)符號圖；圖12a是本發(fā)明中的N型基底觸發(fā)SCR組件結(jié)構(gòu)的剖面示意圖；圖12b是本發(fā)明中N型基底觸發(fā)SCR組件結(jié)構(gòu)的相對應(yīng)符號圖；圖13a是本發(fā)明中另一種N-STSCR組件結(jié)構(gòu)的剖面示意圖；圖13b是本發(fā)明中另一種N-STSCR組件結(jié)構(gòu)的相對應(yīng)符號圖；圖14a是本發(fā)明中具有縮小布局距離的N-STSCR組件結(jié)構(gòu)的剖面示意圖；圖14b是本發(fā)明中具有縮小布局距離的N-STSCR組件結(jié)構(gòu)的相對應(yīng)符號圖；圖15a是本發(fā)明中雙觸發(fā)SCR組件的剖面示意圖；圖15b是本發(fā)明中雙觸發(fā)SCR組件的相對應(yīng)符號圖；圖16a本發(fā)明中的另一種DT-SCR組件結(jié)構(gòu)的剖面示意圖；圖16b是本發(fā)明中的另一種DT-SCR組件結(jié)構(gòu)的相對應(yīng)符號圖；圖17a是本發(fā)明中的再一種DT-SCR組件結(jié)構(gòu)的剖面示意圖；圖17b是本發(fā)明中的再一種DT-SCR組件結(jié)構(gòu)的相對應(yīng)符號圖；圖18是具有多晶硅閘極以取代場氧化層的P-STSCR組件的示意圖；圖19是具有多晶硅閘極以取代場氧化區(qū)域的N-STSCR組件的示意圖；圖20到圖22是具有多晶硅閘極以取代場氧化層區(qū)域的DT-SCR組件結(jié)構(gòu)的示意圖；圖23到圖25是具有多晶硅閘極以取代場氧化層區(qū)域的另一種DT-SCR組件的示意圖；圖26到圖28是具有兩多晶硅閘極以取代場氧化層區(qū)域的DT-SCR組件的示意圖。
圖號說明10、輸入ESD保護(hù)電路 11、輸入墊12、內(nèi)部電路 13、導(dǎo)線14、SCR組件 14a、P+擴(kuò)散區(qū)域14b、N井 14c、P型基底14d、N+擴(kuò)散區(qū)域 15、二級保護(hù)電路16、電阻 17、閘極接地NMOS20、硅基底 21、P型基底22、N井 23、輸入墊24、P+擴(kuò)散區(qū)域 25、N+擴(kuò)散區(qū)域30、輸入ESD保護(hù)電路 31、輸入墊32、內(nèi)部電路 33、導(dǎo)線34、MLSCR組件34a、P+擴(kuò)散區(qū)域34b、N井 34c、P型基底34d、N+擴(kuò)散區(qū)域 34e、N+擴(kuò)散區(qū)域35、二次保護(hù)電路 36、電阻37、閘極接地NMOS 40、硅基底41、P型基底 42、N井43、輸入墊 44、P+擴(kuò)散區(qū)域45、N+擴(kuò)散區(qū)域 46、N+擴(kuò)散區(qū)域50、輸出ESD保護(hù)電路 51、輸出墊52、內(nèi)部電路 53、導(dǎo)線54、LVTSCR組件 54a、P+擴(kuò)散區(qū)域54b、N井 54c、P型基底54d、N+擴(kuò)散區(qū)域 55、短信道NMOS60、硅基底61、P型基底 62、N井63、輸出墊 64、P+擴(kuò)散區(qū)域65、N+擴(kuò)散區(qū)域 66、擴(kuò)散區(qū)域67、閘極 70、ESD保護(hù)電路設(shè)計72、橫向SCR 73、P+擴(kuò)散區(qū)域74、N井 75、P型基底76、N+擴(kuò)散區(qū)域 77、短信道NMOS78、LVTSCR組件 79、閘極80、墊 81、耦合電容82、電阻 83、導(dǎo)線84、內(nèi)部電路 100、P型基底觸發(fā)SCR101、P硅基底 102、N井103、陽極104、P+擴(kuò)散區(qū)域105、N+擴(kuò)散區(qū)域 106、陰極110、P-STSCR 117、P+擴(kuò)散區(qū)域200、P型基底觸發(fā)SCR 201、P型基底202、N井 208、P+擴(kuò)散區(qū)域209、N+擴(kuò)散區(qū)域 219、陽極220、陰極300、具有縮小組件尺寸的P型基底觸發(fā)SCR組件301、P型基底 302、N井308、P+擴(kuò)散區(qū)域 400、N型基底觸發(fā)SCR402、N井 408、N+擴(kuò)散區(qū)域500、另一種N-STSCR 501、P型基底502、N井 508、N+擴(kuò)散區(qū)域509、P+擴(kuò)散區(qū)域600、具有縮小布局距離的N-STSCR 601、P型基底602、N井 608、N+擴(kuò)散區(qū)域700、雙觸發(fā)SCR(DT-SCR) 701、P型基底702、N井 708、N+擴(kuò)散觸發(fā)點709、P+擴(kuò)散區(qū)域 720、另一種DT-SCR721、P型基底 722、N井728、N+擴(kuò)散區(qū)域 729、P+擴(kuò)散區(qū)域740、另一種DT-SCR741、P型基底742、N井 748、N+擴(kuò)散觸發(fā)點749、P+擴(kuò)散觸發(fā)點800、具有多晶硅閘極以取代場氧化層的P-STSCR803、陽極806、陰極812、閘極814、閘極850、具有多晶硅閘極以取代場氧化區(qū)域的N-STSCR853、陽極856、陰極862、閘極864、閘極900、具有多晶硅閘極以取代場氧化層區(qū)域的DT-SCR901、P型基底 902、N井903、陽極906、陰極908、N+擴(kuò)散觸發(fā)點909、P+擴(kuò)散觸發(fā)點912、閘極914、閘極916、閘極920、具有多晶硅閘極以取代場氧化層區(qū)域的修飾DT-SCR921、P型基底 922、N井923、陽極926、陰極928、P+擴(kuò)散觸發(fā)點929、N+擴(kuò)散觸發(fā)點932、閘極934、閘極G2940、具有兩多晶硅閘極以取代場氧化層區(qū)域的DT-SCR941、P型基底 942、N井943、陽極946、陰極948、P+擴(kuò)散觸發(fā)點949、N+擴(kuò)散觸發(fā)點952、閘極954、閘極請參考圖6a及圖6b，圖6a是本發(fā)明中用來量測P-STSCR組件的電流-電壓特性(I-V characteristic)的實驗設(shè)置示意圖，圖6b是本發(fā)明中的P-STSCR組件的電流-電壓特性量測結(jié)果。該P(yáng)-STSCR組件是利用0.35微米CMOS制程技術(shù)已實際制造出來的組件。如圖6a所示，一外加電壓施加于陽極103與陰極106之間，另一電流由觸發(fā)點(P+擴(kuò)散區(qū)域117)流進(jìn)P型基底101，以觸發(fā)該SCR組件進(jìn)入鎖定狀態(tài)。如圖6b所示，施于觸發(fā)點的觸發(fā)電流具有一毫安(mA)的階梯(step)電流，當(dāng)P-STSCR組件沒有基底觸發(fā)電流(Ibias＝0)時，P-STSCR藉由它的井/基底界面崩潰(well/substrate junction breakdown)而導(dǎo)通，也就是說，當(dāng)基底觸發(fā)電流為零時，P-STSCR組件的導(dǎo)通電壓(switchingvoltage)高至35伏特。但當(dāng)基底觸發(fā)電流為5毫安時，P-STSCR組件的導(dǎo)通電壓則降低為7.4伏特。此外，當(dāng)基底觸發(fā)電流為7毫安時，P-STSCR組件的導(dǎo)通電壓降低至只有1.35伏特。
請參考圖7，圖7是P-STSCR的基底觸發(fā)電流與導(dǎo)通電壓的關(guān)系圖，在P-STSCR組件里越高的基底觸發(fā)電流造成一更低的導(dǎo)通電壓。由于P-STSCR組件可具有較低的導(dǎo)通電壓，該P(yáng)-STSCR組件具有更快的開啟速度(turn-onspeed)，這是P-STSCR組件相當(dāng)優(yōu)異的特性以應(yīng)用在ESD防護(hù)電路上。
請參考圖8a到圖8b，圖8a是本發(fā)明中的P型基底觸發(fā)SCR組件200結(jié)構(gòu)的另一種設(shè)計的剖面示意圖，圖8b是另一種P-STSCR組件200的相對應(yīng)符號圖，以下的P型基底觸發(fā)SCR(P-STSCR)組件的另一種設(shè)計稱為P-STMLSCR組件。如圖8a所示，P-STMLSCR組件200包含有一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域設(shè)于P型基底201內(nèi)并電連接于一陰極220、一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域設(shè)于N井202內(nèi)并電連接于一陽極219、一N+擴(kuò)散區(qū)域209橫跨N井202與P型基底201接口以降低橫向SCR組件的崩潰電壓，以及一用來當(dāng)作為P-STMLSCR組件200的觸發(fā)點(trigger node)的P+擴(kuò)散區(qū)域208。
請參考圖9a及圖9b，圖9a是本發(fā)明中用來量測P-STMLSCR組件200的電流-電壓特性(I-V characteristic)的實驗裝置示意圖，圖9b是本發(fā)明中的P-STMLSCR組件200的電流-電壓特性量測結(jié)果。如圖9a所示，當(dāng)一外加電壓施加于陽極219與陰極220之間，一偏壓所造成的電流(Ibias)會經(jīng)由觸發(fā)點(P+擴(kuò)散區(qū)域208)流進(jìn)P型基底201，以觸發(fā)并導(dǎo)通該P(yáng)_STMLSCR組件。如圖9b所示，施加進(jìn)觸發(fā)點的的觸發(fā)電流為一2毫安的階梯電流。當(dāng)P-STMLSCR組件200沒有基底觸發(fā)電流(Ibias＝0)時，P-STMLSCR藉由它的井/基底界面崩潰(well/substrate junction breakdown)而導(dǎo)通，也就是說，當(dāng)基底觸發(fā)電流為零時，P-STMLSCR組件的導(dǎo)通電壓(switching voltage)為10伏特。但當(dāng)基底觸發(fā)電流為10毫安時，P-STMLSCR組件的導(dǎo)通電壓則降低為4.1伏特。此外，當(dāng)基底觸發(fā)電流為14毫安時，P-STMLSCR組件的導(dǎo)通電壓則降低至只有1.1伏特。
請參考圖10，圖10是P-STMLSCR組件的導(dǎo)通電壓與基底觸發(fā)電流的關(guān)系示意圖，在P-STMLSCR組件中越高的基底觸發(fā)電流造成一更低的導(dǎo)通電壓。由于在P-STMLSCR組件可具有較低的導(dǎo)通電壓，P-STMLSCR組件具有更快的開啟速度，可被用來更快速地排放ESD電流。
此外，為了更進(jìn)一步在芯片上縮小從SCR組件的陽極到陰極之間的距離，本發(fā)明亦可將觸發(fā)點(P+擴(kuò)散區(qū)域)形成于橫跨N井與P型基底間的界面上。請參考圖11a到圖11b，圖11a是本發(fā)明中具有縮小組件尺寸的P型基底觸發(fā)SCR組件300結(jié)構(gòu)的剖面示意圖，圖11b是本發(fā)明中具有縮小組件尺寸的P型基底觸發(fā)SCR組件300結(jié)構(gòu)的相對應(yīng)符號圖。如圖11a所示，P+擴(kuò)散區(qū)域308是橫跨N井302與P型基底301之間的界面以作為觸發(fā)點，因此橫向SCR組件可被觸發(fā)以提供一低阻抗路徑在它的陽極與陰極之間，此特性對ESD防護(hù)而言相當(dāng)有用。
相較于P-STSCR利用觸發(fā)電流流進(jìn)P型基底以開啟橫向SCR組件，SCR組件也可以藉由一觸發(fā)電流從SCR組件的P型基底401的N井流出而被開啟。這個設(shè)計在本發(fā)明中稱為N型基底觸發(fā)SCR(N-STSCR)組件。請參考圖12a到圖12b，圖12a是本發(fā)明中的N型基底觸發(fā)SCR組件400結(jié)構(gòu)的剖面示意圖，圖12b是本發(fā)明中N型基底觸發(fā)SCR組件400結(jié)構(gòu)的相對應(yīng)符號圖。如圖12a所示，當(dāng)一觸發(fā)電流由觸發(fā)點(N井402中的N+擴(kuò)散區(qū)域408)流出，橫向SCR可被觸發(fā)進(jìn)入至它的鎖定狀態(tài)(latch state)，以提供一低阻抗路徑而來排放ESD電流。
請參考圖13a到圖13b，圖13a是本發(fā)明的N-STMLSCR組件500結(jié)構(gòu)的剖面示意圖，圖13b是本發(fā)明的N-STMLSCR組件500結(jié)構(gòu)的相對應(yīng)符號圖。如圖13a所示，N-STMLSCR組件500另包含有一N+擴(kuò)散區(qū)域508設(shè)于N井502表面，用來當(dāng)作一觸發(fā)點，以及一P+擴(kuò)散區(qū)域509橫跨N井502與P型基底501之間的界面以更進(jìn)一步地降低SCR組件的崩潰電壓。
而N-STSCR組件結(jié)構(gòu)的陽極到陰極的布局距離亦可被進(jìn)一步地縮小。請參考圖14a到圖14b，圖14a是本發(fā)明中具有縮小布局距離的N-STSCR組件600結(jié)構(gòu)的剖面示意圖，圖14b是本發(fā)明中具有縮小布局距離的N-STSCR組件600結(jié)構(gòu)的相對應(yīng)符號圖。如圖14a所示，用來作為觸發(fā)點的N+擴(kuò)散區(qū)域608是直接橫跨N井602與P型基底601之間的界面。
在本發(fā)明的其它實施例中，藉由在P型基底的觸發(fā)電流或在N井的觸發(fā)電流以觸發(fā)SCR組件的概念可更進(jìn)一步結(jié)合成雙觸發(fā)SCR(DT-SCR)組件。請參考圖15a到圖15b，圖15a是本發(fā)明中雙觸發(fā)SCR組件700的剖面示意圖，圖15b是本發(fā)明中雙觸發(fā)SCR組件的相對應(yīng)符號圖。如圖15a所示，在DT-SCR組件中700結(jié)構(gòu)中同時具有一N+擴(kuò)散區(qū)域708的觸發(fā)點設(shè)于N井702中，以及一P+擴(kuò)散區(qū)域709的觸發(fā)點設(shè)于P型基底701中。由于同時具有觸發(fā)電流流進(jìn)P型基底701及觸發(fā)電流從N井流出，因此DT-SCR具有一更快的開啟速度以觸發(fā)進(jìn)入它的鎖定狀態(tài)。這點在排放快速瞬變的ESD(fast transient ESD)電流相當(dāng)有用。在人體放電模式(HBM)ESD情況下，瞬間ESD電流的上升時間(rise time)大約只有10ns。因此，SCR組件要具有足夠快的導(dǎo)通速度，才能夠?qū)崟r地排放ESD電流，避免被保護(hù)的內(nèi)部電路受到ESD的破壞。
請參考圖16a到圖16b，圖16a本發(fā)明中的另一種DT-SCR組件720結(jié)構(gòu)的剖面示意圖，圖16b是本發(fā)明中的另一種DT-SCR組件720結(jié)構(gòu)的相對應(yīng)符號圖。如圖16a所示，用來當(dāng)作觸發(fā)點的N+擴(kuò)散區(qū)域728是橫跨N井722及P型基底721的界面，故相較于圖15a所示的雙觸發(fā)SCR組件700而言，此另一種DT-SCR組件720在SCR組件里具有較低的界面崩潰電壓(junction breakdownvoltage)。
請參考圖17a到圖17b，圖17a是本發(fā)明的再一種DT-SCR組件740結(jié)構(gòu)的剖面示意圖，圖17b是本發(fā)明中的再一種DT_SCR組件740結(jié)構(gòu)的相對應(yīng)符號圖。如圖17a所示，用來當(dāng)作觸發(fā)點的P+擴(kuò)散區(qū)域749乃是橫跨N井742及P型基底741之間，相較于圖15a所示的雙觸發(fā)SCR組件700而言，此DT-SCR組件740在SCR組件里具有較低的界面崩潰電壓。
由于在非常深次微米CMOS制程中，N+/P+擴(kuò)散層有一較淺的接面深度(junction depth)約距離硅表面0.15到0.2微米，但用來隔離相鄰各擴(kuò)散區(qū)域的場氧化層區(qū)域的深度距離硅表面約0.4到0.5微米，因此在0.25微米以下的CMOS制程(如0.18微米CMOS制程，場氧化層是以淺溝隔離(shallowtrench-isolation，STI)方法所形成)，通常具有較深的場氧化層深度以更有效地隔離兩相鄰的擴(kuò)散區(qū)域。也就是說，這樣一較深的場氧化層區(qū)域可提供CMOS集成電路一較佳的隔離(isolation)效果，因此在這種STI的CMOS制程的橫向SCR組件結(jié)構(gòu)具有一較高的保持電壓及更慢的開啟速度，此乃因為在SCR組件結(jié)構(gòu)中的寄生橫向n-p-n雙載子晶體管(parasitic lateral n-p-nBJT)的beta(β)增益被降低的緣故，所以若SCR組件結(jié)構(gòu)具有較深的場氧化層區(qū)域，則橫向SCR組件在ESD防護(hù)上的效果會降低。
本發(fā)明的第三個較佳實施例中，另一種設(shè)計被揭露以更進(jìn)一步加快基底觸發(fā)SCR組件的開啟速度，而基底觸發(fā)SCR組件的各擴(kuò)散區(qū)域間在非常深次微米CMOS制程中不具有較深的場氧化層或先進(jìn)STI場氧化層。請參考圖18，圖18是具有多晶硅閘極以取代場氧化層的P-STSCR組件800的示意圖，如圖18所示，原本位于SCR組件的陽極803與陰極806之間的SCR路徑上的場氧化層區(qū)域已被特別設(shè)計的閘極812與門極814所取代。因此在圖18所示的P-STSCR組件800中的SCR路徑上沒有場氧化層區(qū)域存在。由于加入這些閘極，原本較深的場氧化層區(qū)域被多晶硅閘極所取代，因此基底觸發(fā)組件的開啟速度便不會因為具有STI或較深的場氧化層區(qū)域的先進(jìn)CMOS制程而降低。同樣的，類似的修飾設(shè)計亦可被應(yīng)用在N型基底觸發(fā)SCR(N-STSCR)組件。請參考圖19，圖19是具有多晶硅閘極以取代場氧化區(qū)域的N-STSCR組件850的示意圖，如圖19所示，額外的閘極862與門極864被用來避免場氧化層區(qū)域沿著從陽極853到陰極856的SCR路徑上的形成。
這樣的設(shè)計概念也可以被用在雙重觸發(fā)SCR組件上以取代場氧化層區(qū)域沿著從陽極到陰極的SCR路徑的生長。請參考圖20到圖22，圖20至圖22是以多晶硅閘極取代場氧化層區(qū)域的DT-SCR組件900結(jié)構(gòu)的示意圖。如圖20到圖22所示，三個額外的閘極912、914及916被用來避免場氧化層區(qū)域沿著從陽極903到陰極906的SCR路徑的形成。在圖20到圖22所示的三個設(shè)計中唯一的差別是插入的N+擴(kuò)散觸發(fā)點908及P+擴(kuò)散觸發(fā)點909的位置不同。
在圖20中，N+擴(kuò)散觸發(fā)點908設(shè)于N井902里及P+擴(kuò)散觸發(fā)點909位在P型基底901里。在圖21中，N+擴(kuò)散觸發(fā)點908橫跨在N井902及P型基底901之間的界面，而P+擴(kuò)散觸發(fā)點909位在P型基底901里，在圖22中，N+擴(kuò)散觸發(fā)點908位在N井902里，而P+擴(kuò)散觸發(fā)點909橫跨N井902及P型基底901之間的界面。
請參考圖23到圖25，圖23到圖25是以多晶硅閘極取代場氧化層區(qū)域的另一種DT-SCR組件920的示意圖，在該另一種DT-SCR組件結(jié)構(gòu)里，N井922里的觸發(fā)點是由P+擴(kuò)散區(qū)域928所形成，而P型基底921里的觸發(fā)點是由N+擴(kuò)散區(qū)域929所形成。橫向組件可被開啟藉由從插入的P+擴(kuò)散區(qū)域928流進(jìn)N井922的觸發(fā)電流或藉由從P型基底921流出插入的N+擴(kuò)散區(qū)域929的觸發(fā)電流。特別設(shè)計的觸發(fā)電路會產(chǎn)生電流流進(jìn)N井922或流出P型基底921中，因此觸發(fā)SCR組件進(jìn)入它的鎖定狀態(tài)(latch state)。這三個設(shè)計的唯一差別是插入的P+擴(kuò)散觸發(fā)點928及N+擴(kuò)散觸發(fā)點929的所在位置不同。在圖23中，P+擴(kuò)散觸發(fā)點928位在N井922里及N+擴(kuò)散觸發(fā)點929位在P型基底921里。在圖24中，P+擴(kuò)散觸發(fā)點928橫跨N井922及P型基底921之間的界面，而N+擴(kuò)散觸發(fā)點929位在P型基底921里。在圖25中，P+擴(kuò)散觸發(fā)點928位在N井922里，而N+擴(kuò)散觸發(fā)點929橫跨N井922及P型基底921之間的界面。
請參考圖26到圖28，圖26到圖2 8是以兩多晶硅閘極取代場氧化層區(qū)域的DT-SCR組件940的示意圖。若制程受限于在DT-SCR組件940結(jié)構(gòu)的N+擴(kuò)散觸發(fā)點949及P+擴(kuò)散觸發(fā)點948之間無法形成閘極，一種只有兩個閘極952與954的改良設(shè)計亦可被用在取代場氧化層區(qū)域從陰極943到陽極946的生長。這三種設(shè)計唯一的差別是插入的P+擴(kuò)散觸發(fā)點948與N+擴(kuò)散觸發(fā)點949的所在位置不同。在圖26中，P+擴(kuò)散觸發(fā)點948位在N井942里，而N+擴(kuò)散觸發(fā)點949位在P型基底941里。在圖27中，P+擴(kuò)散觸發(fā)點948橫跨N井942及P型基底941之間的接口，而N+擴(kuò)散觸發(fā)點949位在P型基底941里。在圖28中，P+擴(kuò)散觸發(fā)點948位在N井942里，而N+擴(kuò)散觸發(fā)點949橫跨N井942與P型基底941之間的界面。
上述的本發(fā)明中所顯示的各種組件實施例皆能完整的實現(xiàn)于現(xiàn)行的具有N井與P型基底的一般CMOS制程中。同樣的，本發(fā)明亦可用在具有雙井(twin-well)制程的CMOS制程，不論是P型基底或N型基底。此外，本發(fā)明也可實施于具有P井及N型基底的CMOS制程。
總而言之，本發(fā)明用以制作一具有基體觸發(fā)效應(yīng)的SCR組件結(jié)構(gòu)，該組件利用一基底觸發(fā)電流Itrig經(jīng)由觸發(fā)點流進(jìn)或流出P型基底來將橫向SCR被觸發(fā)至它的鎖定狀態(tài)，以造成一相對于習(xí)知SCR組件較低的導(dǎo)通電壓。由于本發(fā)明的SCR組件有一較低的導(dǎo)通電壓，故本發(fā)明的SCR組件具有更快速的開啟速度來排放ESD電流。此外，流經(jīng)表面信道的ESD電流及熱消散問題可被避免，而且本發(fā)明所提出的具有基體觸發(fā)效應(yīng)的SCR組件不會增加在CMOS集成電路中的制造復(fù)雜度及困難度。
相對于先前技術(shù)，本發(fā)明利用基底觸發(fā)電流Itrig經(jīng)由插入的觸發(fā)點流進(jìn)或流出N型井或P型基底，因而促使SCR組件可在更低的電壓下即可被觸發(fā)導(dǎo)通。由于本發(fā)明的SCR組件均具有一較低的導(dǎo)通電壓，本發(fā)明的具有基體觸發(fā)效應(yīng)的SCR組件可被快速地導(dǎo)通來排放ESD電流，因此應(yīng)用本發(fā)明所設(shè)計的ESD保護(hù)電路的全部布局面積可被大幅縮減。
權(quán)利要求
1.一種P型基底觸發(fā)硅控整流器(P-type substrate-triggered siliconcontrolled rectifier，P-STSCR)，該P(yáng)-STSCR是形成于一P型基底上，該P(yáng)-STSCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域以及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該P(yáng)-STSCR的陰極；一第二N+擴(kuò)散區(qū)域以及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該P(yáng)-STSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR(lateral SCR)；以及一P型觸發(fā)點(trigger node)，用來接受一觸發(fā)電流；其中當(dāng)該觸發(fā)電流經(jīng)由該P(yáng)型觸發(fā)點流進(jìn)時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
2.根據(jù)權(quán)利要求1所述的P-STSCR，其特征在于該P(yáng)-STSCR是用來作為一靜電放電保護(hù)組件(electrostatic discharge protection device)。
3.根據(jù)權(quán)利要求1所述的P-STSCR，其特征在于該P(yáng)型觸發(fā)點為一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該P(yáng)型基底內(nèi)。
4.根據(jù)權(quán)利要求1所述的P-STSCR，其特征在于該P(yáng)型觸發(fā)點為一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底，用來降低該橫向SCR的崩潰電壓(breakdown voltage)。
5.根據(jù)權(quán)利要求4所述的P-STSCR，其特征在于該第三P+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一淺溝隔離(shallowtrench isolation，STI)，且該第三P+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二淺溝隔離(STI)。
6.根據(jù)權(quán)利要求4所述的P-STSCR，其特征在于該第三P+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一閘極，且該第三P+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二閘極。
7.根據(jù)權(quán)利要求6所述的P-STSCR，其特征在于該第一閘極以及該第二閘極是用來降低該P(yáng)-STSCR的維持電壓(holding voltage)，以增快該P(yáng)-STSCR的開啟速度(turn-on speed)。
8.一種橫向P型基底觸發(fā)硅控整流器(P-type substrate-triggeredmodified lateral silicon controlled rectifier，P-STMLSCR)，該P(yáng)-STMLSCR是形成于一P型基底上，該P(yáng)-STMLSCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該P(yáng)-STMLSCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該P(yáng)-STMLSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR；一第三P+擴(kuò)散區(qū)域，設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該P(yáng)型基底內(nèi)，用來當(dāng)作一觸發(fā)點(trigger node)以接受一觸發(fā)電流；以及一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底；其中當(dāng)該觸發(fā)電流經(jīng)由該觸發(fā)點流進(jìn)時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
9.根據(jù)權(quán)利要求8所述的P-STMLSCR，其特征在于該第三N+擴(kuò)散區(qū)域是用來降低該橫向SCR的崩潰電壓。
10.一種N型基底觸發(fā)硅控整流器(N-type substrate-triggeredsilicon controlled rectifier，N-STSCR)，該N-STSCR是形成于一P型基底上，該N-STSCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該N-STSCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該N-STSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域構(gòu)成一橫向SCR；以及一N型觸發(fā)點(trigger node)，用來流出一觸發(fā)電流；其中當(dāng)該觸發(fā)電流經(jīng)由該N型觸發(fā)點流出時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
11.根據(jù)權(quán)利要求10所述的N-STSCR，其特征在于該N-STSCR是用來作為一ESD保護(hù)組件。
12.根據(jù)權(quán)利要求10所述的N-STSCR，其特征在于該N型觸發(fā)點為一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該N井內(nèi)。
13.根據(jù)權(quán)利要求10所述的N-STSCR，其特征在于該N型觸發(fā)點為一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底，用來降低該橫向SCR的崩潰電壓。
14.根據(jù)權(quán)利要求13所述的N-STSCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一淺溝隔離(STI)，且該第三N+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二淺溝隔離(STI)。
15.根據(jù)權(quán)利要求13所述的N-STSCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一閘極，且該第三N+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二閘極。
16.根據(jù)權(quán)利要求15所述的N-STSCR，其特征在于該第一閘極以及該第二閘極是用來降低該N-STSCR的維持電壓(holding voltage)，以增快該N-STSCR的開啟速度(turn-on speed)。
17.一種橫向N型基底觸發(fā)硅控整流器(N-STMLSCR)，該N-STMLSCR是形成于一P型基底上，該N-STMLSCR結(jié)構(gòu)包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該N-STMLSCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該N-STMLSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR；一第三N+擴(kuò)散區(qū)域，設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該N井內(nèi)，用來當(dāng)作一觸發(fā)點(trigger node)以接受一觸發(fā)電流；以及一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底；其中當(dāng)該觸發(fā)電流經(jīng)由該觸發(fā)點流出時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
18.根據(jù)權(quán)利要求17所述的N-STMLSCR結(jié)構(gòu)，其特征在于該第三P+擴(kuò)散區(qū)域是用來降低該橫向SCR的崩潰電壓。
19.一種雙觸發(fā)硅控整流器(double-triggered silicon controlledrectifier，DT-SCR)，該DT-SCR是形成于一P型基底上，該DT-SCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該DT-SCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該DT-SCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR；一第一觸發(fā)點(trigger node)，用來接受一第一觸發(fā)電流；以及一第二觸發(fā)點(trigger node)，用來流出一第二觸發(fā)電流；其中當(dāng)該第一觸發(fā)電流經(jīng)由該第一觸發(fā)點流進(jìn)時，或該第二觸發(fā)電流經(jīng)由該第二觸發(fā)點流出時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
20.根據(jù)權(quán)利要求19所述的DT-SCR，其特征在于該第一觸發(fā)點為一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該P(yáng)型基底內(nèi)，而該第二觸發(fā)點為一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該N井內(nèi)。
21.根據(jù)權(quán)利要求20所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一淺溝隔離(STI)，且該第三P+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二淺溝隔離(STI)。
22.根據(jù)權(quán)利要求20所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一閘極，且該第三P+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二閘極。
23.根據(jù)權(quán)利要求22所述的DT-SCR，其特征在于該第一閘極以及該第二閘極是用來降低該DT-SCR的維持電壓(holding voltage)，以增快該DT-SCR的開啟速度(turn-on speed)。
24.根據(jù)權(quán)利要求19所述的DT-SCR，其特征在于該第一觸發(fā)點為一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該P(yáng)型基底內(nèi)，而該第二觸發(fā)點為一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底，用來降低該橫向SCR的崩潰電壓。
25.根據(jù)權(quán)利要求24所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一淺溝隔離(STI)，且該第三P+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二淺溝隔離(STI)。
26.根據(jù)權(quán)利要求24所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一閘極，且該第三P+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二閘極。
27.根據(jù)權(quán)利要求26所述的DT-SCR，其特征在于該第一閘極以及該第二閘極是用來降低該DT-SCR的維持電壓(holding voltage)，以增快該DT-SCR的開啟速度(turn-on speed)。
28.根據(jù)權(quán)利要求19所述的DT-SCR，其特征在于該第一觸發(fā)點為一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底，用來降低該橫向SCR的崩潰電壓，該第二觸發(fā)點為一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該N井內(nèi)。
29.根據(jù)權(quán)利要求28所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一淺溝隔離(STI)，且該第三P+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二淺溝隔離(STI)。
30.根據(jù)權(quán)利要求28所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一閘極，且該第三P+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二閘極。
31.根據(jù)權(quán)利要求30所述的DT-SCR，其特征在于該第一閘極以及該第二閘極是用來降低該DT-SCR的維持電壓(holding voltage)，以增快該DT-SCR的開啟速度(turn-on speed)。
32.根據(jù)權(quán)利要求19所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第三P+擴(kuò)散區(qū)域間另形成有一第三淺溝隔離(STI)。
33.根據(jù)權(quán)利要求19所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第三P+擴(kuò)散區(qū)域間另形成有一第三閘極。
34.一種雙觸發(fā)硅控整流器(DT-SCR)結(jié)構(gòu)具有快速基底觸發(fā)設(shè)計，該DT-SCR是形成于一P型基底上，該DT-SCR包含有一N井(N-well)設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該DT-SCR的陰極；一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該DT-SCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR；一第一觸發(fā)點(trigger node)，用來接受一第一觸發(fā)電流；以及一第二觸發(fā)點(trigger node)，用來流出一第二觸發(fā)電流；其中當(dāng)該第一觸發(fā)電流經(jīng)由該第一觸發(fā)點流進(jìn)時，或該第二觸發(fā)電流經(jīng)由該第二觸發(fā)點流出時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latch state)。
35.根據(jù)權(quán)利要求34所述的DT-SCR，其特征在于該第一觸發(fā)點為一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該N井內(nèi)，該第二觸發(fā)點為一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該P(yáng)型基底內(nèi)。
36.根據(jù)權(quán)利要求35所述的DT-SCR，其特征在于該第三P+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一淺溝隔離(STI)，且該第三N+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二淺溝隔離(STI)。
37.根據(jù)權(quán)利要求35所述的DT-SCR，其特征在于該第三P+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一閘極，且該第三N+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二閘極。
38.根據(jù)權(quán)利要求37所述的DT-SCR，其特征在于該第一閘極以及該第二閘極是用來降低該DT-SCR的維持電壓(holding voltage)，以增快該DT-SCR的開啟速度(turn-on speed)。
39.根據(jù)權(quán)利要求34所述的DT-SCR，其特征在于該第一觸發(fā)點為一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該P(yáng)型基底內(nèi)，而該第二觸發(fā)點為一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底，用來降低該橫向SCR的崩潰電壓。
40.根據(jù)權(quán)利要求39所述的DT-SCR，其特征在于該第三P+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一淺溝隔離(STI)，且該第三N+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二淺溝隔離(STI)。
41.根據(jù)權(quán)利要求39所述的DT-SCR，其特征在于該第三P+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一閘極，且該第三N+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二閘極。
42.根據(jù)權(quán)利要求41所述的DT-SCR，其特征在于該第一閘極以及該第二閘極是用來降低該DT-SCR的維持電壓(holding voltage)，以增快該DT-SCR的開啟速度(turn-on speed)。
43.根據(jù)權(quán)利要求34所述的DT-SCR，其特征在于該第一觸發(fā)點為一第三N+擴(kuò)散區(qū)域，且該第三N+擴(kuò)散區(qū)域橫跨部分的該N井以及該P(yáng)型基底，用來降低該橫向SCR的崩潰電壓，該第二觸發(fā)點為一第三P+擴(kuò)散區(qū)域，且該第三P+擴(kuò)散區(qū)域是設(shè)于該第一N+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域之間的該N井內(nèi)。
44.根據(jù)權(quán)利要求43所述的DT-SCR，其特征在于該第三P+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一淺溝隔離(STI)，且該第三N+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二淺溝隔離(STI)。
45.根據(jù)權(quán)利要求43所述的DT-SCR，其特征在于該第三P+擴(kuò)散區(qū)域以及該第二P+擴(kuò)散區(qū)域間的該N井表面上另形成有一第一閘極，且該第三N+擴(kuò)散區(qū)域以及該第一N+擴(kuò)散區(qū)域間的該P(yáng)型基底表面上亦另形成有一第二閘極。
46.根據(jù)權(quán)利要求45所述的DT-SCR，其特征在于該第一閘極以及該第二閘極是用來降低該DT-SCR的維持電壓(holding voltage)，并用來增快該DT-SCR的開啟速度(turn-on speed)。
47.根據(jù)權(quán)利要求34所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第三P+擴(kuò)散區(qū)域間另形成有一第三淺溝隔離(STI)。
48.根據(jù)權(quán)利要求34所述的DT-SCR，其特征在于該第三N+擴(kuò)散區(qū)域以及該第三P+擴(kuò)散區(qū)域間另形成有一第三閘極。
全文摘要
本發(fā)明是提供一種基體觸發(fā)硅控整流器(substrate－triggered siliconcontrolled rectifier，STSCR)；該STSCR是形成于一P型基底上，用來作為一靜電放電保護(hù)組件(ESD protection device)；該STSCR包含有一N井(N－well)設(shè)于該P(yáng)型基底中，一第一N+擴(kuò)散區(qū)域以及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)并電連接于一陰極，一第二N+擴(kuò)散區(qū)域以及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)并電連接于一陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域是構(gòu)成一橫向SCR(lateral SCR)，以及一觸發(fā)點(trigger node)，用來接受一觸發(fā)電流；其中當(dāng)該觸發(fā)電流經(jīng)由該觸發(fā)點流進(jìn)該P(yáng)型基底時，會觸發(fā)該橫向SCR以使該橫向SCR進(jìn)入一鎖定狀態(tài)(latchstate)，以用來排放ESD電流。
文檔編號H01L21/332GK1404159SQ0212769
公開日2003年3月19日 申請日期2002年8月7日 優(yōu)先權(quán)日2001年8月30日
發(fā)明者柯明道, 陳東旸, 唐天浩 申請人:聯(lián)華電子股份有限公司