專利名稱：避免低介電常數(shù)介電層劣化的方法
技術(shù)領(lǐng)域：
本發(fā)明是提供一種避免低介電常數(shù)(low k)介電層發(fā)生介電特性劣化的方法。
由于在金屬內(nèi)連線間所產(chǎn)生的RC時間延遲是由金屬導(dǎo)線的電阻值(R)與金屬導(dǎo)線間的介電層的寄生電容(C)的相乘積，故減少RC時間延遲的方法可利用電阻值較低的金屬做為金屬導(dǎo)線，或者是降低金屬導(dǎo)線間介電層的寄生電容。在降低電阻方面，使用純銅作為導(dǎo)線材料的銅連結(jié)線技術(shù)(copperinterconnect technology)以取代傳統(tǒng)的鋁銅合金[Al∶Cu(0.5％)]為主要材料的多重金屬化制程(multilevel metallization process)已成為勢在必行的趨勢。因為銅本身具有較低的電阻率(1.6 7μΩ-cm)，加上可承載較高的電流密度而不致產(chǎn)生有鋁銅合金的電致遷移(electro migration)之虞，因此可以減少金屬導(dǎo)線間的寄生電容，以及金屬導(dǎo)線的連結(jié)層數(shù)。其主要缺陷在于但是單單以銅連結(jié)線技術(shù)仍然無法將金屬導(dǎo)線間所產(chǎn)生的RC時間延遲大幅降減低，而且銅連結(jié)線技術(shù)亦有一些制程上的問題尚待解決，所以利用降低金屬導(dǎo)線間介電層的寄生電容來減少RC時間延遲的方法便日益重要。
此外，由于介電層的寄生電容與介電層的介電常數(shù)(dielectric constant)相關(guān)，因此介電層的介電常數(shù)越低，形成于介電層中的寄生電容也就相對的越低。而傳統(tǒng)的二氧化硅(介電常數(shù)為3.9)已漸漸無法滿足目前0.13微米以下的半導(dǎo)體制程的需求，是以一些新的低介電常數(shù)材料，例如聚酰亞胺(polyimide，PI)、FPI、FLARETM、PAE-2、PAE-3、或LOSP等已被陸續(xù)提出。其主要缺陷在于然而，這些低介電常數(shù)材料雖具有較低的介電常數(shù)值(介于2.6-3.2之間)，但是這些一般主成分為碳?xì)溲醯牡徒殡姴牧?，無論在蝕刻及與其它材料的附著力，或是其本身的各項性質(zhì)都與傳統(tǒng)的二氧化硅有明顯差異，而且其大部份有附著性不佳以及熱穩(wěn)定性不足等缺點，因此目前尚無法妥善地整合于一般IC常用的制程。
也因為如此，一些以二氧化硅為基礎(chǔ)然后于材料內(nèi)再摻入一些碳?xì)涞仍氐牡徒殡姵?shù)介電層，例如HSQ(hydrogen silsesquioxane)(K＝2.8)、MSQ(methyl silsesquioxane)(K＝2.7)、HOSP(K＝2.5)、H-PSSQ(hydriopolysilsesquioxane)、M-PSSQ(methyl polysilsesquioxane)、P-PSSQ(phenylpolysilsesquioxane)或多孔性凝膠(porous sol-gel)(K＜2)等材料，便由于其性質(zhì)與傳統(tǒng)二氧化硅相去不遠，因此對目前傳統(tǒng)的半導(dǎo)體制程有著較高的整合能力，而為日后所看好。其主要缺陷在于但是在對這些以二氧化硅為基本結(jié)構(gòu)的低介電常數(shù)材料(HSQ、MSQ、HOSP、porous sol-gel等)構(gòu)成的介電層進行圖案轉(zhuǎn)移時，不論在蝕刻介電層或進行去光阻制程中均會對介電層造成傷害。因為去光阻制程通常是同時使用干式氧等離子灰化(ashing)制程與濕式去光阻液來去除光阻，故使得介電層表面的鍵結(jié)容易被氧等離子打斷，而與氧離子以及鹼性的去光阻液反應(yīng)，使受損介電層表面形成Si-OH鍵而吸附水氣。由于水的高介電常數(shù)值(K＝78)，介電層吸附水氣后將導(dǎo)致介電層的介電常數(shù)上升，喪失原本低介電常數(shù)特性。此外，吸附的水氣亦會使介電層的漏電流上升，使介電層絕緣性變差，甚至?xí)卸竞閷佣?poison via)的情形產(chǎn)生，嚴(yán)重影響產(chǎn)品的可靠度。
本發(fā)明的主要目的在于提供一種避免低介電常數(shù)介電層在去光阻制程中發(fā)生介電特性劣化的制作方法，通過首先于半導(dǎo)體芯片的基底表面形成低介電常數(shù)介電層；接著在低介電常數(shù)介電層表面形成圖案化的光阻層；并利用光阻層作為硬屏蔽(hard mask)，對低介電常數(shù)介電層進行蝕刻制程；最后進行去光阻制程，并利用六甲基二硅氮烷(HMDS)來對該低介電常數(shù)介電層進行表面處理，去除低介電常數(shù)介電層中的Si-OH鍵，達到避免低介電常數(shù)介電層劣化的目的。
本發(fā)明的目的是這樣實現(xiàn)的一種避免低介電常數(shù)介電層劣化的方法，其特征是它是首先于半導(dǎo)體芯片的基底表面形成低介電常數(shù)介電層；通過對圖案化的低介電常數(shù)介電層進行一表面處理，去除該圖案化的低介電常數(shù)介電層中的Si-OH鍵，進而避免該圖案化的低介電常數(shù)介電層吸附水氣而發(fā)生介電特性劣化。
該基底為硅芯片。形成該圖案化的低介電常數(shù)介電層的方法包含有下列步驟(1)于該基底表面形成低介電常數(shù)介電層；(2)于該低介電常數(shù)介電層表面形成圖案化的光阻層；(3)利用該光阻層作為硬屏蔽，對該低介電常數(shù)介電層進行蝕刻制程；(4)進行去光阻制程。
該低介電常數(shù)介電層選自hydrogen silsesquioxane、methylsilsesquioxane、hydrio polysilsesquioxane、methyl polysilsesquioxane、phenyl polysilsesquioxane、HOSP或多孔性凝膠。該低介電常數(shù)介電層是選自化學(xué)氣相沉積法或旋涂方式形成于該基底上。該表面處理是去除該圖案化的低介電常數(shù)介電層表面在完成蝕刻制程及去光阻制程后所形成的Si-OH鍵。該表面處理是通過含有六甲基二硅氮烷的溶液作用于該圖案化的低介電常數(shù)介電層的表面，以去除該圖案化的低介電常數(shù)介電層中的Si-OH鍵，進而避免該圖案化的低介電常數(shù)介電層吸附水氣而發(fā)生介電常數(shù)及漏電流上升的現(xiàn)象。該含有六甲基二硅氮烷的溶液是選自5-15％的六甲基二硅氮烷溶解于己烷中所形成。該表面處理之后，另包含有溫度400℃，持溫30分鐘的熱烘烤制程，用來去除殘留于該圖案化的低介電常數(shù)介電層表面的六甲基二硅氮烷。該表面處理是選自六甲基二硅氮烷的蒸氣作用于該圖案化的低介電常數(shù)介電層的表面，以去除該圖案化的低介電常數(shù)介電層中的Si-OH鍵，避免該圖案化的低介電常數(shù)介電層吸附水氣而發(fā)生介電常數(shù)以及漏電流上升的現(xiàn)象。該表面處理是選自使該圖案化的低介電常數(shù)介電層表面形成疏水性層。
本發(fā)明還提供另一種避免低介電常數(shù)介電層劣化的方法，其特征是它是首先于半導(dǎo)體芯片的基底表面形成低介電常數(shù)介電層；通過六甲基二硅氮烷對該低介電常數(shù)介電層進行表面處理，以去除該低介電常數(shù)介電層中的Si-OH鍵，進而避免該低介電常數(shù)介電層吸附水氣而發(fā)生介電特性劣化的現(xiàn)象。
該基底選自硅芯片。該低介電常數(shù)介電層是選自hydrogensilsesquioxane、methyl silsesquioxane、hydrio polysilsesquioxane、methylpolysilsesquioxane、phenyl polysilsesquioxane、HOSP或多孔性凝膠。該低介電常數(shù)介電層是選自化學(xué)氣相沉積法或旋涂方式形成于該基底上。該六甲基二硅氮烷是溶解于己烷中，且該六甲基二硅氮烷的體積百分比濃度為5-15％。該六甲基二硅氮烷是以蒸氣的方式來完成該表面處理。該低介電常數(shù)介電層是為已圖案化的薄膜層。該表面處理是用來使該低介電常數(shù)介電層表面形成疏水性層。
本發(fā)明的創(chuàng)造點是利用化學(xué)物質(zhì)六甲基二硅氮烷(HMDS)來修補在去光阻制程中被損害的低介電常數(shù)介電層，使被損害的低介電常數(shù)介電層回復(fù)原來的介電特性，避免該低介電常數(shù)介電層吸附水氣而發(fā)生介電特性劣化的現(xiàn)象。
下面結(jié)合較佳實施例和附圖進一步說明。
圖5為多孔性凝膠介電層的紅外光的光譜圖。
圖6為多孔性凝膠介電層的介電常數(shù)示意。
圖7為多孔性凝膠介電層的電場與漏電流的關(guān)系曲線圖。
具體實施例方式
參閱

圖1-圖4所示，本發(fā)明的于低介電常數(shù)介電層上進行蝕刻制程的方法如下如圖1所示，半導(dǎo)體芯片10包含有一硅基底12，一利用化學(xué)氣相沉積法(chemical vapor deposition，CVD)或旋涂方式(spin-on)而形成于硅基底12表面的低介電常數(shù)(low k)介電層14。其中，低介電常數(shù)(low k)介電層14是由HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、H-PSSQ(hydrio polysilsesqaioxane)、M-PSSQ(methyl polysilsesquioxane)、P-PSSQ(phenyl polysilsesquioxane)、HOSP與多孔性凝膠(porous sol-gel)等以二氧化硅為基本結(jié)構(gòu)的介電材料所構(gòu)成。
接著如圖2所示，于低介電常數(shù)介電層14表面形成一光阻層16，并利用微影技術(shù)以于光阻層16表面定義一蝕刻圖案。
如圖3所示，隨后利用圖案化的光阻層16作為硬屏蔽(hard mask)，以對低介電常數(shù)介電層14進行一蝕刻制程，使蝕刻圖案轉(zhuǎn)移到低介電常數(shù)介電層14之上。
如圖4所示，進行一去光阻制程，先利用一氧等離子對光阻層16進行反應(yīng)性蝕刻，使氧等離子與光阻層16中的碳、氫元素完全反應(yīng)，形成氣態(tài)的二氧化碳與水蒸氣而剝除光阻，接著再將半導(dǎo)體芯片10浸泡于濕式去光阻液(wetstripper)，如羥胺(NH2OH)或乙醇胺(HOC2H4NH2)等鹼性溶液中，以去除殘留在低介電常數(shù)介電層14表面的光阻層16。其中，由于氧等離子與去光阻液會損傷低介電常數(shù)介電層14表面，使低介電常數(shù)介電層14生成Si-OH鍵而吸附水氣，造成低介電常數(shù)介電層14介電常數(shù)上升與漏電流問題。
最后對該低介電常數(shù)介電層14進行一表面處理(surface treatment)，亦即將半導(dǎo)體芯片10浸泡在一溶解有5-15％的六甲基二硅氮烷(Hexamethyldisilazane，HMDS)的己烷(hexanc)溶液中，或是將半導(dǎo)體芯片10置于充滿六甲基二硅氮烷(HMDS)蒸氣的環(huán)境中，使HMDS與低介電常數(shù)介電層14的表面的Si-OH鍵反應(yīng)，而消除Si-OH鍵，其化學(xué)反應(yīng)式如下 其中，Si-OH可于反應(yīng)后形成Si-OSi(CH3)3，且經(jīng)過此化學(xué)反應(yīng)步驟后，HMDS不但可消除低介電常數(shù)介電層14中的Si-OH鍵結(jié)，以修復(fù)低介電常數(shù)介電層14在去光阻步驟中所遭受到的損害，而且還可以達到介電層表面改質(zhì)的功效，由原本的親水性表面，改為后來的疏水性表面，以防止后續(xù)制程環(huán)境中水氣的吸附，因而可回復(fù)原先的介電層電性。后續(xù)可利用400℃，持溫30分鐘的爐管熱烘烤(hotFurnace baking)制程，以去除殘留于該低介電常數(shù)介電層14表面的六甲基二硅氮烷(HMDS)，完成本發(fā)明的制程。
參閱圖5所示，為多孔性凝膠介電層的紅外光的光譜圖，由圖5可知，曲線A、B分別為氧等離子去光阻制程前、后的紅外光的光譜；曲線C為氧等離子去光阻制程后進行HMDS處理所得的紅外光的光譜。
吸收峰1代表Si-OH鍵的吸收，其吸收位置在波數(shù)3000-3500cm-1處。
由圖5中可知，介電層在經(jīng)過去光阻制程后，明顯生成Si-OH鍵的吸收峰1，經(jīng)過HMDS處理過后的介電層，其Si-OH的吸收峰1的強度會隨之降低。
參閱圖6所示，為多孔性凝膠介電層的介電常數(shù)示意圖，點狀方塊A與斜線方塊B分別代表利用氧等離子進行去光阻制程前后的介電常數(shù)；格狀方塊C代表利用氧等離子進行去光阻制程后再經(jīng)HMDS處理的介電常數(shù)。由圖中可知，介電層在經(jīng)過去光阻制程后，介電常數(shù)由原本的1.9增加到3.8，然而在經(jīng)過HMDS處理后，介電常數(shù)下降回復(fù)到2.7，顯示HMDS可修復(fù)多孔性凝膠介電層受損結(jié)構(gòu)而改善介電常數(shù)增加的問題。
參閱圖7，為多孔性凝膠介電層的電場與漏電流密度關(guān)系曲線圖。其中圓形符號●、正方形符號■分別代表氧等離子去光阻制程前、后介電層的電場與漏電流密度關(guān)系曲線；三角符號▲為氧等離子去光阻制程后再進行HMDS處理的介電層的電場與漏電流密度關(guān)系曲線。
由圖7中可明顯看出，在去光阻制程前的介電層漏電流密度很低，約為10-10-10-9A/cm2，但經(jīng)過去光阻制程后造成的漏電流密度大幅上升3-4個數(shù)量級(order)，最后再利用本發(fā)明方法以HMDS處理后，則可回復(fù)下降約1-2個數(shù)量級，顯示可經(jīng)HMDS修復(fù)介電層受損結(jié)構(gòu)，而改善漏電流增加的問題。
綜合上述說明，由于以二氧化硅為基礎(chǔ)的低介電常數(shù)介電層在去光阻制程中極易受到損傷，使低介電常數(shù)介電層表面生成Si-OH鍵，進而影響該低介電常數(shù)介電層的介電性質(zhì)。故本發(fā)明于低介電常數(shù)介電層完成去光阻制程后，便將已被損害且生成Si-OH的低介電常數(shù)介電層浸泡在含有HMDS的溶液中，或是放置在HMDS的蒸氣中，使HMDS與Si-OH發(fā)生反應(yīng)，以除去低介電常數(shù)介電層中的Si-OH，以抑制低介電常數(shù)介電層中的水氣吸附，并降低介電常數(shù)與漏電流的上升現(xiàn)象，進而維持低介電常數(shù)介電層優(yōu)良的介電性質(zhì)。
本發(fā)明的主要優(yōu)點是相較于傳統(tǒng)蝕刻低介電常數(shù)介電層的制作方法，本發(fā)明在去光阻制程后，使用化學(xué)物質(zhì)(HMDS)來修補在去光阻制程中受損害的低介電常數(shù)介電層，以消除其中的Si-OH鍵，并使低介電常數(shù)介電層表面改質(zhì)成疏水性，阻止水氣吸附，進而解決傳統(tǒng)低介電常數(shù)介電層的介電常數(shù)與漏電流上升問題，避免發(fā)生介電特性劣化的現(xiàn)象。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種避免低介電常數(shù)介電層劣化的方法，其特征是它是首先于半導(dǎo)體芯片的基底表面形成低介電常數(shù)介電層；通過對圖案化的低介電常數(shù)介電層進行一表面處理，去除該圖案化的低介電常數(shù)介電層中的Si-OH鍵，進而避免該圖案化的低介電常數(shù)介電層吸附水氣而發(fā)生介電特性劣化。
2.根據(jù)權(quán)利要求1所述的方法，其特征是該基底為硅芯片。
3.根據(jù)權(quán)利要求1所述的方法，其特征是形成該圖案化的低介電常數(shù)介電層的方法包含有下列步驟(1)于該基底表面形成低介電常數(shù)介電層；(2)于該低介電常數(shù)介電層表面形成圖案化的光阻層；(3)利用該光阻層作為硬屏蔽，對該低介電常數(shù)介電層進行蝕刻制程；(4)進行去光阻制程。
4.根據(jù)權(quán)利要求3所述的方法，其特征是該低介電常數(shù)介電層選自hydrogen silsesquioxane、methyl silsesquioxane、hydriopolysilsesquioxane、methyl polysilsesquioxane、phenylpolysilsesquioxane、HOSP或多孔性凝膠。
5.根據(jù)權(quán)利要求4所述的方法，其特征是該低介電常數(shù)介電層是選自化學(xué)氣相沉積法或旋涂方式形成于該基底上。
6.根據(jù)權(quán)利要求3所述的方法，其特征是該表面處理是去除該圖案化的低介電常數(shù)介電層表面在完成蝕刻制程及去光阻制程后所形成的Si-OH鍵。
7.根據(jù)權(quán)利要求1所述的方法，其特征是該表面處理是通過含有六甲基二硅氮烷的溶液作用于該圖案化的低介電常數(shù)介電層的表面，以去除該圖案化的低介電常數(shù)介電層中的Si-OH鍵，進而避免該圖案化的低介電常數(shù)介電層吸附水氣而發(fā)生介電常數(shù)及漏電流上升的現(xiàn)象。
8.根據(jù)權(quán)利要求7所述的方法，其特征是該含有六甲基二硅氮烷的溶液是選自5-15％的六甲基二硅氮烷溶解于己烷中所形成。
9.根據(jù)權(quán)利要求7所述的方法，其特征是該表面處理之后，另包含有溫度400℃，持溫30分鐘的熱烘烤制程，用來去除殘留于該圖案化的低介電常數(shù)介電層表面的六甲基二硅氮烷。
10.根據(jù)權(quán)利要求l所述的方法，其特征是該表面處理是選自六甲基二硅氮烷的蒸氣作用于該圖案化的低介電常數(shù)介電層的表面，以去除該圖案化的低介電常數(shù)介電層中的Si-OH鍵，避免該圖案化的低介電常數(shù)介電層吸附水氣而發(fā)生介電常數(shù)以及漏電流上升的現(xiàn)象。
11.根據(jù)權(quán)利要求1所述的方法，其特征是該表面處理是選自使該圖案化的低介電常數(shù)介電層表面形成疏水性層。
12.一種避免低介電常數(shù)介電層劣化的方法，其特征是它是首先于半導(dǎo)體芯片的基底表面形成低介電常數(shù)介電層；通過六甲基二硅氮烷對該低介電常數(shù)介電層進行表面處理，以去除該低介電常數(shù)介電層中的Si-OH鍵，進而避免該低介電常數(shù)介電層吸附水氣而發(fā)生介電特性劣化的現(xiàn)象。
13.根據(jù)權(quán)利要求12所述的方法，其特征是該基底選自硅芯片。
14.根據(jù)權(quán)利要求12所述的方法，其特征是該低介電常數(shù)介電層是選自hydrogen silsesquioxane、methyl silsesquioxane、hydriopolysilsesquioxane、methyl polysilsesquioxane、phenylpolysilsesquioxane、HOSP或多孔性凝膠。
15.根據(jù)權(quán)利要求14所述的方法，其特征是該低介電常數(shù)介電層是選自化學(xué)氣相沉積法或旋涂方式形成于該基底上。
16.根據(jù)權(quán)利要求12所述的方法，其特征是該六甲基二硅氮烷是溶解于己烷中，且該六甲基二硅氮烷的體積百分比濃度為5-15％。
17.根據(jù)權(quán)利要求12所述的方法，其特征是該六甲基二硅氮烷是以蒸氣的方式來完成該表面處理。
18.根據(jù)權(quán)利要求12所述的方法，其特征是該低介電常數(shù)介電層是為已圖案化的薄膜層。
19.根據(jù)權(quán)利要求12所述的方法，其特征是該表面處理是用來使該低介電常數(shù)介電層表面形成疏水性層。
全文摘要
一種避免低介電常數(shù)介電層劣化的方法。該方法是先于低介電常數(shù)介電層表面形成一圖案化的光阻層；接著利用光阻層作為硬屏蔽，對該低介電常數(shù)介電層進行一蝕刻制程；然后去光阻層；最后再對低介電常數(shù)介電層進行一表面處理，以去除低介電常數(shù)介電層中的Si－OH鍵，進而避免低介電常數(shù)介電層吸附水氣而發(fā)生介電特性劣化的現(xiàn)象。
文檔編號H01L21/311GK1395296SQ0214025
公開日2003年2月5日 申請日期2002年7月2日 優(yōu)先權(quán)日2001年7月3日
發(fā)明者張鼎張, 劉柏村, 莫亦先 申請人:聯(lián)華電子股份有限公司