專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別涉及一種具有用于連接電容器和導(dǎo)電圖像的導(dǎo)電插塞的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
構(gòu)成當(dāng)前大規(guī)模生產(chǎn)的FeRAM(鐵電隨機(jī)存取存儲(chǔ)器)的鐵電電容器具有這樣的結(jié)構(gòu)，使得線路被連接到下電極和上電極，即平面結(jié)構(gòu)。在具有平面結(jié)構(gòu)的鐵電電容器中，下電極的接觸區(qū)域被形成為從鐵電薄膜的側(cè)面凸起。
對(duì)應(yīng)于FeRAM的較高集成度的需求，現(xiàn)在正在開發(fā)一種能夠減小存儲(chǔ)單元面積的具有疊層結(jié)構(gòu)的電容器。該疊層結(jié)構(gòu)是這樣一種結(jié)構(gòu)，其中導(dǎo)電插塞被連接到該鐵電電容器的下電極的下表面。
接著，參照?qǐng)D1A、1B和1C描述形成具有疊層結(jié)構(gòu)的電容器。
首先，將在下文中描述為獲得圖1中所示的結(jié)構(gòu)所需的步驟。
MOS晶體管102形成在一個(gè)半導(dǎo)體基片101上，然后形成用于覆蓋該MOS晶體管102的第一層間絕緣膜103。
該MOS晶體管102形成在由元件隔離層104所包圍的阱區(qū)105中。每個(gè)MOS晶體管102具有隔著柵絕緣膜102a形成在硅基片101上的柵極102b以及作為形成在該阱區(qū)(well region)105中的柵極102b的兩側(cè)上的源極/漏極的雜質(zhì)擴(kuò)散區(qū)102c。并且用于在雜質(zhì)擴(kuò)散區(qū)102c中形成高濃度的雜質(zhì)區(qū)102d的絕緣側(cè)壁106形成在柵極102b的兩側(cè)上。
第一接觸孔103a形成在MOS晶體管102的一個(gè)雜質(zhì)擴(kuò)散區(qū)102c上的第一層間絕緣膜103中，然后第一接觸塞107被分別埋在第一接觸孔103a中。
構(gòu)成第一接觸塞107的材料與構(gòu)成不連接到電容器的下電極的其它接觸塞(未示出)的材料相同。例如，在日本專利申請(qǐng)公告(公開)2001-44376中，連接到電容器的下電極的接觸塞和不連接到電容器的下電極的接觸塞通過相同的步驟由鎢或多晶硅所形成。
然后，第一金屬膜108，鐵電膜109和第二金屬膜110順序形成在第一接觸塞107的第一層間絕緣膜103。
然后，如圖1B中所示，通過使用硬掩膜，連續(xù)地對(duì)第一金屬膜108、鐵電膜109和第二金屬膜110構(gòu)圖，從而第一金屬膜108被形成為電容器111的下電極108a，鐵電膜109被形成為電容器111的鐵電膜109a，并且第二金屬膜110被形成為電容器111的上電極110a。在這種情況中，該電容器111是疊層型電容器，并且下電極108a通過下層的第一接觸塞107連接到MOS晶體管102的一個(gè)雜質(zhì)擴(kuò)散區(qū)102c。
然后，如圖1C中所示，電容器保護(hù)膜112形成在電容器111和第一層間絕緣膜103上，然后第二層間絕緣膜113形成在電容器保護(hù)膜112上。然后，通過光刻方法對(duì)第二層間絕緣膜113、電容器保護(hù)膜112和第一層間絕緣膜103進(jìn)行構(gòu)圖，使第二接觸孔113a形成在MOS晶體管102的其它雜質(zhì)擴(kuò)散區(qū)102c上。然后，第二接觸塞114形成在第二接觸孔113a中。該第二接觸塞114被形成以連接形成在第二接觸塞114上的位線(未示出)，以及雜質(zhì)擴(kuò)散區(qū)102c。
同時(shí)，在許多情況中，F(xiàn)eRAM與邏輯半導(dǎo)體器件混合安裝。作為混合有FeRAM和邏輯電路的嵌入器件，存在有需要認(rèn)證的與安全相關(guān)的芯片和用于局域自治團(tuán)體(local self-governing body)中的IC卡。
在邏輯半導(dǎo)體器件中，鎢插塞被用作為連接下層導(dǎo)電圖案和上層導(dǎo)電圖案的插塞，另外鎢插塞的阻值被用作為用于設(shè)計(jì)該電路的調(diào)劑參數(shù)(spice parameter)。
相應(yīng)地，在利用到目前為止所累積的電路設(shè)計(jì)資源和減少開發(fā)人員的時(shí)間和成本的意義上來說，嵌入邏輯電路的FeRAM需要該鎢插塞。
通過這種方式，在含氧環(huán)境下需要例如結(jié)晶退火、恢復(fù)退火等等這樣的各種熱處理，以形成該鐵電電容器。一般來說，在60秒的時(shí)間內(nèi)在750℃的溫度下執(zhí)行RTA(快速熱退火)作為用于使該鐵電膜結(jié)晶的退火。從而，在形成電容器之后，在650℃的溫度下執(zhí)行60分鐘的鐵電膜的薄膜質(zhì)量恢復(fù)退火。
在此，如圖1B和1C中所示，如果鎢插塞被用作為直接形成在電容器111的下電極108a下方的第一接觸塞107，則該接觸塞在含氧環(huán)境下的退火處理中，鎢插塞被以非常高的速度氧化。
當(dāng)鎢插塞開始氧化時(shí)，這種氧化在整個(gè)插塞上擴(kuò)散。因此，容易出現(xiàn)下電極接觸不良的情況，從而導(dǎo)致FeRAM器件的成品率降低。這種鎢插塞的氧化還在日本專利公告(公開)平10-303398中提出。為了通過防止鎢插塞的氧化而保持正常的接觸，電容器在退火處理中的加熱溫度必須大大降低。
因此，在鐵電電容器的性能方面的改進(jìn)與在鎢插塞的接觸性能方面的改進(jìn)之間存在取舍關(guān)系。
如上文所述，在電容器111和第二層間絕緣膜113形成之后，用于連接位線和雜質(zhì)擴(kuò)散區(qū)的第二接觸孔113a被打開。因?yàn)?，如果用于位線連接的第二接觸孔與第一接觸孔103a同時(shí)形成在第一層間絕緣膜103中，則在形成電容器之后，形成在第二接觸孔中的鎢插塞的上表面被暴露然后氧化。
但是，圖1C中所示的第二接觸孔113a高寬比隨著FeRAM的進(jìn)一步小型化而增加。因此，用于形成第二接觸孔113a的蝕刻技術(shù)應(yīng)當(dāng)被改進(jìn)，該蝕刻技術(shù)即在把鎢埋在第二接觸孔113a等等中之前形成作為下層的膠體層。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種能夠提高直接形成在電容器下電極的下方的接觸塞的成品率并且促進(jìn)其它接觸塞的半導(dǎo)體器件，及其制造方法。
通過提供一種半導(dǎo)體器件可以克服上述問題，其中包括構(gòu)成形成于半導(dǎo)體基片中的晶體管的第一和第二雜質(zhì)擴(kuò)散區(qū)；形成在該半導(dǎo)體基片上的第一絕緣膜；形成在第一雜質(zhì)擴(kuò)散區(qū)之上的第二絕緣膜中的第一孔；形成在第一孔中并且由金屬膜所制成第一導(dǎo)電插塞；形成在第二雜質(zhì)擴(kuò)散區(qū)之上的第一絕緣膜中的第二孔；第二導(dǎo)電插塞，其形成在第一孔中并且由與金屬膜不同的難以氧化的導(dǎo)電材料所制成；以及電容器，其包括連接到第二導(dǎo)電插塞的上表面的下電極、由鐵電材料和高電介質(zhì)材料所形成的絕緣膜以及上電極。
并且，上述問題可以通過提供一種半導(dǎo)體器件制造方法而克服，其中包括如下步驟形成具有形成于半導(dǎo)體基片中的第一和第二雜質(zhì)擴(kuò)散區(qū)的晶體管；形成覆蓋在半導(dǎo)體基片上的晶體管的第一絕緣膜；在第一雜質(zhì)擴(kuò)散區(qū)上的第一絕緣膜中形成第一孔；在第一孔中形成由金屬膜所制成的第一導(dǎo)電插塞；在第二雜質(zhì)擴(kuò)散區(qū)上的第一絕緣膜中由與該金屬膜不同的難以氧化的導(dǎo)電材料所制成的第二導(dǎo)電插塞；在第二導(dǎo)電插塞和第一絕緣膜上順序地形成第一導(dǎo)電膜、由鐵電材料和高電介質(zhì)材料的任何一種材料所制成絕緣膜、以及第二導(dǎo)電膜；以及通過對(duì)第二導(dǎo)電膜、絕緣膜、以及第一導(dǎo)電膜進(jìn)行構(gòu)圖而在第二導(dǎo)電插塞上形成電容器。
根據(jù)本發(fā)明，構(gòu)成直接形成在該電容器的下電極下方的導(dǎo)電插塞的導(dǎo)電材料由比其它導(dǎo)電插塞的金屬更難氧化的材料所形成。例如，剛好形成在該電容器下方的導(dǎo)電插塞由摻雜硅和氧化物導(dǎo)電材料中的任何一種所制成，并且其它導(dǎo)電插塞由含鎢的膜所形成。
在作為該電容器的下電極的導(dǎo)電膜形成在由摻雜硅或氧化物導(dǎo)電材料所制成的導(dǎo)電插塞上的情況下，直接形成在該電容器下方的導(dǎo)電插塞難以通過在含氧環(huán)境中退火而被氧化。因此，該導(dǎo)電插塞使得電容器與雜質(zhì)擴(kuò)散區(qū)之間良好連接，并且提高該器件的成品率。
并且，不剛好形成在該電容器下方的其它導(dǎo)電插塞由金屬膜所形成，該金屬膜具有比摻雜硅或氧化物導(dǎo)電材料的導(dǎo)電率更小的導(dǎo)電率，以適當(dāng)?shù)販p小電阻。因此，該常規(guī)的設(shè)計(jì)規(guī)則可以應(yīng)用于該邏輯電路和數(shù)位信號(hào)。
在該情況中，當(dāng)執(zhí)行構(gòu)成電容器的鐵電膜的結(jié)晶退火或形成電容器之后的氧退火時(shí)，通過用防氧化膜覆蓋該導(dǎo)電插塞，可以防止不剛好形成在該電容器下方的該導(dǎo)電插塞被氧化。


圖1A、1B、1C為示出在現(xiàn)有技術(shù)中的制造半導(dǎo)體器件的步驟的截面示圖；圖2A至2N為示出根據(jù)本發(fā)明第一實(shí)施例的制造半導(dǎo)體器件的步驟的截面示圖；圖3A至3D為示出根據(jù)本發(fā)明第二實(shí)施例的制造半導(dǎo)體器件的步驟的截面示圖；圖4A至4G為示出根據(jù)本發(fā)明第三實(shí)施例的制造半導(dǎo)體器件的步驟的截面示圖；圖5A和5B為示出根據(jù)本發(fā)明第四實(shí)施例的制造第一半導(dǎo)體器件的步驟的截面示圖；以及圖6A和6B為示出根據(jù)本發(fā)明第四實(shí)施例的制造第二半導(dǎo)體器件的步驟的截面示圖。
具體實(shí)施例方式
下面將參照附圖描述本發(fā)明的實(shí)施例。
(第一實(shí)施例)圖2A至2N為示出根據(jù)本發(fā)明第一實(shí)施例的制造半導(dǎo)體器件的步驟的截面示圖。
首先，下面將描述為獲得在圖2A中所示的截面結(jié)構(gòu)所需的步驟。
如圖2A中所示，通過光刻方法在n型或p型硅(半導(dǎo)體)基片1的晶體管形成區(qū)域周圍形成元件隔離凹陷，然后通過埋入氧化硅(SiO2)而形成元件隔離絕緣膜2。具有這種結(jié)構(gòu)的該元件隔離絕緣膜2被稱為SIT(淺溝道隔離)。在這種情況中，由LOCOS(硅的局部氧化)方法所形成的絕緣膜可以被用作為元件隔離絕緣膜。
然后，通過有選擇地把n型雜質(zhì)或p型雜質(zhì)分別導(dǎo)入到硅基片1的存儲(chǔ)單元區(qū)域A和邏輯區(qū)域B的預(yù)定晶體管形成區(qū)而形成阱1a、1b。在圖2A中，在存儲(chǔ)單元區(qū)域A中的阱1a為p型，以及在邏輯區(qū)域B中的阱1b為n型。如果CMOS形成在邏輯區(qū)域B中，則形成n型和p型阱。通過使用光刻膠圖案作為掩膜執(zhí)行n型阱和p型阱的分別形成。
然后，作為柵絕緣膜3的硅氧化膜通過對(duì)硅基片1上的阱1a、1b的表面進(jìn)行熱氧化而形成。
然后，無定形硅或多晶硅膜以及硅化鎢膜順序地形成在硅基片1的整個(gè)上表面上。在此之后，該硅膜和硅化鎢膜被通過光刻方法而構(gòu)圖，從而柵極4a、4b形成在存儲(chǔ)單元區(qū)域A的阱1a上，同時(shí)柵極4c形成在邏輯區(qū)域B中的阱1b上。硅化鈷可以用與取代硅化鎢。這些柵極4a、4b、4c隔著柵氧化物3形成在硅基片1上。
在存儲(chǔ)單元區(qū)域A中，兩個(gè)柵極4a、4b構(gòu)成字線的一部分。
然后，在存儲(chǔ)單元區(qū)域A中，通過把n型雜質(zhì)，例如磷，離子注入到柵極4a、4b兩側(cè)上的p型阱，而形成作為源極/漏極的第一至第三n型雜質(zhì)擴(kuò)散區(qū)5a至5c。在此時(shí)，在邏輯區(qū)域B中，還通過把n型雜質(zhì)離子注入到p型阱(未示出)，而形成作為源極/漏極的n型雜質(zhì)擴(kuò)散區(qū)。
另外，通過把p型雜質(zhì)，例如硼，離子注入到柵極4c兩側(cè)上的邏輯區(qū)域B，而形成第一和第二p型雜質(zhì)擴(kuò)散區(qū)5d。
在這種情況中，通過使用光刻膠圖案分別執(zhí)行n型雜質(zhì)和p型雜質(zhì)的離子注入。
然后，通過CVD方法在硅基片1的整個(gè)表面上形成一個(gè)絕緣膜，例如氧化硅膜(SiO2)膜，然后腐蝕該絕緣膜，并且保留在柵極4a、4b、4c兩側(cè)部分上作為絕緣側(cè)壁襯墊6。
然后，在存儲(chǔ)單元區(qū)域A中，當(dāng)再次使用柵極4a、4b和側(cè)面襯墊6作為掩膜時(shí)，分別通過把n型雜質(zhì)離子注入到第一至第三n型雜質(zhì)擴(kuò)散區(qū)5a至5c中，而在第一至第三n型雜質(zhì)擴(kuò)散區(qū)5a至5c中形成高濃度的雜質(zhì)區(qū)。與此同時(shí)，通過把n型雜質(zhì)離子注入到邏輯區(qū)域B中的n型雜質(zhì)擴(kuò)散區(qū)從，而形成高濃度的雜質(zhì)區(qū)域。
在此之后，在邏輯區(qū)域B中，當(dāng)使用柵極4c和側(cè)壁襯墊6作為掩膜時(shí)，通過把p型雜質(zhì)再次離子注入到第一和第二p型雜質(zhì)擴(kuò)散區(qū)5d、5e中而形成高濃度的雜質(zhì)區(qū)域。
在這種情況中，在存儲(chǔ)單元區(qū)域A中的一個(gè)阱1a內(nèi)，在兩個(gè)柵極4a、4b之間的第一n型雜質(zhì)擴(kuò)散區(qū)5a被電連接到位線，在這下文中描述，并且位于阱1a的兩端側(cè)的第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c電連接到電容器的下電極，這在下文中描述。
根據(jù)上述步驟，在存儲(chǔ)單元區(qū)域A中的p型阱，具有LDD結(jié)構(gòu)的柵極4a、4b和n型雜質(zhì)擴(kuò)散區(qū)5a至5c的兩個(gè)n型MOS晶體管T1、T2被形成為共同具有一個(gè)n型雜質(zhì)擴(kuò)散區(qū)5a。從而，在邏輯區(qū)域B中的n型阱1b中，形成具有柵極4c和p型雜質(zhì)擴(kuò)雜區(qū)5d、5e的一個(gè)p型MOS晶體管T3。另外，在邏輯區(qū)域B中的p型阱(未示出)中，形成n型MOS晶體管。
然后，具有大約200納米的厚度并且作為覆蓋n型MOS晶體管T1、T2、T3的覆蓋絕緣膜7的氮氧化硅(SiON)膜通過等離子體CVD方法而形成在硅基片上的整個(gè)表面上。然后，使用TEOS氣體通過等離子體CVD方法在作為第一層間絕緣膜8的覆蓋絕緣膜7上形成大約1.0微米后的氧化硅(SiO2)膜。
然后，例如在標(biāo)準(zhǔn)大氣壓的氮?dú)猸h(huán)境下使第一層間絕緣膜8在700℃的溫度下退火30分鐘。然后，通過化學(xué)機(jī)械拋光(CMP)方法使第一層間絕緣膜8的上表面被平面化。
搓著，在下文中描述要形成圖2B中所示的結(jié)構(gòu)所需的步驟。
首先，通過光刻方法對(duì)第一層間絕緣膜8和覆蓋絕緣膜7進(jìn)行構(gòu)圖。具有到達(dá)第一n型雜質(zhì)擴(kuò)散區(qū)5a的深度的第一接觸孔8a形成在存儲(chǔ)單元區(qū)域A中，同時(shí)第二和第三接觸孔8d、8e形成在邏輯區(qū)域B中的p型雜質(zhì)擴(kuò)雜區(qū)5d、5e上。
然后，通過濺射方法在第一層間絕緣膜8和第一至第三接觸孔8a、8d、8e中順序形成30納米厚的鈦(Ti)膜和50納米厚的氮化鈦(TiN)膜，作為膠膜9a。另外，使用WF6通過CVD方法在膠膜9a上生長鎢(W)膜9b，從而良好地埋住接觸孔8a、8d、8e。
然后，通過CMP方法進(jìn)行拋光，以從第一層間絕緣膜8的上表面上除去鎢膜9b和膠膜9a。
結(jié)果，遺留在存儲(chǔ)單元區(qū)域A中的第一接觸孔8a中的鎢膜9b和膠膜9a被用作為連接到第一n型雜質(zhì)擴(kuò)散區(qū)5a的第一接觸插塞10a。并且，遺留在邏輯區(qū)域B中的第二和第三接觸孔8d、8e內(nèi)的鎢膜9b和膠膜9a被用作為連接到第一和第二p型雜質(zhì)擴(kuò)雜區(qū)5d、5e的第二和第三導(dǎo)電插塞10d、10e。
然后，如圖2C中所示，通過等離子體CVD方法在第一層間絕緣膜8和第一至第三導(dǎo)電插塞10a、10d、10e上順序形成100納米厚的氮化硅(Si3N4)所制成的防氧化絕緣膜11a和100納米厚的SiO2所制成的下層絕緣膜11b。通過使用TEOS的等離子體CVD方法生長SiO2膜。
形成防氧化絕緣膜11a以防止第一至第三導(dǎo)電插塞10a、10d、10e在退火處理中被異常地氧化，而造成接觸不良。例如需要把該膜厚設(shè)置為大約70納米。如果構(gòu)成第一至第三導(dǎo)電插塞10a、10d、10e的鎢被異常氧化，則不但增加電阻，而且還增加體積，從而鎢可能從接觸孔8a、8b、8c凸起。
然后，如圖2D中所示，使用光刻膠圖案(未示出)蝕刻下層絕緣膜11b、防氧化絕緣膜11a、第一層間絕緣膜8和覆蓋絕緣膜7。因此，第四和第五接觸孔8b、8c形成在存儲(chǔ)單元區(qū)域A中的第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c上。
然后，如圖2E中所示，磷摻雜的多晶硅(半導(dǎo)體)膜12通過CVD方法形成在下層絕緣膜10b的上表面上以及第四和第五接觸孔8b、8c中。第四和第五接觸孔8b、8c良好地被多晶硅膜12所填充。
通過把由硅烷和磷化氫(PH3)所構(gòu)成的反應(yīng)氣體導(dǎo)入生長環(huán)境中，把基片溫度設(shè)置為550℃，以及把生長環(huán)境設(shè)置為40Pa而生長多晶硅膜12。在這種情況中，PH3的流率被為大約SiH4的流率的0.5％，并且多晶硅膜12的磷濃度被設(shè)置為1.4×1021/cm2。
然后，如圖2F中所示，通過CMP方法對(duì)多晶硅膜12拋光，并且從下層絕緣膜11b的上表面上除去。因此，保留在第四和第五接觸孔8b、8c中的多晶硅膜12分別形成第四和第五導(dǎo)電插塞12a、12b。在該狀態(tài)中，由鎢所形成的第一至第三導(dǎo)電插塞10a、10d、10e被防氧化絕緣膜11a和下層絕緣膜11b所覆蓋。
下面描述要形成圖207所示的結(jié)構(gòu)所需的步驟。
首先，通過濺射方法在第四和第五導(dǎo)電插塞12a、12b和下層絕緣膜11b上順序地形成200納米厚的銥(Ir)膜13x、23納米厚的氧化鉑(PtO)膜13y、以及50納米厚的鉑(Pt)膜13z。
在這種情況中，下層絕緣膜10b在形成第一導(dǎo)電膜13之前和之后被退火，以防止膜的脫落。例如，在氬氣環(huán)境中在600至750℃的溫度下執(zhí)行的RTA(快速熱退火)被用作為該退火方法。
然后，通過濺射方法在第一導(dǎo)電膜13上形成例如200納米厚的PZT膜作為鐵電膜14，另外，作為形成鐵電膜14的方法有MOD(有機(jī)金屬淀積)方法、MOCVD(有機(jī)金屬CVD)方法、溶膠凝膠方法等等。作為鐵電膜14的材料，除了PZT之外，還可以采用其它基于PZT的材料，例如PLCZT、PLZT等等，Bi層結(jié)構(gòu)組合物材料，例如SrBi2Ta2O9、SrBi2(Ta，Nb)2O9等等，以及其它金屬氧化物鐵電材料。
然后，通過在含氧環(huán)境中進(jìn)行退火而使鐵電膜14結(jié)晶。作為該退火，例如，采用兩個(gè)步驟的RTA處理，具有第一步驟，其在600℃的基片溫度下在由氬(Ar)和氧(O2)所構(gòu)成的混合氣體環(huán)境中執(zhí)行90秒，以及第二步驟，其在750℃的基片溫度下在氧氣環(huán)境中執(zhí)行60秒。
另外，例如通過濺射方法在鐵電膜14上形成200納米厚的氧化銥(IrO2)作為第二導(dǎo)電膜15。
然后，順序地在第二導(dǎo)電膜15上形成TiN膜和SiO2膜作為硬掩膜16。通過光刻方法把該硬掩膜16構(gòu)圖為在第四和第五導(dǎo)電插塞12a、12b上方的電容器平面形狀。
然后，在不被硬掩膜16所覆蓋的區(qū)域中的第二導(dǎo)電膜16、鐵電膜14和第一導(dǎo)電膜14被順序地蝕刻。在這種情況中，鐵電膜14在含有鹵素元素的環(huán)境中通過濺射方法被蝕刻。
在此之后，除去硬掩膜16。
通過上文所述，如圖2H中所示，由第一導(dǎo)電膜13所形成的電容器Q1、Q2的下電極13a、13b、由鐵電膜14所形成的電容器Q1、Q2的鐵電膜14a、14b以及由第二導(dǎo)電膜15所形成的電容器Q1、Q2的上電極15a、15b形成在存儲(chǔ)單元區(qū)域A中的下層膜11b上。然后，在存儲(chǔ)單元區(qū)域A中的一個(gè)阱1a中，第一電容器Q1的下電極13a通過第四導(dǎo)電插塞12a連接到第二n型雜質(zhì)擴(kuò)散區(qū)5b，并且第二電容器Q2的下電極13b通過第五導(dǎo)電插塞12b電連接到第三n型雜質(zhì)擴(kuò)散區(qū)5c。
然后，為了恢復(fù)由于蝕刻所造成的鐵電膜14的損壞，執(zhí)行恢復(fù)退火。在這種情況中，例如在650℃的基片溫度下在含氧的熔爐中執(zhí)行60分鐘的恢復(fù)退火。
然后，如圖2I中所示，通過濺射方法在下層絕緣膜11b上形成50納米厚的氧化鋁，作為覆蓋電容器Q1、Q2的電容器保護(hù)膜17。然后，在含氧環(huán)境中在650℃的溫度下對(duì)電容器Q1、Q2執(zhí)行60分鐘的退火。該電容器保護(hù)膜17保護(hù)電容器Q1、Q2不受到該處理的破壞，并且除了氧化鋁之外可以由PZT所形成。
然后，通過使用TEOS氣體的等離子體CVD方法在電容保護(hù)膜17上形成大約1.0微米厚的氧化硅(SiO2)。另外，通過CMP方法對(duì)第二層間絕緣膜18的上表面進(jìn)行平面化處理。在本例中。在CMP之后，第二層間絕緣膜18的剩余厚度被設(shè)置為在上電極15a、15b上大約為300納米。
接著，在下文中描述形成圖2J中所示的結(jié)構(gòu)所需的步驟。
首先，通過使用光刻膠掩膜(未示出)對(duì)第二層間絕緣膜18、電容器保護(hù)膜17、下層絕緣膜11b和防氧化絕緣膜進(jìn)行蝕刻。因此，存儲(chǔ)單元區(qū)域A中的第一導(dǎo)電插塞10a上形成第六接觸孔16a，并且還在邏輯區(qū)域b中的第二和第三導(dǎo)電插塞10b、10c上形成第七和第八接觸孔19b、19c。
然后，通過濺射方法在第六至第八接觸孔19a至19c中以及第二層間絕緣膜18上順序地形成50納米厚的TiN膜作為膠膜20a。另外，通過CVD方法在膠膜20a上生長鎢膜20b，以把第六至第八接觸孔19a至19c良好地埋住。
然后，通過CMP方法對(duì)鎢膜20b和膠膜20a進(jìn)行拋光，以從第二層間絕緣膜18的上表面上除去。然后，該鎢膜20b和膠膜20a被遺留在第六至第八接觸孔19a至19c中，用作為第六至第八接觸插塞21a、21d、21e。
然后，第二層間絕緣膜18在350℃的溫度下在氮?dú)獾入x子體環(huán)境中進(jìn)行120秒的退火。
結(jié)果，在存儲(chǔ)單元區(qū)域A中，第六導(dǎo)電插塞21a連接到第一導(dǎo)電插塞10a，以構(gòu)成一個(gè)通孔-通孔的接觸，然后電連接到第一雜質(zhì)擴(kuò)散區(qū)5a。并且，在邏輯區(qū)域B中，第七和第八導(dǎo)電插塞21d、21e分別電連接到第二和第三導(dǎo)電插塞10b、10c，然后電連接到下層的p型雜質(zhì)擴(kuò)散區(qū)5d、5e。
然后，如圖2K中所示，通過CVD方法在第六至第八導(dǎo)電插塞21a、21d、21e和第二層間絕緣膜18上形成100納米厚的SiON膜作為第二防氧化膜22。
然后，如圖2L中所示，通過光刻方法對(duì)第二防氧化膜22和第二層間絕緣膜18進(jìn)行構(gòu)圖而在電容器Q1、Q2的上電極15a、15b上形成孔23a、23b。通過退火恢復(fù)由于孔23a、23b的形成所破壞的電容器Q1、Q2。該退火例如在550℃的基片溫度下在含氧環(huán)境中執(zhí)行60分鐘。
然后，在第二層間絕緣膜18上形成的第二防氧化膜22被腐蝕而除去。相應(yīng)地，第六至第八導(dǎo)電插塞21a、21d、21e被暴露。
然后，在下文中說明形成圖2M中所示的結(jié)構(gòu)所需的步驟。
首先，在電容器Q1、Q2的上電極15a、15b上以及在第二層間絕緣膜18上形成多層金屬膜。作為該多層金屬膜，例如順序地形成60納米厚的Ti膜、30納米厚的TiN膜、400納米厚的Al-Cu膜、5納米厚的Ti膜以及70納米厚的TiN膜。
然后，在存儲(chǔ)單元區(qū)域A中，通過對(duì)多層金屬膜進(jìn)行構(gòu)圖而形成通過孔23a、23b連接到上電極15a、15b的第一層金屬布線24a、24b以及連接到第六導(dǎo)電插塞21a的導(dǎo)電焊盤24c。在此時(shí)，在邏輯區(qū)域B中，形成連接到第七和第八導(dǎo)電插塞21d、21e的第一層金屬布線24d、24e。
在這種情況中，為了防止當(dāng)多層金屬膜被構(gòu)圖時(shí)曝光的反射所造成圖案精度的下降，采用如下方法，在多層金屬膜上形成具有30納米厚度的例如氮氧化硅(SiON)這樣的防反射膜(未示出)，然后通過對(duì)光刻膠進(jìn)行曝光/成像而形成光刻膠圖案，例如形成為布線形狀等等，然后通過使用光刻膠圖案對(duì)該多層金屬膜進(jìn)行蝕刻。在該多層金屬膜被構(gòu)圖之后，防反射膜被原樣保留。
另外，第三層間絕緣膜25形成在第二層間絕緣膜18、第一層金屬布線24a、24b、24d、24e和導(dǎo)電焊盤24c。
然后，如圖2N中所示，對(duì)第三層間絕緣膜25進(jìn)行構(gòu)圖，從而位線接觸孔25a形成在存儲(chǔ)單元區(qū)域A中的導(dǎo)電焊盤24c上，并且同時(shí)在邏輯區(qū)域B中的第一層金屬布線24e上形成布線接觸孔25b。并且，從底部開始分別由Ti膜、TiN膜和W膜所構(gòu)成的第九和第十導(dǎo)電插塞26a、26b分別形成在孔25a、25b中。
然后，包含位線BL的第二層金屬布線27a、27b形成在第三層間絕緣膜25上。當(dāng)位線27a連接到第九導(dǎo)電插塞26a時(shí)，該位線通過第六導(dǎo)電插塞26a電連接到第一n型雜質(zhì)擴(kuò)散區(qū)5a、導(dǎo)電焊盤24c、第六導(dǎo)電插塞21a和第三導(dǎo)電插塞10a。
然后，形成用于覆蓋第二層金屬布線27a、27b等等的絕緣膜。最后，形成由TEOS材料氧化硅膜和氮化硅膜所構(gòu)成的覆蓋膜，但是在下文省略其詳細(xì)描述。
在邏輯區(qū)域B中，與p型MOS晶體管T3相同，導(dǎo)電插塞還形成在n型MOS晶體管(未示出)上。這類似地應(yīng)用于下文所述的其它實(shí)施例。
在上述實(shí)施例中，在存儲(chǔ)單元區(qū)域A和邏輯區(qū)域B中，不直接形成在電容器Q1、Q2下方的第一至第三導(dǎo)電插塞10a、10b、10c的熱阻取決于覆蓋的防氧化膜11a的氧滲透性。因此，當(dāng)防氧化膜11a的厚度被設(shè)置為超過70納米時(shí)，可以防止構(gòu)成第一至第三導(dǎo)電插塞10a、10b、10c的鎢發(fā)生氧化。
相反，當(dāng)執(zhí)行構(gòu)成電容器Q1、Q2的鐵電膜14的退火處理，例如結(jié)晶退火、恢復(fù)退火等等，直接形成在電容器Q1、Q2的下電極13a、13b下方的第四和第五導(dǎo)電插塞12a、12b的熱阻不但取決于其自身的材料，而且還取決于下電極13a、13b的氧滲透性。
與背景技術(shù)相同，如果通過與邏輯區(qū)域B中的第二和第三導(dǎo)電插塞相同的鎢形成第四和第五導(dǎo)電插塞12a、12b，則下電極13a、13b的厚度必須形成在相當(dāng)厚，以防止在下電極13a、13b下方的鎢被氧化。
例如，通過在大約550℃的溫度下執(zhí)行30分鐘的氧退火，可以防止在下電極13a、13b下方的鎢被氧化。但是，為了把氧退火的溫度增加100℃并防止鎢氧化，而構(gòu)成下電極13a、13b的銥?zāi)?3x的厚度必須被設(shè)置為大約400納米。
銥?zāi)?3x的厚度增加導(dǎo)致下電極13a、13b的膜厚增加。當(dāng)在形成電容器Q1、Q2的步驟中，為了防止導(dǎo)電材料附著到電容器Q1、Q2的側(cè)表面上，電容器Q1、Q2的側(cè)表面必須形成為錐狀。結(jié)果，電容器Q1、Q2的底部面積隨著下電極13a、13b的膜厚變厚而增加。
但是，下電極13a、13b的膜厚增加導(dǎo)致下電極13a、13b的尺寸增加，這與電容器的小型化這樣的市場(chǎng)需求相對(duì)立。
相反，在本實(shí)施例中，由于直接形成在電容器Q1、Q2的下電極13a、13b下方的第四和第五導(dǎo)電插塞12a、12b由抗氧化性優(yōu)良的多晶硅所形成，因此不需要增加形成為400納米厚的銥?zāi)?3x的膜厚。
通過這種方式，由于通過形成電容器與邏輯產(chǎn)品相比FeRAM在基片上具有較大的水平差，因此把第一層金屬布線24d、24e和導(dǎo)電焊盤24c連接到硅基片1上的雜質(zhì)擴(kuò)散區(qū)5a、5d、5e的接觸孔的高寬比增加。假設(shè)從第二層間絕緣膜18到覆蓋絕緣膜7的多個(gè)絕緣膜通過與現(xiàn)有技術(shù)相類似的蝕刻而一起形成，則不但蝕刻本身變得困難，而且把膠膜填充到接觸孔中也變得困難。因此，必須新引進(jìn)最新的設(shè)備。
相反，與本實(shí)施例相同，在存儲(chǔ)單元區(qū)域A中形成兩級(jí)導(dǎo)電插塞10a、21a，從而在邏輯區(qū)域B中的兩級(jí)導(dǎo)電插塞10d、24d導(dǎo)致FeRAM或嵌入邏輯電路的FeRAM的成品率提高，并且使用現(xiàn)有的設(shè)備。因此，可以實(shí)現(xiàn)減少開發(fā)成本和制造成本。
并且，在本實(shí)施例中，緊接著在電容器Q1、Q2的下方的導(dǎo)電插塞12a、12b由硅形成在存儲(chǔ)單元區(qū)域A中，而第一層導(dǎo)電插塞10d、10e由鎢形成在邏輯區(qū)域B中。結(jié)果，在現(xiàn)有技術(shù)中的邏輯產(chǎn)品的設(shè)計(jì)庫可以被采用，因此可以實(shí)現(xiàn)設(shè)計(jì)成本的減小。
(第二實(shí)施例)在上述第一實(shí)施例中，如圖2I至2L中所示，形成在電容器Q1、Q2的上電極15a、15b上的孔23a、23b以及形成在第二層間絕緣膜18中的孔外面的其它孔19a、19b、19c通過分離的步驟所形成。在這種情況中，它們必須同時(shí)形成，如下文所述。
首先，與第一實(shí)施例中所示的步驟相一致形成圖2I中所示的結(jié)構(gòu)。
然后，如圖3A中所示，在存儲(chǔ)單元區(qū)域A中，通過使用光刻膠圖案(未示出)蝕刻第二層間絕緣膜和電容器保護(hù)膜17，使孔23a、23b形成在電容器Q1、Q2的上方。在這種情況中，通過使用Ar、C4F8和O2作為腐蝕氣體，腐蝕第二層間絕緣膜18和電容器保護(hù)膜17而暴露上電極15a、15b。
然后，為了恢復(fù)由于腐蝕所造成的鐵電膜14的損壞，例如在550℃的基片溫度下在含氧環(huán)境中對(duì)電容器Q1、Q2進(jìn)行60分鐘的退火。
然后，如圖3B中所示，通過使用光刻膠圖案(未示出)分別在存儲(chǔ)單元區(qū)域A中的第一導(dǎo)電插塞10a和邏輯區(qū)域B中的第二和第三導(dǎo)電插塞10d、10e上形成接觸孔19a和接觸孔19b、19c。通過三個(gè)步驟的蝕刻形成接觸孔19a、19b、19c。在第一步驟中，通過使用Ar、C4F8和O2作為腐蝕氣體，腐蝕由氧化鋁所制成的電容器保護(hù)膜17以及下層絕緣膜11b。在第二步驟中，通過使用Ar和O2作為腐蝕氣體除去在防氧化絕緣膜11a上的淀積膜。在第三步驟中，通過使用Ar、C4F8、CF4和O2作為腐蝕氣體腐蝕防氧化絕緣膜11a而使第一至第三導(dǎo)電插塞10a、10d、10e暴露。在此，Ar、CHF3和O2可以用作為第三步驟中的腐蝕氣體。
接著，在下文中描述為獲得圖3C中所示的結(jié)構(gòu)所需的步驟。
首先，通過濺射方法在孔23a、23b和接觸孔19a至19c中，以及在第二層間絕緣膜18上順序形成50納米厚的TiN膜作為膠膜20a。然后，通過CVD方法在膠膜20a上生長鎢膜20b，以完全填充孔23a、23b和接觸孔19a至19c的內(nèi)部。
然后，通過CMP方法進(jìn)行拋光從第二層間絕緣膜18的上表面上除去鎢膜20b和膠膜20a。相應(yīng)地，被遺留在電容器Q1、Q2上的孔23a、23b中的鎢膜20b和膠膜20a被用作為第十一和十二導(dǎo)電插塞21b、21c，并且遺留在存儲(chǔ)單元區(qū)域A中的第一導(dǎo)電插塞10a上的接觸孔19a中的鎢膜20b和膠膜20a被用作為第六導(dǎo)電插塞21a。另外，遺留在邏輯區(qū)域B中的第二和第三導(dǎo)電插塞20d、20e上的接觸孔19b、19c中的鎢膜20b和膠膜20a被分別用作為第七和第八導(dǎo)電插塞21d、21e。
另外，第二層間絕緣膜18在氮等離子體環(huán)境中在350℃的溫度下退火120秒。
結(jié)果，與第一實(shí)施例不同，在存儲(chǔ)單元區(qū)域A中的兩個(gè)電容器Q1、Q2的上電極15a、15b連接到分別具有鎢的導(dǎo)電插塞21b、21c。類似于第一實(shí)施例，其它導(dǎo)電插塞21a、21d、21e分別連接到第一至第三導(dǎo)電插塞10a、10d、10e。
接著，下面描述形成圖3D中的結(jié)構(gòu)所需的步驟。
首先，在第六、第七、第八、第十一、第十二導(dǎo)電插塞21a至21e和第二層間絕緣膜18上形成多層金屬膜。作為該多層金屬膜，例如順序形成60納米厚的Ti膜、30納米厚的TiN膜、400納米厚的Al-Cu膜、5納米厚的Ti膜、以及70納米厚的TiN膜。
然后，連接到第七、第八、第十一和第十二導(dǎo)電插塞21b至21e的第一層金屬布線24a、24b、24d、24e以及連接到第六導(dǎo)電插塞21a的導(dǎo)電焊盤24c通過對(duì)該多層金屬膜構(gòu)圖而形成。
在這種情況中，為了防止由于對(duì)多層金屬膜構(gòu)圖時(shí)曝光光線的反射而導(dǎo)致圖案精度的下降，可以采用例如氮氧化硅(SiON)這樣的防反射膜(未示出)，這與第一實(shí)施例相同。
然后，類似于第一實(shí)施例中圖2N所示的情況，在第二層間絕緣膜18、第一層金屬布線24a、24b、24d、24e和導(dǎo)電焊盤24c上形成第三層間絕緣膜25，然后位線通過導(dǎo)電插塞25a連接到導(dǎo)電焊盤24c的上表面。但是，它們的詳細(xì)描述將被省略。
如上文所述，由于要形成在第二層間絕緣膜18中的孔23a、23b和接觸孔19a至19c同時(shí)形成，因此可以縮短該構(gòu)圖步驟。
另外，由于可以消除在第一實(shí)施例中形成在第二層間絕緣膜18上的防氧化膜，因此可以省略該膜形成步驟和蝕刻步驟。因此，可以實(shí)現(xiàn)制造步驟的簡(jiǎn)化。
(第三實(shí)施例)在第一和第二實(shí)施例中，第一金屬布線24d、24e和導(dǎo)電焊盤24c分別通過兩個(gè)上和下導(dǎo)電插塞10a、10d、10e、21a、21d、21e連接到雜質(zhì)擴(kuò)散區(qū)5a、5d、5e。
因此，在第三實(shí)施例中，下面將描述取代第一實(shí)施例中的上和下導(dǎo)電插塞的一個(gè)導(dǎo)電插塞的形成。
首先，類似于圖2A中所示的情況，MOS晶體管T1、T2、T3形成在硅基片1上，然后根據(jù)第一實(shí)施例中所示的方法在其上形成覆蓋絕緣膜7和第一層間絕緣膜8。
然后，如圖4A中所示，在存儲(chǔ)單元區(qū)域A中，通過使用光刻膠圖案(未示出)蝕刻第一層間絕緣膜8和覆蓋絕緣膜7，分別在第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c上形成淺接觸孔8b、8c。
然后，通過CVD方法在第一實(shí)施例中所示的條件下，該第一層間絕緣膜8上和接觸孔8b、8c中形成磷摻雜的多晶硅。
然后，如圖4B中所示，通過CMP方法從第一層間絕緣膜8的上表面上除去多晶硅(半導(dǎo)體)膜。結(jié)果，遺留在第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c上的接觸孔8b、8c中的多晶硅被分別用作為第一和第二導(dǎo)電插塞12a、12b。
另外，如圖4C中所示，類似于第一實(shí)施例，鐵電膜和第二導(dǎo)電膜順序地形成在導(dǎo)電插塞12a、12b和第一層間絕緣膜8上，然后通過使用硬掩膜對(duì)這些膜構(gòu)圖而形成電容器Q1、Q2。該電容器Q1、Q2具有通過疊加連接到第一和第二導(dǎo)電插塞12a、12b并且由第一導(dǎo)電膜所制成的下電極13a、13b、由鐵電材料所制成的鐵電膜14a、14b以及由第二導(dǎo)電膜所制成的上電極15a、15b而形成的結(jié)構(gòu)。
在這種情況中，類似于第一實(shí)施例，在形成鐵電膜之后執(zhí)行結(jié)晶退火，然后在形成電容器Q1、Q2之后執(zhí)行恢復(fù)退火。
然后，根據(jù)與第一實(shí)施例相同的方法，由氧化鋁、PZT等等所制成的電容器保護(hù)膜17形成在電容器Q1、Q2和第一層間絕緣膜8上，然后由SiO2所制成的第一層間絕緣膜18形成在該電容保護(hù)膜17上。
接著，如圖4D中所示，通過使用光刻膠圖案(未示出)順序地蝕刻第二層間絕緣膜18、電容器保護(hù)膜17、第一層間絕緣膜8和覆蓋絕緣膜7。因此，在存儲(chǔ)單元區(qū)域A中的第一雜質(zhì)擴(kuò)散區(qū)5a上形成深接觸孔18a，與此同時(shí)，在邏輯區(qū)域B中在第四和第五雜質(zhì)擴(kuò)散區(qū)5d、5e上形成深接觸孔18b、18c。這些接觸孔18a至18c的高寬比大約為7。
然后，如圖4E中所示，通過濺射方法或CVD方法在第二層間絕緣膜18的上表面和深接觸孔18a、18b、18c的內(nèi)表面上形成30納米厚的鈦膜和50納米厚的氮化鈦膜作為膠膜28a。然后，使用六氟化鎢通過CVD方法在膠膜28a上生長鎢膜28b，從而良好地埋住接觸孔18a至18c。
然后，通過CMP方法進(jìn)行拋光從第二層間絕緣膜18的上表面上除去鎢膜28b和膠膜28a。結(jié)果，遺留在存儲(chǔ)單元區(qū)域A中的深接觸孔18a中的鎢膜28b和膠膜28a被用作為連接到第一n型雜質(zhì)擴(kuò)散區(qū)5a的金屬第三接觸插塞19a。并且，遺留在邏輯區(qū)B中的深接觸孔18b、18c中的鎢膜28b和膠膜28a被用作為連接到第一和第二p型雜質(zhì)擴(kuò)散區(qū)5d、5e的金屬第四和第五導(dǎo)電插塞29b、29c。該第三至第五導(dǎo)電插塞29a至29c具有從第二層間絕緣膜18暴露出來的高度。
另外，第二層間絕緣膜18在氮?dú)猸h(huán)境中在350℃的溫度下退火120秒。
在此之后，具有100納米的厚度以及由SiON所制成的防氧化膜22形成在第二層間絕緣膜18和第三至第五導(dǎo)電插塞29a至29c上。
然后，如圖4F中所示，通過光刻方法對(duì)防氧化膜22和第二層間絕緣膜18進(jìn)行構(gòu)圖，在電容器Q1、Q2的上電極15a、15b上形成孔23a、23b。通過退火恢復(fù)由于形成孔23a、23b而對(duì)電容器Q1、Q2導(dǎo)致的損壞。該退火例如在含氧環(huán)境中在550℃的基片溫度下執(zhí)行60分鐘。
然后，形成在第二層間絕緣膜18上的防氧化膜22被通過蝕刻而除去。相應(yīng)地，第三至第五導(dǎo)電插塞29a至29c的表面被暴露。
接著，在下文中描述形成圖4G中的結(jié)構(gòu)所需的步驟。
首先，在電容器Q1、Q2的上電極15a、15b上、在孔23a、23b中和第二層間絕緣膜18上形成多層金屬膜。作為該多層金屬膜，例如順序地形成60納米厚的Ti膜、30納米厚的TiN膜、400納米厚的Al-Cu膜、5納米厚的Ti膜以及70納米厚的TiN膜。
然后，在存儲(chǔ)單元區(qū)域A中，通過對(duì)多層金屬膜進(jìn)行構(gòu)圖而形成通過孔23a、23b連接到上電極15a、15b的第一層金屬布線24a、24b以及連接到第三導(dǎo)電插塞29a的導(dǎo)電焊盤24c。在此時(shí)，在邏輯區(qū)域B中，形成連接到第四和第五導(dǎo)電插塞29b、29c的第一層金屬布線24d、24e。
在這種情況中，為了防止當(dāng)多層金屬膜被構(gòu)圖時(shí)曝光的反射所造成圖案精度的下降，在多層金屬膜上形成例如氮氧化硅(SiON)這樣的防反射膜(未示出)。
然后，類似于第一實(shí)施例中的圖2N中所示的情況，第三層間絕緣膜25形成在第二層間絕緣膜18、第一層金屬布線24a、24b、24d、24e和導(dǎo)電焊盤24c，然后位線通過導(dǎo)電插塞25a連接到導(dǎo)電焊盤24c。在此省略對(duì)它們的詳細(xì)描述。
如上文所述，在第三實(shí)施例中，直接形成在電容器Q1、Q2的下方的第一和第二導(dǎo)電插塞12a、12b由硅所制成，并且其它導(dǎo)電插塞由金屬所制成。結(jié)果，這種第一和第二導(dǎo)電插塞12a、12b難以被從電容器Q1、Q2的側(cè)表面進(jìn)入的氧所氧化，因此可以防止接觸不良。
并且，在第三實(shí)施例中，在存儲(chǔ)單元區(qū)域A中，通過一個(gè)蝕刻步驟形成連接在覆蓋電容器Q1、Q2的第二層間絕緣膜18上的導(dǎo)電焊盤24c與下層的第一n型雜質(zhì)擴(kuò)散區(qū)5a的接觸孔18a，然后在該接觸孔18a中形成金屬膜，從而形成第一級(jí)導(dǎo)電插塞29a。并且，在邏輯區(qū)域B中，通過一個(gè)蝕刻步驟形成連接第二層間絕緣膜18上的第一層金屬布線24d、24e與下層的p型雜質(zhì)擴(kuò)散區(qū)5d、5e的接觸孔18b、18c，然后在該接觸孔18b、18c中形成金屬膜，從而形成第一級(jí)導(dǎo)電插塞29b、29c。
因此，為了形成把第二層間絕緣膜18上的導(dǎo)電焊盤24c和第一層金屬布線24d、24e連接到雜質(zhì)擴(kuò)散區(qū)5a、5d、5e的導(dǎo)電插塞，不需要防氧化膜形成在第一層間絕緣膜8上，這與第一實(shí)施例和第二實(shí)施例不同。因此，可以實(shí)現(xiàn)通過減少步驟數(shù)目而提高產(chǎn)量并且減小成本的優(yōu)點(diǎn)。
(第四實(shí)施例)在第一、第二、第三實(shí)施例中，由于緊接著在電容器Q1、Q2下方的導(dǎo)電插塞12a、12b由摻雜硅所形成，這種導(dǎo)電插塞12a、12b難以被氧化，從而避免接觸不良。
作為該導(dǎo)電插塞12a、12b，除了硅之外還可以采用熱阻性能優(yōu)良并且不容易由于氧化而發(fā)生性能改變的氧化物導(dǎo)電材料。
作為這種氧化物導(dǎo)電材料，有貴金屬氧化物，例如IrOx、PtOx、RuOx、SrRuOx、LaSrCoOx、LaNiOx等等，通過把適當(dāng)?shù)碾s質(zhì)摻雜到由ZuOx等等所表示的氧化物半導(dǎo)體中而獲得的氧化物。其中，x為組份數(shù)目。另外，還有作為氧化物半導(dǎo)體的TiO2、Fe2O3。
當(dāng)采用氧化物導(dǎo)電材料作為導(dǎo)電插塞12a、12b時(shí)，構(gòu)成n型雜質(zhì)擴(kuò)散區(qū)5b、5c的硅有可能被氧化。因此，最好應(yīng)當(dāng)把導(dǎo)電接觸層插入到導(dǎo)電插塞12a、12b和n型雜質(zhì)擴(kuò)散區(qū)5b、5c中。最好，對(duì)于擴(kuò)散到半導(dǎo)體基片1中的元素，不應(yīng)當(dāng)采用純金屬，而應(yīng)當(dāng)采用例如金屬氮化物、金屬硅化物這樣的組合物。
接著，下面將參照?qǐng)D5A和5B描述采用氧化物導(dǎo)電材料作為導(dǎo)電插塞12a、12b的第一實(shí)施例，下面將參照?qǐng)D6A和6B描述第二實(shí)施例。在圖5A和5B以及圖6A和6B中，與圖2A至圖2N中相同的符號(hào)表示相同的構(gòu)成部件。
第一例子首先，如圖5A中所示，在存儲(chǔ)單元區(qū)域A中，MOS晶體管T1、T2形成在硅基片1上，然后通過硅化物技術(shù)在第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c的表面上形成金屬硅化物層，例如硅化鈷、硅化鈦等等作為接觸層30。并且，金屬硅化物可以形成在存儲(chǔ)單元區(qū)域A和邏輯區(qū)域B中的其它雜質(zhì)擴(kuò)散區(qū)5a、5d、5e的表面上。
然后，順序地形成用于覆蓋MOS晶體管T1、T2、T3的覆蓋絕緣膜7和第一層間絕緣膜8，形成第一至第三導(dǎo)電插塞10a、10d、10e，然后第一防氧化絕緣膜11a和下層絕緣膜11b形成在第一至第三導(dǎo)電插塞10a、10d、10e和第一層間絕緣膜8上。
然后，在存儲(chǔ)單元區(qū)域A中，接觸孔8b、8c形成在第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c上，然后，在其中形成氧化物導(dǎo)電材料。然后，通過CMP方法除去在下層絕緣膜11b上的氧化物導(dǎo)電材料。相應(yīng)地，遺留在存儲(chǔ)單元區(qū)域A中的第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c上的接觸孔8b、8c中的該氧化物導(dǎo)電材料被用作為導(dǎo)電插塞12a、12b。
然后，如圖5B中所示，類似于第一實(shí)施例，電容器Q1、Q2形成在導(dǎo)電插塞12a、12b上。按照第一實(shí)施例執(zhí)行后續(xù)步驟。
第二例子首先，如圖6A中所示，在硅基片1上形成MOS晶體管T1、T2，然后順序形成用于覆蓋MOS晶體管T1、T2、T3的覆蓋絕緣膜7和第一層間絕緣膜8。然后，類似于第一實(shí)施例，形成第一至第三導(dǎo)電插塞10a、10d、10e，然后在第一至第三導(dǎo)電插塞10a、10d、10e和第一層間絕緣膜8上形成第一防氧化絕緣膜11a和下層絕緣膜11b。
然后，在存儲(chǔ)單元區(qū)域A中，在第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c上形成接觸孔8b、8c。
然后，在接觸孔8b、8c的內(nèi)表面和底表面上以及在下層絕緣膜11b上形成金屬氮化物膜，例如氮化鈦等等，作為接觸層31。另外，氧化物導(dǎo)電材料形成在接觸層31上，以填充接觸孔8b、8c的內(nèi)部。然后，通過CMP方法除去在下層絕緣膜11b上的氧化物導(dǎo)電材料和接觸層31。結(jié)果，在存儲(chǔ)單元區(qū)域A中，遺留在第二和第三n型雜質(zhì)擴(kuò)散區(qū)5b、5c上的接觸孔8b、8c中的氧化物導(dǎo)電材料被用作為導(dǎo)電插塞12a、12b。
接著，如圖6B中所示，類似于第一實(shí)施例，在導(dǎo)電插塞12a、12b上形成電容器Q1、Q2。按照第一實(shí)施例執(zhí)行后續(xù)步驟。
由上文所述的氧化物導(dǎo)電材料所制成的導(dǎo)電插塞12a、12b即使在結(jié)晶退火或者恢復(fù)退火時(shí)與氧氣相接觸也不會(huì)發(fā)生改變。因此，不會(huì)產(chǎn)生電容器Q1、Q2與n型雜質(zhì)擴(kuò)散區(qū)5b、5c之間的接觸不良。
在這種情況中，如上文所述由氧化物導(dǎo)電材料所制成的導(dǎo)電插塞12a、12b和接觸層30、31可以用于第二和第三實(shí)施例中。
在上述實(shí)施例中，電容器的絕緣膜由鐵電材料所形成，但是這種膜可以由高電介質(zhì)材料所形成。
如上文所述，根據(jù)本發(fā)明，直接形成在電容器的下電極下方的導(dǎo)電材料由難以氧化的材料所形成，而不是由構(gòu)成其它導(dǎo)電插塞的金屬所形成。因此，在形成作為電容器的下電極的導(dǎo)電膜的情況下，直接形成在下電極下方的該導(dǎo)電插塞難以被氧化。結(jié)果，即使當(dāng)在以后執(zhí)行氧退火時(shí)，電容器與雜質(zhì)擴(kuò)散區(qū)之間保持良好的連接，因此可以提高器件的成品率。
并且，不直接形成在該電容器下方的其它導(dǎo)電插塞由具有比摻雜硅或氧化物導(dǎo)電材料的導(dǎo)電率更小的導(dǎo)電率的金屬膜所形成，從而良好地減小電阻。因此，傳統(tǒng)的設(shè)計(jì)規(guī)則可以應(yīng)用于該邏輯電路和位信號(hào)線。
權(quán)利要求
1.一種半導(dǎo)體器件，其中包括構(gòu)成形成于半導(dǎo)體基片中的晶體管的第一和第二雜質(zhì)擴(kuò)散區(qū)；形成在該半導(dǎo)體基片上的第一絕緣膜；形成在第一雜質(zhì)擴(kuò)散區(qū)之上的第二絕緣膜中的第一孔；形成在第一孔中并且由金屬膜所制成第一導(dǎo)電插塞；形成在第二雜質(zhì)擴(kuò)散區(qū)之上的第一絕緣膜中的第二孔；第二導(dǎo)電插塞，其形成在第一孔中并且由與金屬膜不同的難以氧化的導(dǎo)電材料所制成；以及電容器，其包括連接到第二導(dǎo)電插塞的上表面的下電極、由鐵電材料和高電介質(zhì)材料所形成的絕緣膜以及上電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中構(gòu)成第二導(dǎo)電插塞的導(dǎo)電材料是摻雜硅和氧化物導(dǎo)電材料中的一種。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中該氧化物導(dǎo)電材料是硅金屬氧化物和摻雜氧化物半導(dǎo)體中的一種。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中由金屬氮化物和金屬硅化物的組合物之一所制成的接觸層形成在由氧化物導(dǎo)電材料所制成的第二導(dǎo)電插塞和第二雜質(zhì)擴(kuò)散區(qū)之間。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中該金屬膜包含物。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中進(jìn)一步包括形成在半導(dǎo)體基片中的第三雜質(zhì)擴(kuò)散區(qū)；形成在第三雜質(zhì)擴(kuò)散區(qū)上的第一絕緣膜中的第三孔；以及形成在第三孔中并且由與該金屬膜相同材料所制成的第三導(dǎo)電插塞。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中進(jìn)一步包括形成在電容器和第一絕緣膜上的第二絕緣膜；形成在第三導(dǎo)電插塞上的第二絕緣膜中的第四孔；以及形成在第四孔中并且連接到第三導(dǎo)電插塞的第四導(dǎo)電插塞。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中第三絕緣膜形成在電容器和第一絕緣膜上；第三孔形成在第一絕緣膜和第三絕緣膜中；以及在第三孔中的第三導(dǎo)電插塞形成為具有從第三絕緣膜暴露出來的高度。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中進(jìn)一步包括形成在電容器和第一絕緣膜上的第二絕緣膜；形成在第一導(dǎo)電插塞上的第二絕緣膜中的第五孔；以及形成在第五孔中并且連接到第一導(dǎo)電插塞的第五導(dǎo)電插塞。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中第二絕緣膜形成在電容器和第一絕緣膜上；第一孔形成在第一絕緣膜和第二絕緣膜中；以及在第一孔中的第一導(dǎo)電插塞形成為具有從第二絕緣膜暴露出來的高度。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中第六孔形成在電容器的上電極上的第二絕緣膜中；以及通過第六孔電連接到上電極的布線形成在第二絕緣膜上。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中一個(gè)防氧化膜形成在第一孔周圍的第一絕緣膜上并且在該電容器下方。
13.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中第一和第二雜質(zhì)擴(kuò)散區(qū)形成在半導(dǎo)體基片的存儲(chǔ)單元區(qū)域中，以及第三雜質(zhì)擴(kuò)散區(qū)形成在半導(dǎo)體基片的邏輯區(qū)域中。
14.一種半導(dǎo)體器件制造方法，其中包括如下步驟形成具有形成于半導(dǎo)體基片中的第一和第二雜質(zhì)擴(kuò)散區(qū)的晶體管；形成覆蓋在半導(dǎo)體基片上的晶體管的第一絕緣膜；在第一雜質(zhì)擴(kuò)散區(qū)上的第一絕緣膜中形成第一孔；在第一孔中形成由金屬膜所制成的第一導(dǎo)電插塞；在第二雜質(zhì)擴(kuò)散區(qū)上的第一絕緣膜中形成第二孔；在該第二孔中形成由難以氧化的導(dǎo)電材料所制成的第二導(dǎo)電插塞；在第二導(dǎo)電插塞和第一絕緣膜上順序地形成第一導(dǎo)電膜、由鐵電材料和高電介質(zhì)材料的任何一種材料所制成絕緣膜、以及第二導(dǎo)電膜；以及通過對(duì)第二導(dǎo)電膜、絕緣膜、以及第一導(dǎo)電膜進(jìn)行構(gòu)圖而在第二導(dǎo)電插塞上形成電容器。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件制造方法，其中形成構(gòu)成第一導(dǎo)電插塞的導(dǎo)電材料是形成摻雜和氧化物導(dǎo)電材料中的一種。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件制造方法，其中形成構(gòu)成第一導(dǎo)電插塞的金屬膜是順序形成膠膜和鎢膜的步驟。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件制造方法，其中進(jìn)一步包括如下步驟在形成電容器之后，在含氧環(huán)境中對(duì)該電容器退火。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件制造方法，其中進(jìn)一步包括如下步驟在半導(dǎo)體基片中形成被第一絕緣膜覆蓋的第三雜質(zhì)擴(kuò)散區(qū)；在第三雜質(zhì)擴(kuò)散區(qū)上的第一絕緣膜中形成第三孔；以及在第三孔中形成由與該金屬膜相同材料所制成的第三導(dǎo)電插塞。
19.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件制造方法，其中進(jìn)一步包括如下步驟在形成第一導(dǎo)電插塞之后，在第一導(dǎo)電插塞和第一絕緣膜上形成一個(gè)防氧化絕緣膜；在該防氧化絕緣膜和第一絕緣膜中形成第二孔；以及在第二孔中形成第二導(dǎo)電插塞。
20.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件制造方法，其中進(jìn)一步包括如下步驟在第一絕緣膜上形成覆蓋該電容器的第二絕緣膜；在覆蓋第一導(dǎo)電插塞的第二絕緣膜中形成第四孔；以及在第四孔中形成第四導(dǎo)電插塞。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件制造方法，其中進(jìn)一步包括如下步驟在形成第四孔的同時(shí)在電容器的第二導(dǎo)電膜上的第二絕緣膜中形成第五孔；以及在第四孔中形成第四導(dǎo)電插塞的同時(shí)在第五孔中形成第五導(dǎo)電插塞。
22.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件制造方法，其中進(jìn)一步包括如下步驟在第四導(dǎo)電插塞和第二絕緣膜上形成一個(gè)防氧化膜；通過對(duì)該防氧化膜和第二絕緣膜進(jìn)行構(gòu)圖而在電容器的第二導(dǎo)電膜上形成第五孔；除去該防氧化膜；以及在第二絕緣膜上形成包含一個(gè)圖案的布線，其通過第五孔連接到電容器的第二導(dǎo)電膜。
23.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件制造方法，其中進(jìn)一步包括如下步驟在第一絕緣膜上形成覆蓋該電容器的第二絕緣膜；在第二絕緣膜和第一絕緣膜中形成第一孔；以及在第一孔中形成第一導(dǎo)電插塞。
全文摘要
一種半導(dǎo)體器件，其中包括構(gòu)成形成于半導(dǎo)體基片中的晶體管的第一和第二雜質(zhì)擴(kuò)散區(qū)；形成在該半導(dǎo)體基片上的第一絕緣膜；形成在第一雜質(zhì)擴(kuò)散區(qū)之上的第二絕緣膜中的第一孔；形成在第一孔中并且由金屬膜所制成第一導(dǎo)電插塞；形成在第二雜質(zhì)擴(kuò)散區(qū)之上的第一絕緣膜中的第二孔；第二導(dǎo)電插塞，其形成在第一孔中并且由與金屬膜不同的難以氧化的導(dǎo)電材料所制成；以及電容器，其包括連接到第二導(dǎo)電插塞的上表面的下電極、由鐵電材料和高電介質(zhì)材料所形成的絕緣膜以及上電極。
文檔編號(hào)H01L27/10GK1431713SQ0214158
公開日2003年7月23日 申請(qǐng)日期2002年9月3日 優(yōu)先權(quán)日2002年1月8日
發(fā)明者彥坂幸信, 伊藤昭男, 高井一章, 齊藤丈靖 申請(qǐng)人:富士通株式會(huì)社