專利名稱：形成接觸孔的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在半導(dǎo)體工藝中形成接觸孔的方法，特別是涉及一種用以防止在一多晶硅硬掩模的頂部上形成硅化鈦(TiSi2)及防止一MOS晶體管的源/漏極區(qū)域氧化的形成接觸孔的方法。
背景技術(shù)：
我們知道，由于在一半導(dǎo)體襯底中的個別裝置及用以連接該裝置的內(nèi)連圖案化導(dǎo)電層尺寸的縮小，而使得不斷地增加該半導(dǎo)體襯底上的集成電路密度成為一種趨勢。為了進一步大大地增加封裝密度，半導(dǎo)體需要具有額外的要求，例如光刻成像技術(shù)的改良分辨率及改良的等離子體蝕刻技術(shù)。
由于集成電路的密度越來越高，所以形成于一內(nèi)層介電層中的接觸孔的尺寸會變得更小。當(dāng)接觸孔影像的尺寸小于0.25μm時，則必須使用更短波長的紫外線來曝露″潛像(Latent Images)″于一光致抗蝕劑層中，該光致抗蝕劑層隨后用以作為該等接觸孔的蝕刻掩模。結(jié)果，下一代工藝技術(shù)將需要更薄的光致抗蝕劑層來完成所需的高分辨率。不幸地，該內(nèi)層介電層必須保留合理的厚度，以便最小化該內(nèi)層介電層的電容量及一RC電路弛豫。結(jié)果，該等接觸孔需要相當(dāng)大的長徑比(深度/寬度)。因而，當(dāng)蝕刻接觸孔時，蝕刻深的接觸孔而不會侵蝕到相對薄的光致抗蝕劑將會變得更困難。
為了解決上述問題，美國專利第6,025,273號引進一形成于一薄光致抗蝕劑下方的多晶硅硬掩模層。然而，在美國專利第6,025,273號中，作為一硬掩模的圖案化多晶硅層氧化成為一氧化硅層16之后，對應(yīng)于接觸孔15的不被期望的氧化層19會形成于一第一多晶硅層12中(如圖1所示)，其中元件符號10代表一襯底以及元件符號14代表一內(nèi)層介電層。結(jié)果，該氧化層19下方的第一多晶硅層12會變薄，進而在裝置正常操作期間容易造成經(jīng)由該第一多晶硅層12及該襯底10的漏電流。

發(fā)明內(nèi)容
因此，本發(fā)明目的之一在于提供一種用以防止在一多晶硅硬掩模的頂部上形成硅化鈦(TiSi2)及防止一MOS晶體管的源極/漏極區(qū)域被氧化的形成接觸孔的方法。
為了完成上述目的，本發(fā)明的方法包括下列步驟。提供一襯底，該襯底上形成有一多晶硅柵極結(jié)構(gòu)，并且在該多晶硅柵極結(jié)構(gòu)的兩側(cè)的襯底中形成有源/漏極區(qū)域。形成一擴散阻擋層于該襯底、該多晶硅柵極層及該源極/漏極區(qū)域上。至少一內(nèi)層介電層形成于該擴散阻擋層上。形成一圖案化的多晶硅層于該內(nèi)層介電層上，該圖案化的多晶硅層具有一對應(yīng)于該源極/漏極區(qū)域中之一的開口。使用該圖案化的多晶硅層作為一硬掩模，以蝕刻該內(nèi)層介電層，直到曝露出該擴散阻擋層為止，藉以在該源極/漏極區(qū)域中之一的上方的內(nèi)層介電層中形成一接觸孔。將該圖案化的多晶硅層氧化成為一氧化硅層。去除在該源極/漏極區(qū)域中之一上的所曝露的該擴散阻擋層。
本發(fā)明的上述方法可使不易拋光的TiSi2不會形成于該多晶硅硬掩模的頂部，如此將有利于后續(xù)化學(xué)機械拋光的實施。再者，可有效地防止該源極/漏極區(qū)域在該圖案化多晶硅層的氧化期間被氧化。因為該源/漏極區(qū)域不會因氧化而變薄，所以在該MOS晶體管操作期間并不會產(chǎn)生經(jīng)由該源極/漏極區(qū)域及該襯底的漏電流。


藉由以下詳細說明及附圖將可更了解本發(fā)明，然而下面的詳細說明及所附圖式只是用以作為描述用，并非用以限定本發(fā)明，其中圖1顯示出依據(jù)現(xiàn)有技術(shù)的小接觸孔的結(jié)構(gòu)的示意剖面圖；以及圖2A-2H顯示出依據(jù)本發(fā)明的優(yōu)選實施例的用以防止一MOS晶體管的源極/漏極區(qū)域在接觸孔形成期間受氧化的方法的示意剖面圖。
附圖中的附圖標(biāo)記說明如下10襯底12第一多晶硅層14內(nèi)層介電層 15接觸孔16氧化硅層19氧化層20襯底22多晶硅柵極結(jié)構(gòu)23間隔層 24氧化層26多晶硅層28WSi層
29氮化硅層30、32源/漏極區(qū)域34擴散阻擋層 36內(nèi)層介電層38第二內(nèi)層介電層 40圖案化的多晶硅層40’氧化硅層 41開口42接觸孔 44Ti/TiN層46插塞具體實施方式
圖2A-2H顯示出依據(jù)本發(fā)明的優(yōu)選實施例的用以防止一MOS晶體管的源極/漏極區(qū)域在接觸孔形成期間受氧化的方法的示意剖面圖。參考圖2A，提供一襯底(例如一P型硅襯底)20，其具有一形成于該襯底上的多晶硅柵極結(jié)構(gòu)22及形成于該多晶硅柵極結(jié)構(gòu)22的兩側(cè)的襯底20中的源極/漏極區(qū)域(例如N+型擴散區(qū)域)30、32。該多晶硅柵極結(jié)構(gòu)22包括藉由傳統(tǒng)半導(dǎo)體工藝(例如熱氧化法、化學(xué)氣相沉積、光刻成像及干蝕刻工藝)所形成的間隔層23、一氧化層24、一多晶硅層26、一wSi層28及一氮化硅層29。
接下來，如圖2B所示，藉由化學(xué)氣相沉積法形成一擴散阻擋層(例如一SiN或SiON層)34于該襯底20、該多晶硅結(jié)構(gòu)22及該源極/漏極區(qū)域30、32上，該擴散阻擋層具有一10-18nm范圍間的厚度。
之后，參考圖2C，藉由化學(xué)氣相沉積法形成一具有400-600nm厚度的內(nèi)層介電層36(例如一BPSG層)于該擴散阻擋層34上，然后，藉由化學(xué)機械式拋光工藝平坦化該擴散阻擋層34，藉以形成一具有280-350nm厚度的第一內(nèi)層介電層36。
在形成該第一內(nèi)層介電層36步驟之后，藉由化學(xué)氣相沉積法形成一具有220-300nm厚度的第二內(nèi)層介電層(例如TEOS)38于該第一內(nèi)層介電層36上(如圖2D所示)。
參考圖2E所示，藉由化學(xué)氣相沉積、光刻成像及干蝕刻工藝形成一圖案化的多晶硅層40于該第二內(nèi)層介電層38上，該圖案化的多晶硅層40具有一30-100nm的厚度及一對應(yīng)于該源極/漏極區(qū)域中之一的開口41。
然后參考圖2F，使用該圖案化的多晶硅層40作為一硬掩模，干蝕刻該第一及第二內(nèi)層介電層36、38，直到曝露出該擴散阻擋層34為止，藉以在該源極/漏極區(qū)域30、32中之一上方的該第一及第二內(nèi)層介電層中形成一接觸孔42。隨后，實施熱氧化工藝以便將該圖案化的多晶硅層40氧化成為一氧化硅層40’。
在形成該接觸孔42之后，藉由毯覆式干蝕刻法(Blanket Dry Etching)去除在該源極/漏極區(qū)域30、32中之一上及該接觸孔42中的所曝露的該擴散阻擋層34(如圖2G所示)。
參考圖2H，藉由金屬濺射或化學(xué)氣相沉積工藝形成一具有20-60nm厚度的Ti/TiN層44于該氧化硅層40’及該接觸孔42的內(nèi)壁。接下來，藉由化學(xué)氣相沉積法形成一插塞(例如一鎢插塞)46于該Ti/TiN層44上，并且完全地填充該接觸孔42。藉由化學(xué)機械式拋光工藝平坦化該插塞46、該Ti/TiN層44及該氧化硅層40’。
在本發(fā)明的另一實施例中，一種用以防止一圖案化的電性導(dǎo)電層在接觸孔形成期間受氧化的方法除了提供一具有一部分已完成的裝置結(jié)構(gòu)的襯底，其包括一圖案化電性導(dǎo)電層外，其包括幾乎與第一實施例完全相同的步驟。該圖案化的電性導(dǎo)電層對應(yīng)于該先前實施例的源極/漏極區(qū)域。
本發(fā)明的優(yōu)點在于不易拋光的TiSi2不會形成于該氧化硅層40’的頂部，此將有利于隨后化學(xué)機械式拋光的實施。本發(fā)明另外的優(yōu)點在于在圖案化的多晶硅層40的氧化期間，在該接觸孔42中所曝露的該擴散阻擋層34可防止該源極/漏極區(qū)域30、32的氧化。因為該源極/漏極區(qū)域不會因氧化而變薄，所以在該MOS晶體管操作時不會產(chǎn)生經(jīng)由該源極/漏極區(qū)域30、32及該襯底20的漏電流。
雖然本發(fā)明巳以一優(yōu)選實施例公開如上，但是其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的情況下，可做各種更改與潤飾，而本發(fā)明的保護范圍當(dāng)以權(quán)利要求所界定的為準。
權(quán)利要求
1.一種形成接觸孔的方法，其包括下列步驟提供一襯底，其具有一多晶硅柵極結(jié)構(gòu)，形成于該襯底上，以及源極/漏極區(qū)域，形成于該多晶硅柵極結(jié)構(gòu)的兩側(cè)的襯底中；形成一擴散阻擋層于該襯底、該多晶硅結(jié)構(gòu)、該源/漏極區(qū)域上；形成至少一內(nèi)層介電層于該擴散阻擋層上；形成一圖案化的多晶硅層于該內(nèi)層介電層上，該圖案化的多晶硅層具有一對應(yīng)于該源極/漏極區(qū)域中之一的開口；使用該圖案化的多晶硅層作為一硬掩模，以蝕刻該內(nèi)層介電層，直到該擴散阻擋層曝露為止，藉以形成一接觸孔于該源/漏極區(qū)域中之一的上方的該內(nèi)層介電層中；將該圖案化的多晶硅層氧化成為一氧化硅層；以及去除在該源/漏極區(qū)域中之一上的所曝露的該擴散阻擋層。
2.如權(quán)利要求1所述的方法，更包括下列步驟沿著該接觸孔的內(nèi)壁形成一Ti/TiN層；以及形成一鎢插塞于該Ti/TiN層上，藉以填充該接觸孔。
3.如權(quán)利要求2所述的方法，其中形成該Ti/TiN層及形成該鎢插塞的步驟藉由金屬濺射法及化學(xué)氣相沉積工藝所完成。
4.如權(quán)利要求1所述的方法，其中形成該擴散阻擋層的步驟是藉由化學(xué)氣相沉積工藝所完成的。
5.如權(quán)利要求1所述的方法，其中形成該至少一內(nèi)層介電層的步驟包括藉由化學(xué)氣相沉積及化學(xué)機械式拋光工藝依序形成一BPSG層及一TEOS層于該擴散阻擋層上。
6.如權(quán)利要求1所述的方法，其中形成該圖案化的多晶硅層的步驟藉由化學(xué)氣相沉積、光刻成像及干蝕刻工藝所完成。
7.如權(quán)利要求1所述的方法，其中蝕刻該內(nèi)層介電層的步驟藉由干蝕刻工藝所完成。
8.如權(quán)利要求1所述的方法，其中氧化該圖案化的多晶硅層的步驟藉由熱氧化工藝所完成。
9.如權(quán)利要求1所述的方法，其中去除在該源極/漏極區(qū)域中之一上的所曝露的該擴散阻擋層藉由干蝕刻工藝所完成。
10.一種形成接觸孔的方法，其包括下列步驟提供一具有部分已完成的裝置結(jié)構(gòu)的襯底，該部分已完成的裝置結(jié)構(gòu)包括一圖案化的導(dǎo)電層于該裝置結(jié)構(gòu)上；形成一擴散阻擋層于該圖案化的導(dǎo)電層上；形成至少一內(nèi)層介電層于該擴散阻擋層上；形成一圖案化的多晶硅層于該內(nèi)層介電層上，該圖案化的多晶硅層具有一開口；使用該圖案化的多晶硅層作為一硬掩模，以蝕刻該內(nèi)層介電層，直到曝露該擴散阻擋層為止，藉以形成一接觸孔于該導(dǎo)電層上方的該內(nèi)層介電層中；將該圖案化的多晶硅層氧化成為一氧化硅層；以及去除在該導(dǎo)電層上的所曝露的該擴散阻擋層。
11.如權(quán)利要求10所述的方法，更包括下列步驟沿著該接觸孔的內(nèi)壁形成一Ti/TiN層；以及形成一鎢插塞于該Ti/TiN層上，藉以填充該接觸孔。
12.如權(quán)利要求11所述的方法，其中形成該Ti/TiN層及形成該鎢插塞的步驟藉由金屬濺射法及化學(xué)氣相沉積工藝所完成。
13.如權(quán)利要求10所述的方法，其中形成該擴散阻擋層的步驟是藉由化學(xué)氣相沉積工藝所完成的。
14.如權(quán)利要求10所述的方法，其中形成該至少一內(nèi)層介電層的步驟包括藉由化學(xué)氣相沉積及化學(xué)機械式拋光工藝依序形成一BPSG層及一TEOS層于該擴散阻擋層上。
15.如權(quán)利要求10所述的方法，其中形成該圖案化的多晶硅層的步驟藉由化學(xué)氣相沉積、光刻成像及干蝕刻工藝所完成。
16.如權(quán)利要求10所述的方法，其中蝕刻該內(nèi)層介電層的步驟藉由干蝕刻工藝所完成。
17.如權(quán)利要求10所述的方法，其中氧化該圖案化的多晶硅層的步驟藉由熱氧化工藝所完成。
18.如權(quán)利要求10所述的方法，其中去除在該導(dǎo)電層上的所曝露的該擴散阻擋層的步驟藉由干蝕刻工藝所完成。
全文摘要
本發(fā)明提供一種形成接觸孔的方法包括下列步驟首先，提供一襯底，該襯底上形成有一多晶硅柵極結(jié)構(gòu)，并且在該多晶硅柵極結(jié)構(gòu)的兩側(cè)的襯底中形成有源極/漏極區(qū)域。形成一擴散阻擋層于該襯底、該多晶硅柵極層及該源極/漏極區(qū)域上。至少一內(nèi)層介電層形成于該擴散阻擋層上。形成一圖案化的多晶硅層于該內(nèi)層介電層上，該圖案化的多晶硅層具有一對應(yīng)于該源極/漏極區(qū)域中之一的開口。利用該圖案化的多晶硅層來作為一硬掩模，以蝕刻該內(nèi)層介電層，直到暴露出該擴散阻擋層為止。將該圖案化的多晶硅層氧化成為一氧化硅層。去除在該源極/漏極區(qū)域中之一上的所暴露的該擴散阻擋層。
文檔編號H01L21/02GK1485887SQ0214327
公開日2004年3月31日 申請日期2002年9月25日 優(yōu)先權(quán)日2002年9月25日
發(fā)明者葉芳裕, 陳俊哲, 董明圣 申請人:茂德科技股份有限公司