專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在同一襯底上具有不同耐壓漏極的高壓MOS(金屬氧化物半導(dǎo)體)晶體管與低壓MOS晶體管的半導(dǎo)體裝置的制造方法，以及一種根據(jù)此方法制造的半導(dǎo)體裝置。
背景技術(shù)：
一般情況下，用于驅(qū)動圖像傳感器、LCD以及印刷磁頭等的集成電路(以下稱為“驅(qū)動IC”)，由具有在+V以上的電源電壓下工作的漏極及源極間的耐壓(或簡稱為“漏極耐壓”)能力強的高壓MOS晶體管的驅(qū)動輸出單元，以及具有在數(shù)伏以下的電源電壓下可以使用的漏極耐壓能力差的低壓MOS晶體管的控制驅(qū)動輸出單元的邏輯單元構(gòu)成。另外，在以下的敘述中，有時也會將MOS晶體管簡稱為晶體管。
對于驅(qū)動IC而言，將這些高壓晶體管和低壓晶體管在同一襯底上形成是比較理想的。耐壓能力不同的晶體管在同一襯底上形成的最簡單的方法是分別使用不同的處理工藝來進(jìn)行。即，不論高壓晶體管還是低壓晶體管，先將其中之一在襯底上形成，再將另外一個在同一襯底上形成。
但是，通過分別處理形成高壓晶體管或低壓晶體管時，由于制造工藝多，導(dǎo)致效率低并且成本高。
因此，最理想的方法是既不損害高壓晶體管和低壓晶體管的各自的特性，又能夠高效率地在同一襯底上形成高壓晶體管和低壓晶體管。

發(fā)明內(nèi)容
本發(fā)明的目的是解決現(xiàn)有技術(shù)存在的問題，提供既不損害高壓MOS晶體管和低壓MOS晶體管的各自特性，又能夠高效率地在同一襯底上形成高壓MOS晶體管和低壓MOS晶體管的技術(shù)和方法。
為了達(dá)到所述目的的至少一部分，本發(fā)明所述用于制造在同一半導(dǎo)體襯底上具有不同漏極耐壓能力的高壓MOS晶體管與低壓MOS晶體管的半導(dǎo)體裝置的方法包括以下步驟(a)在襯底的上方已形成的第一絕緣膜上形成柵極后，在包含柵極的襯底表面形成第二絕緣膜，通過蝕刻已形成的第二絕緣膜，在柵極的側(cè)面形成由第二絕緣膜構(gòu)成的側(cè)壁；(b)通過引入雜質(zhì)元素，形成漏極區(qū)及源極區(qū)；步驟(b)進(jìn)而包括(b1)至少打開高壓MOS晶體管的漏極區(qū)及源極區(qū)的理應(yīng)形成的漏極-源極形成區(qū)，形成至少對高壓MOS晶體管的柵極與漏極區(qū)或源極區(qū)之間應(yīng)形成補償區(qū)的補償形成區(qū)進(jìn)行覆蓋的第一掩膜；(b2)利用已有的所述第一掩膜，在所述襯底上已形成的所述絕緣膜內(nèi)，通過蝕刻至少將所述漏極-源極形成區(qū)上的絕緣膜去除；以及(b3)利用已有的第一掩膜，在漏極源極形成區(qū)引入雜質(zhì)元素。
根據(jù)本發(fā)明的制造方法，可以高效率地在同一襯底上形成高壓MOS晶體管與低壓MOS晶體管。特別是對于高壓MOS晶體管柵極周邊的絕緣膜的下層區(qū)，可以避免引入形成漏極區(qū)或者源極區(qū)的雜質(zhì)元素，從而能夠控制漏極耐壓的降低，不損害高壓MOS晶體管的耐壓特性。
根據(jù)本發(fā)明的制造方法，利用第一掩膜，通過蝕刻去除高壓MOS晶體管的柵極-漏極形成區(qū)上的絕緣膜，此后，由于不去除而繼續(xù)利用此掩膜，故向漏極-源極形成區(qū)引入雜質(zhì)元素時，不會產(chǎn)生掩膜的位移，從而在向這些區(qū)域中引入雜質(zhì)元素時，可以保證較好精度。
本發(fā)明的制造方法還包括步驟(a)中第二絕緣膜的厚度比標(biāo)準(zhǔn)厚度厚；步驟(b1)中，作為第一掩膜，除了在漏極-源極形成區(qū)上以外，在低壓MOS晶體管的應(yīng)形成元件的元件形成區(qū)進(jìn)一步打開形成掩膜；以及步驟(b3)中，除了已開口的漏極-源極形成區(qū)以外，在元件形成區(qū)也引入雜質(zhì)元素。
此外，本發(fā)明的制造方法中標(biāo)準(zhǔn)厚度約為1300。
采用這樣的構(gòu)成，可以同時向高壓MOS晶體管的漏極-源極形成區(qū)引入雜質(zhì)元素和向低壓MOS晶體管元件形成區(qū)引入雜質(zhì)元素，這樣可以減少工藝步驟。
另外，由于利用比標(biāo)準(zhǔn)厚度厚的第二絕緣膜來形成側(cè)壁，在通過蝕刻去除高壓MOS晶體管的漏極源極形成區(qū)的絕緣膜時，比如，即使蝕刻去除了一部分低壓MOS晶體管的側(cè)壁，也還可以保證側(cè)壁所需要的最終的必要的厚度。
由于第二絕緣膜比較厚，在形成側(cè)壁時，對于高壓MOS晶體管，蝕刻后在襯底上殘存的絕緣膜的厚度可以變薄，據(jù)此，通過蝕刻去除高壓MOS晶體管的漏極-源極形成區(qū)的絕緣膜在漏極-源極形成區(qū)實施開口時，可以減少蝕刻量，還可以減少低壓MOS晶體管的側(cè)壁的蝕刻量。
本發(fā)明的制造方法進(jìn)而包括步驟(b1)中，作為第一掩膜，除了在補償形成區(qū)以外，也形成對低壓MOS晶體管的應(yīng)形成元件的元件形成區(qū)進(jìn)一步覆蓋的掩膜；(b4)形成至少在低壓晶體管的元件形成區(qū)上打開的第二掩膜；以及(b5)利用已有的第二掩膜，至少在元件形成區(qū)引入雜質(zhì)元素。
這樣，通過蝕刻去除高壓MOS晶體管的漏極-源極形成區(qū)的絕緣膜時，作為第一掩膜，由于是利用覆蓋著低壓MOS晶體管的元件形成區(qū)的掩膜，低壓MOS晶體管的元件形成區(qū)不受任何此時的蝕刻影響，也不會因為蝕刻而發(fā)生部分低壓MOS晶體管的側(cè)壁被去除的危險。
此外，在形成第二絕緣膜時，因其厚度比標(biāo)準(zhǔn)厚度厚，因而可以準(zhǔn)確地控制由此絕緣膜形成的側(cè)壁的厚度。
本發(fā)明的制造方法進(jìn)而包括(c)在已有的柵極、漏極區(qū)與源極區(qū)上形成金屬膜，通過對其熱處理使構(gòu)成柵極、漏極區(qū)及源極區(qū)的各自的半導(dǎo)體的至少一部分與構(gòu)成金屬膜的金屬相融合的硅化步驟；步驟(c)包括，(c1)至少在補償形成區(qū)上形成保護(hù)膜。
采用這樣的構(gòu)成，可以使高壓MOS晶體管的柵極周邊的絕緣膜的下層區(qū)的半導(dǎo)體不致被硅化，因而可以控制下層區(qū)的半導(dǎo)體由于硅化而導(dǎo)致的漏極耐壓的降低，使高壓MOS晶體管的耐壓特性不受損害。


圖1是在場表面形成局部氧化硅膜步驟的剖面示意圖；圖2是在高壓晶體管區(qū)域HV內(nèi)形成n型勢阱步驟的剖面示意圖；圖3是在高壓晶體管區(qū)域HV內(nèi)形成n型勢阱步驟的剖面示意圖；圖4是在高壓晶體管區(qū)域HV內(nèi)形成p型勢阱步驟的剖面示意圖；圖5是在高壓晶體管區(qū)域HV內(nèi)形成p型勢阱步驟的剖面示意圖；
圖6是形成高壓晶體管的漏極及源極的補償區(qū)步驟的剖面示意圖；圖7是形成高壓晶體管的漏極及源極的補償區(qū)步驟的剖面示意圖；圖8是形成高壓晶體管的漏極及源極的補償區(qū)步驟的剖面示意圖；圖9是在高壓nMOS溝道區(qū)域內(nèi)注入n型雜質(zhì)離子步驟的剖面示意圖；圖10是在高壓pMOS溝道區(qū)域內(nèi)注入p型雜質(zhì)離子步驟的剖面示意圖；圖11是形成高壓晶體管的柵極氧化膜步驟的剖面示意圖；圖12是形成高壓晶體管的柵極氧化膜步驟的剖面示意圖；圖13是在低壓pMOS區(qū)域LVp內(nèi)形成n型勢阱步驟的剖面示意圖；圖14是在低壓nMOS區(qū)域LVn內(nèi)形成p型勢阱步驟的剖面示意圖；圖15是形成低壓晶體管的柵極氧化膜步驟的剖面示意圖；圖16是形成低壓晶體管的柵極氧化膜步驟的剖面示意圖；圖17是形成高壓晶體管及低壓晶體管的柵極步驟的剖面示意圖；
圖18是形成高壓晶體管及低壓晶體管的柵極步驟的剖面示意圖；圖19是形成高壓晶體管及低壓晶體管的柵極步驟的剖面示意圖；圖20是形成低壓nMOS源極及漏極的補償區(qū)步驟的剖面示意圖；圖21是形成低壓pMOS源極及漏極的補償區(qū)步驟的剖面示意圖；圖22是形成側(cè)壁步驟的剖面示意圖；圖23是形成側(cè)壁步驟的剖面示意圖；圖24是形成高壓晶體管以及低壓晶體管的源極區(qū)及漏極區(qū)步驟的剖面示意圖；圖25是形成高壓晶體管以及低壓晶體管的源極區(qū)及漏極區(qū)步驟的剖面示意圖；圖26是形成高壓晶體管以及低壓晶體管的源極區(qū)及漏極區(qū)步驟的剖面示意圖；圖27是硅化步驟的剖面示意圖；圖28是硅化步驟的剖面示意圖；圖29是根據(jù)普通的制造工藝實施例形成的高壓nMOS構(gòu)造特征的剖面示意圖；
圖30是根據(jù)普通的制造工藝實施例形成的高壓nMOS構(gòu)造特征的剖面示意圖；圖31是本發(fā)明的半導(dǎo)體制造工藝第一實施例中，應(yīng)成為高壓晶體管柵極氧化膜的氧化膜形成步驟的剖面示意圖；圖32是第一實施例的制造工藝中，應(yīng)成為高壓晶體管柵極氧化膜的氧化膜形成步驟的剖面示意圖；圖33是第一實施例的制造工藝中形成側(cè)壁步驟的剖面示意圖；圖34是第一實施例的制造工藝中形成側(cè)壁步驟的剖面示意圖；圖35是第一實施例的制造工藝中，形成高壓晶體管及低壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖；圖36是第一實施例的制造工藝中，形成高壓晶體管及低壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖；圖37是第一實施例的制造工藝中，成為保護(hù)高壓nMOS的柵極氧化膜112Gn和側(cè)壁119SW、以及保護(hù)高壓pMOS的柵極氧化膜112Gp和側(cè)壁119SW的保護(hù)氧化膜的形成步驟的剖面示意圖；圖38是第一實施例的制造工藝中，成為保護(hù)高壓nMOS的柵極氧化膜112Gn和側(cè)壁119SW、以及保護(hù)高壓pMOS的柵極氧化膜112Gp和側(cè)壁119SW的保護(hù)氧化膜的形成步驟的剖面示意圖；圖39是根據(jù)第一實施例的制造工藝形成的高壓晶體管的剖面示意圖；圖40是本發(fā)明的半導(dǎo)體制造工藝第二實施例中，形成低壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖；
圖41是第二實施例的制造工藝中，形成高壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖；圖42是第二實施例的制造工藝中，形成低壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖；以及圖43是第二實施例的制造工藝中，形成高壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖。
具體實施例方式
根據(jù)以下順序說明本發(fā)明的優(yōu)選實施例的實施方式。
A、構(gòu)成其前提的普通的制造工藝實施例B、由普通制造工藝形成的高壓晶體管的構(gòu)造特征C、根據(jù)本發(fā)明第一實施例的制造工藝D、根據(jù)本發(fā)明第二實施例的制造工藝E、變化的實施例A、構(gòu)成其前提的普通的制造工藝實施例首先，為了說明本發(fā)明的半導(dǎo)體裝置的制造工藝，先對構(gòu)成其前提的普通制造工藝進(jìn)行說明。圖1至圖28表示構(gòu)成本發(fā)明的半導(dǎo)體制造裝置前提的普通制造工藝的剖面示意圖。該制造工藝是一個高壓與低壓的互補型金屬氧化物半導(dǎo)體(CMOS)晶體管處于同一襯底工藝的實施例。各圖的區(qū)域HV表示高壓晶體管區(qū)域，區(qū)域LV表示低壓晶體管區(qū)域。區(qū)域HVp表示高壓的P溝道MOS晶體管(以下簡稱為“pMOS”)區(qū)域，區(qū)域HVn表示高壓的N溝道MOS晶體管(以下簡稱為“nMOS”)區(qū)域。另外，區(qū)域LVp表示低壓pMOS區(qū)域，區(qū)域LVn表示低壓nMOS區(qū)域。
首先，在半導(dǎo)體襯底上，通過將元件形成區(qū)域與其它區(qū)域(稱為“場部”或是“絕緣部”)分離，形成限定的元件形成區(qū)域。圖1表示在場表面形成局部氧化硅膜步驟的剖面示意圖。如圖1所示，p型的硅(Si)襯底(Psub)100的場的表面上形成局部氧化硅膜(LOCOS(Local Oxidation of Silicon)膜)102。以下將p型硅襯底簡稱為“襯底”。LOCOS膜102的形成通過一般的光蝕刻技術(shù)完成。LOCOS膜102形成后，在襯底100的全部表面形成第一氧化膜(SiO2)110。以第一氧化膜110為例，通過熱氧化形成襯底100的表面。
然后，在高壓晶體管區(qū)域HV，形成產(chǎn)生高壓pMOS的n型勢阱(以下簡稱為“n型勢阱”)。圖2及圖3表示在高壓晶體管區(qū)域HV內(nèi)形成n型勢阱步驟的剖面示意圖。
如圖2所示，除了高壓晶體管區(qū)域HV外，在其它的區(qū)域上形成第一保護(hù)膜R1。保護(hù)膜的形成通過一般的光蝕刻技術(shù)完成。然后，在第一保護(hù)膜R1的開口區(qū)域，即高壓晶體管區(qū)域HV的襯底100內(nèi)，注入n型雜質(zhì)離子。圖中的記號X表示被注入的雜質(zhì)，在以后的圖中表示同樣的意思。該實施例中，具有2.6MeV能量的磷離子(P+)被注入。然后，如圖3所示，除去第一保護(hù)膜R1，通過高溫和長時間的熱處理，被注入的n型雜質(zhì)(磷)在襯底100中擴(kuò)散，形成n型勢阱120。本實施例中在1200℃狀態(tài)下進(jìn)行12小時的熱處理。
然后，在高壓晶體管區(qū)域HV中，形成產(chǎn)生高壓nMOS的p型勢阱(以下簡稱為“p型勢阱”)。圖4及圖5表示在高壓晶體管區(qū)域HV內(nèi)形成p型勢阱步驟的剖面示意圖。
如圖4所示，除高壓nMOS區(qū)域HVn外，在其它的區(qū)域上形成第二保護(hù)膜R2。因此，在第二保護(hù)膜R2的開口區(qū)域，即高壓nMOS區(qū)域HVn的n型勢阱120內(nèi)，注入p型雜質(zhì)離子。本實施例中注入的是具有250keV能量的硼離子(B+)。隨后，如圖5所示，去除第二保護(hù)膜R2，經(jīng)過高溫和長時間的熱處理，被注入的p型雜質(zhì)(硼)在n型勢阱120中擴(kuò)散，形成p型勢阱130。本實施例中在1200℃狀態(tài)下進(jìn)行12小時的熱處理。
然后，為了得到高壓晶體管的源極區(qū)及漏極區(qū)，形成源極補償區(qū)及漏極補償區(qū)(以下均簡稱為“補償區(qū)”)。圖6至圖8表示形成高壓晶體管的漏極及源極的補償區(qū)步驟的剖面示意圖。
首先，如圖6所示，除了高壓nMOS的漏極及源極的補償區(qū)部分，在其它的區(qū)域上形成第三保護(hù)膜R3。然后，在第三保護(hù)膜R3的開口區(qū)域，即與高壓nMOS的補償區(qū)相對應(yīng)的p型勢阱130內(nèi)，注入n型雜質(zhì)離子。離子注入后，去除第三保護(hù)膜R3。在本實施例中注入的是具有300keV能量的磷離子(P+)。
然后，如圖7所示，除高壓pMOS的漏極及源極的補償區(qū)部分外，在其它的區(qū)域上形成第四保護(hù)膜R4。然后，在第四保護(hù)膜R4的開口區(qū)域，即與高壓pMOS的補償區(qū)相對應(yīng)的n型勢阱120內(nèi)，注入p型雜質(zhì)離子。離子注入后，去除第四保護(hù)膜R4。本實施例中注入的是具有150keV能量的硼離子(B+)。
另外，對于圖6所示的離子注入步驟與圖7所示的離子注入步驟，二者也可反向順序進(jìn)行。
然后，如圖8所示，通過高溫、長時間的熱處理，被注入的p型雜質(zhì)(硼)在n型勢阱120中擴(kuò)散，形成高壓pMOS的漏極補償區(qū)122及源極補償區(qū)124。另外，注入其中的n型雜質(zhì)(磷)在p型勢阱130中擴(kuò)散，形成高壓nMOS的漏極補償區(qū)132及源極補償區(qū)134。
為了控制高壓晶體管的臨界電壓，在溝道區(qū)域注入雜質(zhì)離子。圖9表示在高壓nMOS溝道區(qū)域內(nèi)注入n型雜質(zhì)離子步驟的剖面示意圖。圖10表示在高壓pMOS溝道區(qū)域內(nèi)注入p型雜質(zhì)離子步驟的剖面示意圖。
首先，如圖9所示，除高壓nMOS區(qū)域HVn外，在其它區(qū)域上形成第五保護(hù)膜R5。因此，為了控制高壓nMOS的臨界電壓，在第五保護(hù)膜R5的開口區(qū)域即溝道區(qū)域，注入n型雜質(zhì)離子。本實施例中注入的是具有80keV能量的磷離子(P+)。離子注入后，去除第五保護(hù)膜R5。
然后，如圖10所示，除高壓pMOS區(qū)域HVp外，在其它區(qū)域上形成第六保護(hù)膜R6。因此，為了控制高壓pMOS的臨界電壓，在第六保護(hù)膜R6的開口區(qū)域即溝道區(qū)域，注入p型雜質(zhì)離子。本實施例中注入的是具有40keV能量的硼離子(B+)。離子注入后，去除第六保護(hù)膜R6。
另外，對于圖9所示的離子注入步驟與圖10所示的離子注入步驟，二者也可反向順序進(jìn)行。
然后，形成高壓晶體管的柵極氧化膜。圖11及圖12表示形成高壓晶體管的柵極氧化膜步驟的剖面示意圖。
如圖11所示，首先，利用全面蝕刻去除第一氧化膜110，然后，為了形成高壓晶體管的柵極氧化膜，通過熱氧化形成第二氧化膜112。接著，作為柵極氧化膜，為了保護(hù)必要的區(qū)域，形成第七抗蝕膜R7，用蝕刻去除第七抗蝕膜R7開口區(qū)域的已不需要的第二氧化膜112。由此，如圖12所示，形成高壓nMOS所需的柵極氧化膜112Gn及高壓pMOS所需的柵極氧化膜112Gp。此外，圖中的點劃線表示高壓nMOS及pMOS的溝道區(qū)域，以下的圖表示同樣的意思。
這里，已完成的柵極氧化膜112Gp和112Gn是由熱氧化形成的第二氧化膜112構(gòu)成。但是最終的柵極氧化膜構(gòu)造還包含下邊所述步驟中進(jìn)一步熱氧化形成的氧化膜。為使柵極氧化膜112Gp和112Gn的厚度達(dá)到約700，本實施例中的第二氧化膜112由熱氧化形成。
然后，在低壓晶體管區(qū)域LV的低壓pMOS區(qū)域LVp，形成低壓pMOS所需的n型勢阱。圖13表示在低壓pMOS區(qū)域LVp內(nèi)形成n型勢阱步驟的剖面示意圖。
如圖13所示，在襯底100整體表面上，熱氧化形成了作為犧牲氧化膜的第三氧化膜114。因此，除低壓pMOS區(qū)域LVp外，在其它區(qū)域形成第八保護(hù)膜R8。然后，在第八保護(hù)膜的開口區(qū)域，即低壓pMOS區(qū)域LVp的襯底100內(nèi)，通過注入n型雜質(zhì)離子形成n型勢阱140。本實施例中注入具有1.2MeV、380keV、180keV、及30keV的4種能量的磷離子(P+)，形成n型勢阱140。離子注入后，除去第八保護(hù)膜R8。
然后，在低壓晶體管區(qū)域LV的低壓nMOS區(qū)域LVn，形成低壓nMOS所需的p型勢阱。圖14表示在低壓nMOS區(qū)域LVn內(nèi)形成p型勢阱步驟的剖面示意圖。
如圖14所示，除低壓nMOS區(qū)域LVn外，在其它區(qū)域形成第九抗蝕膜R9。在第九抗蝕膜R9的開口區(qū)域，即低壓nMOS區(qū)域LVn的襯底100內(nèi)，通過注入p型雜質(zhì)離子形成p型勢阱150。本實施例中注入具有700keV、130keV、及60keV的3種能量的硼離子(B+)，以及注入具有50keV能量的氟化硼離子(BF2+)，形成p型勢阱150。離子注入后，去除第九抗蝕膜R9。
另外，對于圖13所示n型勢阱140的形成步驟與圖14所示的p型勢阱150的形成步驟，二者也可反向順序進(jìn)行。
但是，圖13及圖14的步驟完成后的高壓nMOS的柵極氧化膜112Gn及高壓pMOS的柵極氧化膜112Gp，是由第二氧化膜112和第三的氧化膜114構(gòu)成。本實施例的第三氧化膜114由大約100的厚度以熱氧化形成，高壓nMOS的柵極氧化膜112Gn以及高壓pMOS的柵極氧化膜112Gp由約760-770的厚度而形成。
然后，形成低壓晶體管的柵極氧化膜。圖15及圖16表示形成低壓晶體管的柵極氧化膜步驟的剖面示意圖。
首先，如圖15所示，形成第十保護(hù)膜R10，通過蝕刻去除不需要的第三氧化膜114。此后當(dāng)去除第十保護(hù)膜R10后，如圖16所示，在襯底100的全部表面熱氧化形成第四氧化膜116。在低壓nMOS區(qū)域LVn及低壓pMOS區(qū)域LVp的元件區(qū)域(被LOCOS102挾在其中的區(qū)域)上形成的第四氧化膜116，成為在各自區(qū)域上形成的晶體管的柵極氧化膜116Gn及116Gp。
這里，高壓nMOS的柵極氧化膜112Gn及高壓pMOS的柵極氧化膜112Gp，是由第二至第四氧化膜112、114、及116構(gòu)成。本實施例的第四氧化膜116由大約70的厚度淀積而成，高壓nMOS的柵極氧化膜112Gn以及高壓pMOS的柵極氧化膜112Gp由約800的厚度淀積而形成。
然后，形成高壓晶體管以及低壓晶體管的柵極。圖17至圖19表示形成高壓晶體管及低壓晶體管的柵極步驟的剖面示意圖。
首先，如圖17所示，在襯底100整體表面上，淀積形成了作為柵極的多晶硅膜160。然后，除高壓nMOS及低壓nMOS的柵極區(qū)域外，在其它區(qū)域形成第十一保護(hù)膜R11。在第十一保護(hù)膜R11的開口區(qū)域，即形成高壓nMOS及低壓nMOS柵極的多晶硅膜160區(qū)域內(nèi)，注入n型雜質(zhì)離子。本實施例中注入具有30keV能量的磷離子(P+)。另外，如圖18所示，去除第十一保護(hù)膜R11后，通過熱處理使注入的n型雜質(zhì)(磷)擴(kuò)散。
然后，如圖19所示，在與各個晶體管的柵極相對應(yīng)的區(qū)域內(nèi)形成第十二保護(hù)膜R12。然后，通過蝕刻去除不受第十二保護(hù)膜R12保護(hù)的不需要的多晶硅膜160。由此形成高壓pMOS柵極160Hp、高壓nMOS柵極160Hn、低壓pMOS柵極160Lp、以及低壓nMOS柵極160Ln。
這里，作為電極材料，由于多晶硅的阻抗值與其它一般的金屬材料相比較高，利用多晶硅構(gòu)成柵極時，通過在各自不同的溝道注入相對應(yīng)的雜質(zhì)使其產(chǎn)生低阻抗。對于后述圖24中所示的步驟，當(dāng)在nMOS的漏極及源極區(qū)中注入n型雜質(zhì)離子時，與其對應(yīng)的柵極中也要注入n型雜質(zhì)離子，但此時的離子注入量對于nMOS的柵極的離子注入來說數(shù)量不足，低阻抗效果不充分。為此，對于上述圖17和圖18中表示的處理方法，與nMOS的柵極相對應(yīng)的多晶硅區(qū)域160H和160L作為預(yù)備產(chǎn)生低阻抗。
對圖17的第十一抗蝕膜R11，雖然與柵極不相對應(yīng)的區(qū)域也有開口區(qū)域，但這是如后述圖24所示，為了在向漏極與源極區(qū)注入離子時形成第十五抗蝕膜R15而使用抗蝕掩膜，以及利用該掩膜形成第十一抗蝕膜R11。這樣，即使第十一抗蝕膜R11在與柵極不相對應(yīng)的區(qū)域也有開口區(qū)，如圖19所示，由于用蝕刻去除與柵極不相對應(yīng)的區(qū)域的多晶硅，因此也不會產(chǎn)生問題。另外，也可以不在對于與專用掩膜形成的第十一抗蝕膜R11的柵極不相對應(yīng)的區(qū)域開口。
然后，在p型勢阱150的襯底表面?zhèn)让嫘纬傻蛪簄MOS的源極及漏極的補償區(qū)。圖20表示形成低壓nMOS源極及漏極的補償區(qū)步驟的剖面示意圖。
如圖20所示，在襯底100的全部表面，通過熱氧化形成第五氧化膜118。然后，除低壓nMOS區(qū)域LVn外，在其它區(qū)域形成第十三保護(hù)膜R13，在p型勢阱150的較淺區(qū)域內(nèi)注入n型雜質(zhì)離子。本實施例中作為n型雜質(zhì)，具有30keV能量的磷離子(P+)被注入。由此，形成了為得到漏極區(qū)及源極區(qū)的漏極補償區(qū)152以及源極補償區(qū)154。
下一步，在p型勢阱150的較深區(qū)域注入p型雜質(zhì)離子。本實施例中注入的p型雜質(zhì)為具有55keV能量的硼離子(B+)。與較淺區(qū)域相比較，p型勢阱150的較深區(qū)域的n型雜質(zhì)濃度低。利用這樣的p型勢阱150的構(gòu)造，可以使形成低壓nMOS的各電極間的耐壓能力變得比較高。
然后，在n型勢阱140的襯底表面?zhèn)让嫘纬傻蛪簆MOS的源極及漏極的補償區(qū)。圖21表示形成低壓pMOS的源極及漏極補償區(qū)步驟的剖面示意圖。
如圖21所示，除低壓pMOS區(qū)域LVp外，在其它區(qū)域形成第十四保護(hù)膜R14，在n型勢阱140的較淺區(qū)域內(nèi)注入p型雜質(zhì)離子。本實施例中注入的p型雜質(zhì)為具有20keV能量的氟化硼離子(BF2+)。由此，形成用于漏極區(qū)及源極區(qū)的漏極補償區(qū)142以及源極補償區(qū)144。
下一步，在n型勢阱140的較深區(qū)域注入n型雜質(zhì)離子。本實施例中注入的n型雜質(zhì)為具有100keV能量的磷離子(P+)。與較淺區(qū)域相比較，n型勢阱140的較深區(qū)域的p型雜質(zhì)濃度低。利用這樣的n型勢阱140的構(gòu)造，可以使形成低壓pMOS的各電極間的耐壓能力變得比較高。
另外，對于圖20表示的低壓nMOS補償區(qū)的形成步驟與圖21表示的低壓pMOS補償區(qū)的形成步驟來說，二者也可反向順序進(jìn)行。
在低壓nMOS的柵極160Ln以及低壓pMOS的柵極160Lp的側(cè)面，形成在源極區(qū)及漏極區(qū)產(chǎn)生時作為掩膜的側(cè)壁。圖22及圖23表示形成側(cè)壁的步驟剖面示意圖。
如圖22所示，在襯底100的全部表面，形成用于產(chǎn)生側(cè)壁的第六氧化膜119。本實施例中第六氧化膜的厚度約為1300。隨后，如圖23所示，通過蝕刻手段將覆蓋在各晶體管的柵極160Hp、160Hn、160Lp、和160Ln上面的第五氧化膜118及第六氧化膜119完全去除。由此在低壓pMOS的柵極160Lp及nMOS的柵極160Ln的側(cè)面形成由第五氧化膜118及第六氧化膜119所產(chǎn)生的側(cè)壁119SW。由此步驟，在高壓nMOS的柵極160Hn及高壓pMOS的柵極160Hp的側(cè)面，也同樣形成側(cè)壁119SW。
接下來形成高壓晶體管及低壓晶體管的源極區(qū)及漏極區(qū)。圖24至圖26表示形成高壓晶體管以及低壓晶體管的源極區(qū)及漏極區(qū)的步驟的剖面示意圖。
首先，如圖24所示，除高壓nMOS區(qū)域HVn及低壓nMOS區(qū)域LVn的元件形成區(qū)外，在其它區(qū)域上形成第十五抗蝕膜R15。然后，除了第十五抗蝕膜R15，分別在高壓nMOS區(qū)域HVn的元件形成區(qū)以柵極氧化膜112Gn作為掩膜，在低壓nMOS區(qū)域LVn的元件形成區(qū)以柵極160Ln與側(cè)壁119SW作為掩膜，注入n型雜質(zhì)離子。本實施例中，注入其中的是具有50keV能量的砷離子(As+)。
其次，如圖25所示，除高壓pMOS區(qū)域HVp及低壓pMOS區(qū)域LVp的元件形成區(qū)外，在其它區(qū)域上形成第十六抗蝕膜R16。然后，除第十六抗蝕膜R16外，分別在高壓pMOS區(qū)域HVp的元件形成區(qū)以柵極氧化膜112Gp作為掩膜，在低壓pMOS區(qū)域LVp的元件形成區(qū)以柵極160Lp與側(cè)壁119SW作為掩膜，注入p型雜質(zhì)離子。本實施例中，注入其中的是具有10keV能量的硼離子(B+)。
另外，對于圖24所示的離子注入步驟與圖25所示的離子注入步驟，二者也可反向順序進(jìn)行。
然后經(jīng)過高溫、長時間的熱處理，被注入的雜質(zhì)擴(kuò)散，如圖26所示，形成高壓pMOS的漏極區(qū)126及源極區(qū)128、高壓nMOS漏極區(qū)136及源極區(qū)138、低壓pMOS的漏極區(qū)146及源極區(qū)148、和低壓nMOS漏極區(qū)156及源極區(qū)158。
另外如圖24及圖25所示，由于在nMOS柵極160Hn和160Ln中注入了n型雜質(zhì)，在pMOS柵極160Hp和160Lp中注入了p型雜質(zhì)，因此各柵極160Hn、160Ln、160Hp、和160Lp成為低阻抗。
如圖24及圖25所示，在高壓晶體管區(qū)HV，即便是nMOS或者pMOS區(qū)域以外的被LOCOS膜102夾在其中的區(qū)域，也注入雜質(zhì)。這是由于被LOCOS膜102夾在其中的區(qū)域產(chǎn)生寄生性溝道，有時會發(fā)生元件間不完全分離的情況，因此需加以防止。
隨后，對各晶體管的漏極、柵極、及源極區(qū)的表面進(jìn)行硅化處理。圖27及圖28表示硅化步驟的剖面示意圖。
如圖27所示，在襯底100的整體表面上，通過噴鍍形成鈦(Ti)膜180。然后經(jīng)高溫、長時間的熱處理，對各晶體管上的柵極160Hp、160Hn、160Lp、及160Ln，漏極126、136、146、及148，源極128、138、148、及158的鈦膜180的接觸區(qū)域160SHp、160SHn、160SLp、160SLn、126S、136S、146S、148S、128S、138S、148S、和158S進(jìn)行硅化處理。另外，如圖28所示，未做硅化處理的鈦膜180被自動去除。
完成以上所示圖1至圖28的步驟后，通過實施圖中未示出的布線步驟，在同一襯底100上，可以高效率地制造出高壓晶體管及低壓晶體管混合存在的半導(dǎo)體裝置。B、由普通制造工藝形成的高壓晶體管的構(gòu)造特征圖29及圖30表示根據(jù)普通的制造工藝實施例形成的高壓nMOS的構(gòu)造特征的剖面示意圖。由于高壓pMOS的情況與高壓nMOS相同，故這里只對高壓nMOS的例子進(jìn)行說明。
對于高壓nMOS的柵極氧化膜112Gn，由于圖22及圖23中所示步驟中的側(cè)壁119SW形成時蝕刻過度，如圖29(A)所示，沒有形成側(cè)壁的119SW的周圍(點劃線圓圈內(nèi)部分)的厚度相比中央部分要薄。因此，圖24及圖25所示步驟中向補償區(qū)132和134注入雜質(zhì)離子時，由柵極氧化膜112Gn作為掩膜從而使得雜質(zhì)不得進(jìn)入的區(qū)域，即在柵極氧化膜112Gn周圍(點劃線圓圈內(nèi)部分)下層的補償區(qū)，如圖29(A)所示也進(jìn)入了雜質(zhì)。進(jìn)入其中的雜質(zhì)如圖26所示步驟通過熱處理而擴(kuò)散，如圖29(B)所示，在柵極氧化膜112Gn的周邊(點劃線圓圈內(nèi)部分)下層補償區(qū)域也形成漏極區(qū)136α及源極區(qū)138α。由此，由于進(jìn)一步形成了漏極區(qū)136α與源極區(qū)138α，則漏極區(qū)與源極區(qū)的間隔變得狹小，從而會發(fā)生各電極間的耐壓能力變小的情況。
當(dāng)進(jìn)行圖27所示的硅化處理時，如圖30所示，也會發(fā)生使柵極氧化膜112Gn周邊(點劃線圓圈內(nèi)部分)下層區(qū)域136α和138α表面區(qū)域136Sα和138Sα產(chǎn)生被硅化的情況。即便如此，由于漏極區(qū)與源極區(qū)之間的間隔變得狹小，容易引起各電極間耐壓能力的降低。另外，由于在下層區(qū)域136α和138α中沒有注入雜質(zhì)，即使在漏極區(qū)及源極區(qū)沒有形成的情況下，柵極氧化膜112Gn的周邊部分(點劃線圓圈內(nèi)部分)比中間部分薄，因此硅化的情況也會發(fā)生。
以上說明表明的特征為，由普通制造工藝形成的高壓晶體管，對于低壓晶體管的柵極側(cè)壁制造工藝，由于柵極氧化膜會被過度蝕刻，因而存在導(dǎo)致各電極間耐壓能力降低的問題。C、根據(jù)本發(fā)明第一實施例的制造工藝為了解決由普通制造工藝形成的高壓晶體管存在的問題，在根據(jù)本發(fā)明的實施例中，如圖31-圖38所示，半導(dǎo)體裝置的制造工藝的一部分源于普通制造工藝的變化。圖31-圖38是根據(jù)本發(fā)明第一實施例的半導(dǎo)體制造方法中主要步驟的剖面示意圖。
對于根據(jù)本發(fā)明實施例的制造工藝，首先，在普通制造工藝中圖11及圖12表示的高壓晶體管的柵極氧化膜形成步驟變化為圖31及圖32的所示步驟。
圖31及圖32是根據(jù)本發(fā)明的半導(dǎo)體制造工藝實施例中，應(yīng)成為高壓晶體管柵極氧化膜的氧化膜形成步驟的剖面示意圖。對于圖31及圖32所示步驟，與圖11及圖12所示步驟相比較可以知道，在襯底100上形成的第二氧化膜112中，低壓晶體管區(qū)LV的氧化膜全部去除，而高壓晶體管區(qū)HV的氧化膜全部存留。因此，對于圖31所示步驟，第七抗蝕膜R7變化為抗蝕膜R7A。
具體而言，如圖31所示，當(dāng)?shù)诙趸?12形成熱氧化后，為了保護(hù)高壓晶體管區(qū)HV的氧化膜，在全部高壓晶體管區(qū)HV形成抗蝕膜R7A，通過蝕刻只去除低壓晶體管區(qū)LV的第二氧化膜112。由此，如圖32所示，只在高壓晶體管區(qū)HV中，形成可能成為未來柵極氧化膜的氧化膜。
然后，在以下的制造工藝中，直至圖20及圖21所示低壓MOS的源極及漏極的補償區(qū)形成步驟，均與所述普通制造工藝相同。但是，由于高壓晶體管區(qū)HV的氧化膜全部保留，例如，對于圖15所示低壓晶體管的柵極氧化膜的形成步驟，在高壓晶體管區(qū)HV中，將要形成的第十抗蝕膜R10的形狀也隨之變化。
接著，對于根據(jù)本發(fā)明實施例的制造工藝，在普通制造工藝中，圖22及圖23所示側(cè)壁形成步驟以及圖24及圖25所示高壓晶體管及低壓晶體管的漏極區(qū)和源極區(qū)形成步驟，分別變化為圖33和圖34以及圖35和圖36中所示步驟。
圖33和圖34是根據(jù)本發(fā)明實施例的制造工藝中形成側(cè)壁步驟的剖面示意圖。在普通制造工藝的圖22所示步驟中，形成側(cè)壁的第六氧化膜119的厚度為標(biāo)準(zhǔn)厚度1300，而本實施例的圖33所示步驟中，其厚度較厚，約為2000。
具體而言，如圖33所示，在襯底100的整體表面形成的側(cè)壁所需的第六氧化膜119，其厚度比標(biāo)準(zhǔn)厚度(約1300)要厚，約為2000。因此，如圖34所示，對已形成的第六氧化膜119實施過度蝕刻直至低壓晶體管區(qū)LV的襯底100顯現(xiàn)出來。據(jù)此，在低壓pMOS的柵極160Lp及nMOS的柵極160Ln的側(cè)面，由第五氧化膜118及第六氧化膜119形成側(cè)壁119SW。另外，在高壓nMOS的柵極160Hn及高壓pMOS的柵極160Hp的側(cè)面，同樣也形成例壁119SW。
一般而言，蝕刻氧化膜時的蝕刻量與氧化膜的厚度成比例。因此，如上所述，形成側(cè)壁的第六氧化膜119的厚度相比標(biāo)準(zhǔn)厚度(1300)要厚，因此蝕刻量大。所以，將圖34與圖23進(jìn)行比較即可明了，在高壓晶體管區(qū)HV，經(jīng)蝕刻后殘留的氧化膜(第二氧化膜112)的厚度可以比普通制造工藝情況下的厚度薄。
圖35和圖36是本實施例的制造工藝中形成高壓晶體管及低壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖。對于圖35所示步驟，與圖24所示步驟相比較即可明了，第十五抗蝕膜R15變化為抗蝕膜R15A。此抗蝕膜R15A至少覆蓋了高壓nMOS區(qū)HVn的側(cè)壁119SW以及周邊的氧化膜112，進(jìn)一步形成抗蝕膜R15n。因此，對于圖35所示步驟，利用此抗蝕膜R15A，首先通過蝕刻將不需要的氧化膜112去除，在高壓nMOS區(qū)HVn的元件形成區(qū)，分別對應(yīng)形成漏極區(qū)及源極區(qū)的漏極-源極形成區(qū)實施開口。隨后，不必去除所述抗蝕膜R15A而繼續(xù)使用，在已開口的漏極-源極形成區(qū)內(nèi)注入n型雜質(zhì)離子。
具體而言，如圖35所示，首先，在除高壓nMOS區(qū)Hvn及低壓nMOS區(qū)LVn的元件形成區(qū)外的其它區(qū)域，形成該抗蝕膜R15A，通過蝕刻將高壓晶體管區(qū)HV的不再需要的氧化膜112去除。這樣，在高壓nMOS區(qū)Hvn的元件形成區(qū)，分別對漏極-源極形成區(qū)實施開口的同時，隔離柵極氧化膜112Gn。其次，在除了利用此抗蝕膜R15A作為掩膜外，在低壓nMOS區(qū)LVn的元件形成區(qū)，分別利用柵極160Ln及側(cè)壁119SW作為掩膜，注入n型雜質(zhì)離子。本實施例中注入的是50keV能量的砷離子(As+)。
此外，即使對于圖36所示步驟，與圖25所示步驟相比較即可明了，第十六抗蝕膜R16變化為抗蝕膜R16A。此抗蝕膜R16A中，至少構(gòu)成對高壓pMOS區(qū)HVp的側(cè)壁119SW和其周邊的氧化膜112的覆蓋，進(jìn)一步形成抗蝕膜R16p。這里，對于圖36所示步驟，利用此抗蝕膜R16A，首先，通過蝕刻去除不再需要的氧化膜112，在高壓pMOS區(qū)HVp的元件形成區(qū)，在漏極源極形成區(qū)分別開口。接著，在不去除所述抗蝕膜R16A而讓其存留的情況下，向開口的漏極-源極形成區(qū)內(nèi)注入p型雜質(zhì)離子。
具體而言，如圖36所示，首先，在除高壓pMOS區(qū)HVp及低壓pMOS區(qū)LVp的元件形成區(qū)外的其它區(qū)域，形成該抗蝕膜R16A，利用此抗蝕膜R16A，通過蝕刻將高壓晶體管區(qū)HV的不需要部分的氧化膜112去除。據(jù)此，在高壓pMOS區(qū)HVp元件形成區(qū)，在對漏極-源極形成區(qū)分別實施開口的同時，隔離柵極氧化膜112Gp。接著，除了原樣使用抗蝕膜R16A作為掩膜，也在低壓pMOS區(qū)LVp的元件形成區(qū)，分別利用柵極160Lp以及側(cè)壁119SW作為掩膜，注入p型雜質(zhì)元素。本實施例中注入的是10keV能量的硼離子(B+)。
這樣，對于圖35所示步驟，當(dāng)注入n型雜質(zhì)離子時，由于將抗蝕膜R15A處的抗蝕膜R15n作為掩膜，因而可以防止在柵極氧化膜112Gn的變薄部分的補償區(qū)136α和138α(參照圖29)中注入n型雜質(zhì)元素。同樣，對于圖36所示步驟，當(dāng)注入p型雜質(zhì)離子時，由于將抗蝕膜R16A處的抗蝕膜R16p作為掩膜，因而可以防止在柵極氧化膜112Gp的變薄部分的補償區(qū)126α和128α(參照圖29)中注入p型雜質(zhì)元素。
另外，對于圖35及圖36所示步驟，利用抗蝕膜R15A和R16A，在高壓MOS區(qū)的元件形成區(qū)，對漏極-源極形成區(qū)實施開口，而后，在向開口的漏極-源極形成區(qū)注入雜質(zhì)離子時，不必去除此抗蝕膜R15A和R16A而繼續(xù)使用，因而可以保證向這些區(qū)域注入離子的準(zhǔn)確性。
即對于所述普通制造工藝，在圖11及圖12所示步驟里，在高壓晶體管區(qū)HV內(nèi)對漏極-源極形成區(qū)實施開口后，經(jīng)過各種步驟，在圖25及圖26所示步驟中，利用新的抗蝕膜R15和R16，向漏極-源極形成區(qū)注入雜質(zhì)離子。為此，當(dāng)抗蝕膜R15和R16形成時，在抗蝕膜R15和R16的開口區(qū)與漏極源極形成區(qū)之間可能發(fā)生位移，因此要準(zhǔn)確地向這些區(qū)域內(nèi)注入離子比較困難。針對這些問題，在本實施例中，對于進(jìn)行漏極-源極形成區(qū)開口時所用的抗蝕膜R15A和R16A，不做去除而讓其存留，由于用于向這些區(qū)域中注入離子，使抗蝕膜沒有位置錯動的余地，因而能夠保證準(zhǔn)確地向?qū)㈦x子注入到這些區(qū)域。
再有，在圖35及圖36所示步驟中，利用抗蝕膜R15A和R16A，在高壓MOS區(qū)的元件形成區(qū)，當(dāng)通過蝕刻對漏極-源極形成區(qū)實施開口時，對于圖35所示步驟，低壓nMOS區(qū)LVn的元件形成區(qū)不被抗蝕膜R15A所覆蓋；對于圖36所示步驟，低壓pMOS區(qū)LVp的元件形成區(qū)不被抗蝕膜R16A所覆蓋，由于其后要注入離子，它們分別處于打開狀態(tài)，在這些低壓MOS區(qū)的元件形成區(qū)，由于氧化膜而形成的側(cè)壁119SW也受到蝕刻的影響。但是在本實施例中，如前所述，在圖33及圖34所示步驟中，由于形成側(cè)壁119SW的氧化膜119的厚度比標(biāo)準(zhǔn)厚度厚(約2000)，故對于圖35及圖36所示步驟，例如，即使側(cè)壁119SW的一部分因為蝕刻而被去除，最終也能夠確保側(cè)壁119SW所需的必要膜厚。此外，如上所述，由于形成側(cè)壁的氧化膜119較厚，對于圖34所示步驟，在高壓晶體管區(qū)HV，因為蝕刻后殘存的氧化膜119的厚度變薄，據(jù)此，對于圖35及圖36中所示步驟，可以通過蝕刻去除高壓晶體管區(qū)HV的氧化膜112，減少對漏極-源極形成區(qū)實施開口時的蝕刻量。因此，對于圖35及圖36中所示步驟，也可以減少對低壓晶體管區(qū)LV的側(cè)壁119SW的蝕刻量。
此外，在圖35及圖36所示步驟中，由于向nMOS的柵極160Hn和160Ln注入n型雜質(zhì)元素，向pMOS的柵極160Hp和160Lp注入p型雜質(zhì)元素，這樣，各柵極160Hn、160Ln、160Hp、和160Lp成為低阻抗。
在圖35及圖36所示步驟中，對于高壓晶體管區(qū)HV，即使是被nMOS或是pMOS形成的區(qū)域以外的LOCOS膜102夾在其中的區(qū)域，利用抗蝕膜R15A和R16A，通過采用蝕刻去除氧化膜112，分別實施開口，利用同樣的抗蝕膜R15A和R16A，注入雜質(zhì)離子。其結(jié)果為，即使是被這樣的LOCOS膜102夾在其中的區(qū)域，也可以準(zhǔn)確地注入離子，可以防止元件間分離不徹底的問題發(fā)生。
在圖35及圖36所示步驟中，對于進(jìn)一步形成的抗蝕膜R15p和R16p，考慮其形成的尺寸精度，分別在柵極160Hn和160Hp的周邊端部也形成覆蓋。
隨后，對于本實施例的制造工藝，在普通制造工藝中的圖27及圖28所示硅化步驟之前，追加圖37及圖38所示步驟。另外，圖35所示離子注入步驟與圖36所示離子注入步驟的順序也可以倒換。
圖37及圖38是本實施例的制造工藝中，成為保護(hù)高壓nMOS的柵極氧化膜112Gn和側(cè)壁119SW以及保護(hù)高壓pMOS的柵極氧化膜112Gp和側(cè)壁119SW的保護(hù)氧化膜的形成步驟的剖面示意圖。
如圖37所示，在襯底100的整體表面淀積形成第七氧化膜190。本實施例中第七氧化膜190的厚度約為700。隨后，對高壓nMOS的柵極氧化膜112Gn和側(cè)壁119SW以及高壓pMOS的柵極氧化膜112Gp和側(cè)壁119SW的覆蓋形成第十七抗蝕膜R17。除了第十七抗蝕膜R17所覆蓋部分，通過蝕刻去除第七氧化膜190，如圖38所示，形成保護(hù)高壓nMOS的柵極氧化膜112Gn和側(cè)壁119SW以及保護(hù)高壓pMOS的柵極氧化膜112Gp和側(cè)壁119SW的保護(hù)氧化膜190P。
另外，對于追加的第十七抗蝕膜R17，考慮其形成尺寸精度，分別在柵極160Hn和160Hp的周邊端部也形成覆蓋。據(jù)此，由蝕刻形成的保護(hù)膜190P也在柵極160Hp和160Hn的周邊端部形成覆蓋。
然后，通過圖27及圖28所示步驟，對各晶體管的漏極、柵極以及源極區(qū)的表面實施硅化。
在本實施例中，如圖38所示，柵極氧化膜112Gp和112Gn的較薄部分由厚度約為700的非常厚的第七氧化膜190覆蓋而得到保護(hù)。因此，即使實施了圖27及圖28所示的硅化步驟，如圖30所示，柵極氧化膜112Gp和112Gn較薄部分的補償區(qū)126α、128α、136α、和138α的表面區(qū)126Sα、128Sα、136Sα、和138Sα也不會被硅化。
以上說明表示，根據(jù)本發(fā)明的實施例與普通制造工藝一樣，也可以高效率地在同一襯底100上形成高壓MOS晶體管與低壓MOS晶體管。特別對于根據(jù)本發(fā)明的實施例來說，可以有效地防止在普通制造工藝中出現(xiàn)的高壓晶體管的耐壓降低的問題發(fā)生。
圖39是根據(jù)本發(fā)明的實施例的制造工藝形成的高壓晶體管的剖面示意圖。如圖39所示，對高壓pMOS的柵極氧化膜112Gp和側(cè)壁119SW的覆蓋形成保護(hù)氧化膜190P。此保護(hù)氧化膜190P，如前所述，考慮其尺寸精度，對柵極160Hp的周邊端部也形成覆蓋。因此，在高壓pMOS的柵極160Hp處被硅化的區(qū)域160SHp只是沒有被保護(hù)氧化膜190P覆蓋的開口部分。即在高壓pMOS的柵極160Hp表面的周邊端部產(chǎn)生了沒被硅化的區(qū)域。
同樣，對于高壓nMOS，對柵極氧化膜112Gp和側(cè)壁119SW的覆蓋也形成保護(hù)氧化膜190P。此保護(hù)氧化膜190P也對高壓nMOS的柵極160Hn的周邊端部形成覆蓋。因此，在高壓nMOS的柵極160Hn處被硅化的區(qū)域160SHn也只是沒有被保護(hù)氧化膜190P覆蓋的開口部分。即在高壓nMOS的柵極160Hn表面的周邊端部也產(chǎn)生了沒被硅化的區(qū)域。D、根據(jù)本發(fā)明第二實施例的制造工藝在根據(jù)本發(fā)明的第二實施例中，為了解決所述普通制造工藝中存在的高壓晶體管的問題，此半導(dǎo)體裝置制造工藝的其中一部分在普通制造工藝的基礎(chǔ)上，進(jìn)行了如圖31、圖32、圖37及圖38所示的變化以及圖40-圖43所示的變化。圖40-圖43是根據(jù)本發(fā)明的第二實施例的半導(dǎo)體制造方法中主要步驟的剖面示意圖。
對于根據(jù)本發(fā)明實施例的制造工藝，首先，在普通制造工藝中圖11及圖12表示的高壓晶體管的柵極氧化膜形成步驟，與第一實施例的情況相同，變化為圖31及圖32的所示步驟。
如前所述，對于圖31及圖32所示步驟，當(dāng)?shù)诙趸?12形成熱氧化后，為了保護(hù)高壓晶體管區(qū)HV的氧化膜，在全部高壓晶體管區(qū)HV形成抗蝕膜R7A，通過蝕刻只去除低壓晶體管區(qū)LV的第二氧化膜112，只在高壓晶體管區(qū)LV中，形成可能成為未來柵極氧化膜的氧化膜。
然后，在以下的制造工藝中，直至圖22及圖23所示側(cè)壁形成步驟，均與所述普通制造工藝相同。但是，由于高壓晶體管區(qū)HV的氧化膜全部存留，例如，對于圖15所示低壓晶體管的柵極氧化膜的形成步驟，在高壓晶體管區(qū)HV中，將要形成的第十抗蝕膜R10的形狀也隨之變化。
接著，對于根據(jù)本發(fā)明實施例的制造工藝，在普通制造工藝中，圖24及圖25所示高壓晶體管及低壓晶體管的漏極區(qū)和源極區(qū)形成步驟，分別變化為圖40-圖43中所示步驟。具體而言，對于高壓晶體管及低壓晶體管，先前同時進(jìn)行的雜質(zhì)離子的注入，此時要對低壓晶體管和高壓晶體管分別進(jìn)行。
圖40是根據(jù)本發(fā)明實施例中形成低壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖。對于圖40所示步驟，與圖24所示步驟相比較即可明了，第十五抗蝕膜R15變化為抗蝕膜R15B。此抗蝕膜R15B僅在低壓nMOS區(qū)LVn的元件形成區(qū)打開，而在包括高壓nMOS區(qū)HVn的元件形成區(qū)的其它區(qū)域形成全面覆蓋。因此，利用此抗蝕膜R15B，僅向低壓nMOS區(qū)LVn的元件形成區(qū)注入n型雜質(zhì)離子。
具體而言，如圖40所示，首先，在除低壓nMOS區(qū)LVn的元件形成區(qū)外的全部區(qū)域，形成該抗蝕膜R15B，除了利用此抗蝕膜R15B作為掩膜外，在低壓nMOS區(qū)LVn的元件形成區(qū)，分別利用柵極160Ln及側(cè)壁119SW作為掩膜，注入n型雜質(zhì)離子。本實施例中注入的是50keV能量的砷離子(As+)。
據(jù)此，在低壓nMOS區(qū)LVn的元件形成區(qū)中，n型雜質(zhì)離子被注入進(jìn)漏極-源極形成區(qū)內(nèi)。
圖41是根據(jù)本發(fā)明的實施例的制造工藝中，形成高壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖。對于圖41所示步驟，與圖24所示步驟相比較即可明了，第十五抗蝕膜R15變化為抗蝕膜R15C。此抗蝕膜R15C中，至少構(gòu)成對高壓nMOS區(qū)HVn的側(cè)壁119SW以及周邊的氧化膜112的覆蓋，進(jìn)一步形成抗蝕膜R15n。此外也構(gòu)成對包括低壓nMOS區(qū)LVn元件形成區(qū)在內(nèi)的低壓晶體管區(qū)LV區(qū)的全面覆蓋。這里，對于圖41所示步驟，利用此抗蝕膜R15C，首先，通過蝕刻去除高壓晶體管區(qū)HV的不再需要的氧化膜112，在高壓nMOS區(qū)HVn的元件形成區(qū)，對漏極-源極形成區(qū)分別開口。接著，在不去除抗蝕膜R15C而讓其存留的情況下，向開口的漏極-源極形成區(qū)內(nèi)注入n型雜質(zhì)離子。
具體而言，如圖41所示，首先，在除高壓nMOS區(qū)HVn的元件形成區(qū)外的其它區(qū)域，形成所述抗蝕膜R15C，通過蝕刻將高壓晶體管區(qū)HV的不需要的氧化膜112去除。據(jù)此，在高壓nMOS區(qū)HVn元件形成區(qū)，在對漏極-源極形成區(qū)分別實施開口的同時，隔離柵極氧化膜112Gn。接著，利用所述抗蝕膜R15C作為掩膜注入n型雜質(zhì)離子。本實施例中注入的是50keV能量的砷離子(As+)。
據(jù)此，至少在高壓nMOS區(qū)HVn的元件形成區(qū)中，n型雜質(zhì)離子被注入進(jìn)漏極-源極形成區(qū)內(nèi)。
圖42是本實施例的制造工藝中，形成低壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖。對于圖42所示步驟，與圖25所示步驟相比較即可明了，第十六抗蝕膜R16變化為抗蝕膜R16B。此抗蝕膜R16B僅在低壓pMOS區(qū)LVp的元件形成區(qū)打開，而在包括高壓pMOS區(qū)HVp的元件形成區(qū)的其它區(qū)域形成全面覆蓋。因此，利用此抗蝕膜R16B，僅向低壓pMOS區(qū)LVp的元件形成區(qū)注入p型雜質(zhì)離子。
具體而言，如圖42所示，首先，在除低壓pMOS區(qū)LVp的元件形成區(qū)外的全部區(qū)域，形成所述抗蝕膜R16B，除了利用此抗蝕膜R16B作為掩膜外，在低壓pMOS區(qū)LVp的元件形成區(qū)，分別利用柵極160Lp及側(cè)壁119SW作為掩膜，注入p型雜質(zhì)離子。本實施例中注入的是10keV能量的硼離子(B+)。
據(jù)此，在低壓pMOS區(qū)LVp的元件形成區(qū)中，p型雜質(zhì)離子被注入進(jìn)漏極-源極形成區(qū)內(nèi)。
圖43是根據(jù)本發(fā)明實施例的制造工藝中形成高壓晶體管的漏極區(qū)及源極區(qū)步驟的剖面示意圖。對于圖43所示步驟，與圖25所示步驟相比較即可明了，第十六抗蝕膜R16變化為抗蝕膜R16C。此抗蝕膜R16C中，至少構(gòu)成對高壓pMOS區(qū)HVp的側(cè)壁119SW及其周邊的氧化膜112的覆蓋，進(jìn)一步形成抗蝕膜R16p。此外也構(gòu)成對包括低壓pMOS區(qū)LVp元件形成區(qū)在內(nèi)的低壓晶體管區(qū)LV區(qū)域的全面覆蓋。這里，對于圖43所示步驟，利用此抗蝕膜R16C，首先，通過蝕刻去除高壓晶體管區(qū)HV的不再需要的氧化膜112，在高壓pMOS區(qū)HVp的元件形成區(qū)，對漏極-源極形成區(qū)分別開口。接著，在不去除所述抗蝕膜R16C而讓其存留的情況下，向開口的漏極-源極形成區(qū)注入p型雜質(zhì)離子。
具體而言，如圖43所示，首先，在除高壓pMOS區(qū)HVp的元件形成區(qū)外的其它區(qū)域，形成該抗蝕膜R16C，通過蝕刻將高壓晶體管區(qū)HV的不需要的氧化膜112去除。據(jù)此，在高壓pMOS區(qū)HVp元件形成區(qū)，在對漏極-源極形成區(qū)實施開口的同時，隔離柵極氧化膜112Gp。接著，利用抗蝕膜R16C作為掩膜注入p型雜質(zhì)離子。本實施例中注入的是10keV能量的硼離子(B+)。
據(jù)此，至少在高壓pMOS區(qū)HVp的元件形成區(qū)中，p型雜質(zhì)離子被注入進(jìn)漏極-源極形成區(qū)內(nèi)。
這樣，對于圖41所示步驟，與第一實施例的情況相同，當(dāng)注入n型雜質(zhì)離子時，由于將抗蝕膜R15C處的抗蝕膜R15n作為掩膜，因而可以防止在柵極氧化膜112Gn的變薄部分的補償區(qū)136α和138α(參照圖29)中注入n型雜質(zhì)元素。同樣，對于圖43所示步驟，當(dāng)注入p型雜質(zhì)離子時，由于將抗蝕膜R16A處的抗蝕膜R16p作為掩膜，因而可以防止在柵極氧化膜112Gp的變薄部分的補償區(qū)126α和128α(參照圖29)中注入p型雜質(zhì)元素。
另外，對于圖41及圖43所示步驟，與第一實施例的情況相同，利用抗蝕膜R15C和R16C，在高壓MOS區(qū)的元件形成區(qū)，對漏極-源極形成區(qū)實施開口，而后，由于在向開口的漏極-源極形成區(qū)注入雜質(zhì)離子時，不必去除此抗蝕膜R15A和R16A而繼續(xù)使用，因而不會使抗蝕膜位置發(fā)生錯動，可以保證向這些區(qū)域注入離子的準(zhǔn)確性。
此外，本實施例中，由于對低壓晶體管區(qū)LV的雜質(zhì)離子注入與對高壓晶體管區(qū)HV的雜質(zhì)離子注入是分別進(jìn)行的，故在圖41及圖43所示步驟中，包括低壓MOS區(qū)的元件形成區(qū)的全部低壓晶體管區(qū)LV，均被抗蝕膜R15C和R16C所覆蓋。因此，對于圖41及圖43所示步驟，在高壓MOS區(qū)的元件形成區(qū)，由于對漏極-源極形成區(qū)實施開口，即使利用抗蝕膜R15C和R16C進(jìn)行蝕刻，對于低壓MOS區(qū)的元件形成區(qū)，也不受任何蝕刻的影響，也不必?fù)?dān)心由于蝕刻而去除因氧化膜而形成的側(cè)壁119SW的一部分。
此外，在圖40-圖43所示步驟中，由于向nMOS的柵極160Hn和160Ln注入n型雜質(zhì)元素，向pMOS的柵極160Hp和160Lp注入p型雜質(zhì)元素，這樣，各柵極160Hn、160Ln、160Hp、和160Lp成為低阻抗。
在圖41和圖43所示步驟中，對于高壓晶體管區(qū)HV，即使是被nMOS或是pMOS形成的區(qū)域以外的LOCOS膜102夾在其中的區(qū)域，利用抗蝕膜R15C和R16C，通過采用蝕刻去除氧化膜112，分別實施開口，利用同樣的抗蝕膜R15C和R16C，注入雜質(zhì)離子。其結(jié)果為，即使是被這樣的LOCOS膜102夾在其中的區(qū)域，也可以準(zhǔn)確地注入離子，可以防止元件間分離不徹底的問題發(fā)生。
在圖41和圖43所示步驟中，對于進(jìn)一步形成的抗蝕膜R15p和R16p，考慮其形成的尺寸精度，分別在柵極160Hn和160Hp的周邊端部也形成覆蓋。
另外，對于圖40所示離子注入步驟、圖41所示離子注入步驟、圖42所示離子注入步驟、以及圖43所示離子注入步驟，執(zhí)行時都可以分別改變其順序。
其次，根據(jù)本發(fā)明的實施例的制造工藝，在普通制造工藝如圖27及圖28所示硅化步驟之前，與第一實施例相同，追加圖37及圖38所示步驟。
如前所述，對于圖37所示步驟，在襯底100整體表面上淀積形成第七氧化膜190后，對高壓nMOS的柵極氧化膜112Gn和側(cè)壁119SW以及對高壓pMOS的柵極氧化膜112Gp和側(cè)壁119SW的覆蓋形成第十七抗蝕膜R17。因此，除被第十七抗蝕膜R17覆蓋的部分外，通過蝕刻去除第七氧化膜190，如圖38所示，形成保護(hù)高壓nMOS的柵極氧化膜112Gn和側(cè)壁119SW以及保護(hù)高壓pMOS的柵極氧化膜112Gp和側(cè)壁119SW的保護(hù)氧化膜190P。
此后，根據(jù)圖27及圖28所示步驟，對各晶體管的漏極、柵極、和源極區(qū)的表面實施硅化。
對于根據(jù)本發(fā)明的實施例，如圖38所示，柵極氧化膜112Gp和112Gn的較薄部分由非常厚的第七氧化膜190覆蓋而得到保護(hù)，因此，即使實施了圖27及圖28所示的硅化步驟，如圖30所示，柵極氧化膜112Gp和112Gn的較薄部分的補償區(qū)126α、128α、136α、和138α的表面區(qū)126Sα、128Sα、136Sα、和138Sα也不會被硅化。
以上情況說明，根據(jù)本發(fā)明的實施例，即便與普通制造工藝的情況相同，也可以高效率地在同一襯底100上形成高壓晶體管與低壓MOS晶體管。另外，特別是對于本實施例，其優(yōu)點在于可以有效地防止普通制造工藝形成的高壓晶體管的耐壓能力降低的問題發(fā)生。
另外，根據(jù)本實施例的制造工藝形成的高壓晶體管與圖39所示高壓晶體管，其構(gòu)造基本相同。E、變化的實施例此外，本發(fā)明的內(nèi)容不只限于所述實施例或是實施形態(tài)，在不脫離其要點的范圍內(nèi)可以實施各種變化。
例如上述實施例中，作為防止柵極氧化膜的較薄部分被硅化的保護(hù)膜，舉例說明的是氧化膜的形成情況，但并不局限于此，例如使用氮化硅膜(Si3N4)等也可以。即只要可以作為保護(hù)膜即可。
盡管本發(fā)明已經(jīng)參照附圖和優(yōu)選實施例進(jìn)行了說明，但是，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。本發(fā)明的各種更改，變化，和等同物由所附的權(quán)利要求書的內(nèi)容涵蓋。
附圖標(biāo)記說明100...襯底102...LOCOS膜110...第一氧化膜112...第二氧化膜112Gn，112Gp...柵極氧化膜114...第三氧化膜116...第四氧化膜116Gn，116Gp...柵極氧化膜118...第五氧化膜119...第六氧化膜119SW...側(cè)壁120...n勢阱
122...漏極補償區(qū)124...源極補償區(qū)126...漏極區(qū)126Sα，128Sα，136Sα，138Sα...表面區(qū)126α，128α，136α，138α...補償區(qū)128...源極區(qū)128α...源極區(qū)130...p勢阱132...漏極補償區(qū)134..源極補償區(qū)136...漏極區(qū)136Sα，138Sα...表面區(qū)136α，138α...補償區(qū)138...源極區(qū)140...n勢阱142...漏極補償區(qū)144...源極補償區(qū)146...漏極區(qū)148...源極區(qū)150...p勢阱152...漏極補償區(qū)154...源極補償區(qū)156...漏極區(qū)158...源極區(qū)
160...多晶硅膜160H，160L...多晶硅區(qū)160Hn，160Ln，160Hp，160Lp...柵極180...鈦膜190...氧化膜190P...保護(hù)氧化膜HV...高壓晶體管區(qū)LV...低壓晶體管區(qū)R1...第一抗蝕膜R10...抗蝕膜R11...抗蝕膜R12...抗蝕膜R13...抗蝕膜R14...抗蝕膜R15...抗蝕膜R15A...抗蝕膜R15B...抗蝕膜R15C...抗蝕膜R15n...抗蝕膜R15p...抗蝕膜R16...抗蝕膜R16A...抗蝕膜R16B...抗蝕膜R16C...抗蝕膜
R16p...抗蝕膜R17...抗蝕膜R2...第二抗蝕膜R3...第三抗蝕膜R4...第四抗蝕膜R5...第五抗蝕膜R6...抗蝕膜R7...抗蝕膜R7A...抗蝕膜R8...抗蝕膜R9...抗蝕膜
權(quán)利要求
1.一種半導(dǎo)體裝置制造方法，用于在同一半導(dǎo)體襯底上制造具有不同漏極耐壓能力的高壓MOS晶體管與低壓MOS晶體管的半導(dǎo)體裝置，所述制造方法的特征在于包括以下步驟(a)在所述襯底的上方已形成的第一絕緣膜上形成柵極后，在包含所述柵極的所述襯底表面形成第二絕緣膜，通過蝕刻已形成的所述第二絕緣膜，在所述柵極的側(cè)面形成由所述第二絕緣膜構(gòu)成的側(cè)壁；(b)通過引入雜質(zhì)元素，形成漏極區(qū)及源極區(qū)；所述步驟(b)中包括(b1)至少打開所述高壓MOS晶體管的所述漏極區(qū)及源極區(qū)的理應(yīng)形成的漏極一源極形成區(qū)，形成至少對所述高壓MOS晶體管的所述柵極與所述漏極區(qū)或所述源極區(qū)之間應(yīng)形成補償區(qū)的補償形成區(qū)進(jìn)行覆蓋的第一掩膜；(b2)利用已有的所述第一掩膜，在所述襯底上已形成的所述絕緣膜內(nèi)，通過蝕刻至少將所述漏極-源極形成區(qū)上的絕緣膜去除；以及(b3)利用已有的所述第一掩膜，在所述漏極-源極形成區(qū)引入所述雜質(zhì)元素。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置制造方法，其特征在于，所述步驟(a)中，所述第二絕緣膜的厚度比標(biāo)準(zhǔn)厚度厚；所述步驟(b1)中，作為所述第一掩膜，除了在所述漏極-源極形成區(qū)上以外，在所述低壓MOS晶體管的應(yīng)形成元件的元件形成區(qū)進(jìn)一步打開形成掩膜；以及所述步驟(b3)中，除了已開口的所述漏極-源極形成區(qū)以外，在所述元件形成區(qū)也引入所述雜質(zhì)元素。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置制造方法，其特征在于所述標(biāo)準(zhǔn)厚度約為1300。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置制造方法，其特征在于，所述步驟(b1)中，作為所述第一掩膜，除了在所述補償形成區(qū)以外，也形成對所述低壓MOS晶體管的應(yīng)形成元件的元件形成區(qū)進(jìn)一步覆蓋的掩膜；(b4)形成至少在所述低壓晶體管的所述元件形成區(qū)之上打開的第二掩膜；以及(b5)利用已有的所述第二掩膜，至少在所述元件形成區(qū)引入所述雜質(zhì)元素。
5.根據(jù)權(quán)利要求1或4所述的半導(dǎo)體裝置制造方法，其特征在于還包括(c)在已有的所述柵極、漏極區(qū)與源極區(qū)上形成金屬膜，通過對其熱處理使構(gòu)成所述柵極、漏極區(qū)及源極區(qū)的各自的半導(dǎo)體的至少一部分與所述構(gòu)成金屬膜的金屬相融合的硅化步驟；所述步驟(c)中包括，(c1)至少在所述補償形成區(qū)上形成保護(hù)膜。
全文摘要
本發(fā)明涉及一種高效率地在同一襯底上形成高壓MOS晶體管與低壓MOS晶體管，同時又可以減小對各晶體管特性損壞的半導(dǎo)體裝置制造方法。在襯底(100)上形成的第一氧化膜(110)及第二氧化膜(112)中，去除全部低壓晶體管區(qū)LV的氧化膜，而保留全部高壓晶體管區(qū)HV的氧化膜。然后，在襯底(100)的全部表面，形成比標(biāo)準(zhǔn)厚度厚的約2000用于構(gòu)成側(cè)壁的第六氧化膜(119)，過度蝕刻第六氧化膜，形成側(cè)壁(119SW)。利用抗蝕膜(R15A)，通過蝕刻，將不需要的氧化膜(112)去除，在高壓nMOS區(qū)HVn的元件形成區(qū)，分別打開應(yīng)成為漏極區(qū)與源極區(qū)的漏極－源極形成區(qū)。不必去除抗蝕膜(R15A)，向開口的漏極－源極形成區(qū)注入n型雜質(zhì)離子。
文檔編號H01L21/70GK1414620SQ02146360
公開日2003年4月30日 申請日期2002年10月24日 優(yōu)先權(quán)日2001年10月26日
發(fā)明者神田敦之, 芳賀泰 申請人:精工愛普生株式會社