專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具備在表面內(nèi)形成了作為對(duì)準(zhǔn)標(biāo)記被使用的溝的襯底的半導(dǎo)體裝置的制造方法和具備該襯底的半導(dǎo)體裝置。
背景技術(shù)：
通常，半導(dǎo)體裝置是由對(duì)硅襯底反復(fù)進(jìn)行鍍膜工序、光刻工序、加工·離子注入工序而被形成的。而且，因?yàn)橛脤盈B光刻工序中被形成的復(fù)數(shù)的圖案來形成半導(dǎo)體裝置，因此，以高精度來實(shí)現(xiàn)復(fù)數(shù)次被實(shí)施的光刻工序之間的圖案的重疊是至關(guān)重要的。
許多半導(dǎo)體裝置中，因?yàn)樽畛跸仍诠枰r底上形成LOCOS(LocalOxidation of Silicon)構(gòu)造或STI(Sallow Trench Isolation)構(gòu)造等等的元件分離構(gòu)造，所以把該元件分離構(gòu)造作為光刻工序中的重疊用的對(duì)準(zhǔn)標(biāo)記來使用。圖23是作為對(duì)準(zhǔn)標(biāo)記而被使用的元件分離構(gòu)造101a、101b構(gòu)造的平面示意圖，圖24是圖23中A-A箭頭方向的斷面圖。這里，圖23表示從垂直方向看襯底100表面時(shí)的元件分離構(gòu)造101a、101b。
如圖23、24所示、元件分離構(gòu)造101a、101b分別具備在襯底100的表面內(nèi)被形成了的溝102和被填充在該溝102中的絕緣膜103，元件分離構(gòu)造101a的溝102把襯底100的有源區(qū)劃分為近似四方形。而且，元件分離構(gòu)造101b的溝102把被元件分離構(gòu)造101a的溝102劃分了的襯底100的有源區(qū)進(jìn)一步劃分為近似四方形。還有，圖24是元件分離構(gòu)造101a、101b中采用例如STI構(gòu)造時(shí)的斷面圖。另外下文中，有時(shí)把元件分離構(gòu)造101a和101b合起來稱為“元件分離構(gòu)造101”。
把如上所述的元件分離構(gòu)造101作為對(duì)準(zhǔn)標(biāo)記來使用時(shí)，在以下情況下重疊將變得困難。即、如圖25所示，當(dāng)覆蓋絕緣膜103的表面，襯底100上被鍍上金屬層104時(shí)，該金屬層104對(duì)光發(fā)生反射，并且襯底100的表面和絕緣膜103的表面的高度差少，因此用光學(xué)的方法難以檢出對(duì)準(zhǔn)標(biāo)記。還有，在襯底100上被形成金屬層104的情況下，例如作為MOS晶體管的柵電極材料，有時(shí)采用金屬或金屬硅化物等等。
作為回避這樣問題的一個(gè)方法，如圖26所示，有把在襯底100的表面內(nèi)被形成了的溝105a、105b作為對(duì)準(zhǔn)標(biāo)記來使用的方法。這個(gè)溝105a、105b可以通過蝕刻圖24所示的元件分離構(gòu)造101的絕緣膜103而形成。
如這樣，通過把溝105a、105b作為對(duì)準(zhǔn)標(biāo)記來使用，如圖27所示，即使是在襯底100的整個(gè)面上被形成了反光的金屬層104時(shí)，也可以確保襯底100表面上有足夠的高度差，因此可以容易地用光學(xué)的方法檢出對(duì)準(zhǔn)標(biāo)記。還有，就作為對(duì)準(zhǔn)標(biāo)記來使用的溝105a、105b而言，與在襯底上形成平緩高度差的LOCOS構(gòu)造的溝相比，采用在襯底上形成垂直高度差的STI構(gòu)造的溝會(huì)使對(duì)準(zhǔn)標(biāo)記的檢出變得容易。另外下文中，把溝105a和105b合起來稱為“溝105”。
但是，即使是把溝105作為對(duì)準(zhǔn)標(biāo)記來使用時(shí)，也存在如下的問題。即、光刻工序中，當(dāng)襯底100上保護(hù)層被形成，且溝105內(nèi)被該保護(hù)層填充時(shí)，根據(jù)溝105距離襯底100表面的深度和檢出對(duì)準(zhǔn)標(biāo)記的照射光波長(zhǎng)之間的關(guān)系，當(dāng)其照射光發(fā)生干涉時(shí)便不能檢出對(duì)準(zhǔn)標(biāo)記。
為了解決這樣的問題，把上述元件分離構(gòu)造101和溝105兩者都形成在襯底100上，在每個(gè)工序中，是把元件分離構(gòu)造101作為對(duì)準(zhǔn)標(biāo)記來使用，還是把溝105作為對(duì)準(zhǔn)標(biāo)記來使用的選擇方法已被公開在特開2001-52993號(hào)公報(bào)中。

發(fā)明內(nèi)容
如上所述，不管是在襯底100上只形成溝105，還是在襯底100上形成元件分離構(gòu)造101和溝105兩者，把溝105作為對(duì)準(zhǔn)標(biāo)記來使用時(shí)都存在以下問題。即、在溝105的表面露出了的狀態(tài)下，如果襯底100被進(jìn)行沒有選擇性的蝕刻的話，則襯底100被蝕刻，溝105的形狀就會(huì)由設(shè)計(jì)值發(fā)生變化，在下一個(gè)工序的光刻工序中，把形狀變化了的溝105作為對(duì)準(zhǔn)標(biāo)記來使用時(shí)，就存在重疊精度下降的問題。
本發(fā)明是為了解決上述問題而進(jìn)行的，其目的在于提供光刻工序中防止重疊精度下降的技術(shù)。
本發(fā)明的權(quán)利要求1中記載的半導(dǎo)體裝置的制造方法具備(a)準(zhǔn)備在表面內(nèi)形成作為對(duì)準(zhǔn)標(biāo)記而被使用的第1溝，并避開上述第1溝在上述表面上形成了第1膜的襯底的工序；(b)在上述第1溝的側(cè)面和底面形成第2膜的工序；(c)把上述第2膜作為保護(hù)膜對(duì)上述第1膜進(jìn)行有選擇地蝕刻的工序。
另外，本發(fā)明的權(quán)利要求2中記載的半導(dǎo)體裝置的制造方法是權(quán)利要求1中記載的半導(dǎo)體裝置的制造方法，其中上述工序(b)包括(b-1)在上述襯底的整個(gè)面上形成絕緣膜，并在上述第1溝內(nèi)填充上述絕緣膜的工序；(b-2)對(duì)上述絕緣膜進(jìn)行有選擇地蝕刻，部分除去上述第1溝內(nèi)的上述絕緣膜，并在上述第1溝的側(cè)面和底面留下上述絕緣膜的工序。而且，上述第2膜是由上述工序(b-2)的實(shí)施而得到的殘存在上述第1溝內(nèi)的上述絕緣膜。
另外，本發(fā)明的權(quán)利要求3中記載的半導(dǎo)體裝置的制造方法是權(quán)利要求2中記載的半導(dǎo)體裝置的制造方法，其中上述工序(b-2)中被實(shí)施的蝕刻是各向異性蝕刻。
另外，本發(fā)明的權(quán)利要求4中記載的半導(dǎo)體裝置的制造方法是權(quán)利要求1中記載的半導(dǎo)體裝置的制造方法，其中上述工序(b)包括(b-1)在上述襯底的整個(gè)面上形成絕緣膜，并在上述第1溝內(nèi)填充上述絕緣膜的工序；(b-2)對(duì)上述絕緣膜進(jìn)行有選擇地蝕刻，使上述第1溝的側(cè)面和底面露出的工序；(b-3)在上述第1溝的上述側(cè)面和上述底面形成第2絕緣膜的工序。而且，上述第2膜是上述第2絕緣膜。
另外，本發(fā)明的權(quán)利要求5中記載的半導(dǎo)體裝置的制造方法是權(quán)利要求4中記載的半導(dǎo)體裝置的制造方法，其中在上述工序(a)中所準(zhǔn)備的上述襯底的上述表面內(nèi)，形成復(fù)數(shù)的上述第1溝；上述工序(b-3)中，通過對(duì)上述襯底進(jìn)行氧化，使在各個(gè)上述第1溝的上述側(cè)面和上述底面上形成上述第2絕緣膜。
另外，本發(fā)明的權(quán)利要求6中記載的半導(dǎo)體裝置的制造方法是權(quán)利要求2至權(quán)利要求5的任何一項(xiàng)中記載的半導(dǎo)體裝置的制造方法，其中在上述工序(a)中所準(zhǔn)備的上述襯底的上述表面內(nèi)構(gòu)成元件分離構(gòu)造，劃分上述襯底有源區(qū)的第2溝被進(jìn)一步形成；上述工序(b-1)中，在上述襯底的整個(gè)面上形成上述絕緣膜，并在上述第2溝內(nèi)填充上述絕緣膜；上述工序(b-2)中，對(duì)上述絕緣膜進(jìn)行有選擇地蝕刻，并進(jìn)一步除去被上述第2溝所劃分了的上述有源區(qū)上的上述絕緣膜。
另外，本發(fā)明的權(quán)利要求7中記載的半導(dǎo)體裝置的制造方法具備(a)準(zhǔn)備在表面內(nèi)形成了作為對(duì)準(zhǔn)標(biāo)記被使用的溝的襯底的工序；(b)覆蓋上述溝，在上述襯底上形成柵電極材料的工序；(c)持續(xù)留下在上述溝上被形成了的上述柵電極材料，對(duì)上述柵電極材料進(jìn)行有選擇地蝕刻，并在上述襯底上有選擇地形成柵極構(gòu)造的工序。


圖1表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖2表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖3表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖4表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖5表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖6表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖7表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖8表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖9表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖10表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖11表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖12表示本發(fā)明實(shí)施方式2所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖13表示本發(fā)明實(shí)施方式2所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖14表示本發(fā)明實(shí)施方式2所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖15表示本發(fā)明實(shí)施方式2所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖16表示本發(fā)明實(shí)施方式2所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖17表示本發(fā)明實(shí)施方式2所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖18表示本發(fā)明實(shí)施方式3所涉及的半導(dǎo)體裝置構(gòu)造的斷面圖。
圖19表示本發(fā)明實(shí)施方式3所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖20表示本發(fā)明實(shí)施方式3所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖21表示本發(fā)明實(shí)施方式3所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖22表示本發(fā)明實(shí)施方式3所涉及的半導(dǎo)體裝置制造工序的斷面圖。
圖23表示作為對(duì)準(zhǔn)標(biāo)記而被使用的元件分離構(gòu)造101構(gòu)造的平面示意圖。
圖24表示作為對(duì)準(zhǔn)標(biāo)記而被使用的元件分離構(gòu)造101構(gòu)造的斷面示意圖。
圖25表示作為對(duì)準(zhǔn)標(biāo)記而被使用的元件分離構(gòu)造101構(gòu)造的斷面示意圖。
圖26表示作為對(duì)準(zhǔn)標(biāo)記而被使用的溝105構(gòu)造的斷面示意圖。
圖27表示作為對(duì)準(zhǔn)標(biāo)記而被使用的溝105構(gòu)造的斷面示意圖。
符號(hào)說明1、60襯底3多晶硅膜7、7a、7b、17、17a、17b、27、70、70a、70b、71、71a、71b、74溝21、61柵極構(gòu)造23、62柵電極
30、40、72、75絕緣膜50柵電極材料73、76、95、96元件分離構(gòu)造77、80表面81側(cè)面82底面90、92有源區(qū)實(shí)施方式實(shí)施方式1圖1～11是本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體裝置制造工序的斷面圖，下面將參照?qǐng)D1～11對(duì)本實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法加以說明。
首先，準(zhǔn)備如下的襯底1，即如圖1、2所示，溝7a、7b，分別是構(gòu)成元件分離構(gòu)造的溝17a、17b，以及同樣是構(gòu)成元件分離構(gòu)造的溝27都在表面80內(nèi)被形成，并且避開該溝7a、7b、17a、17b及27，在表面80上按照底層氧化膜2、多晶硅膜3及氮化硅膜4的順序被層疊從而被形成了的襯底1。這里，溝7a、7b是作為對(duì)準(zhǔn)標(biāo)記而被使用的溝，與上述圖23、24中所示的元件分離構(gòu)造101a、101b的溝102一樣，例如溝7a把襯底1的有源區(qū)劃分為近似四方形，而溝7b則把被溝7a所劃分了的有源區(qū)再進(jìn)一步劃分為近似四方形。另外，溝17a、17b是作為對(duì)準(zhǔn)標(biāo)記而被使用的構(gòu)成元件分離構(gòu)造的溝，和溝7a、7b一樣，例如溝17a把襯底1的有源區(qū)劃分為近似四方形，而溝17b則把被溝17a所劃分了的有源區(qū)再進(jìn)一步劃分為近似四方形。而且，溝27是構(gòu)成對(duì)半導(dǎo)體元件間進(jìn)行實(shí)際分離的元件分離構(gòu)造的溝，例如把襯底1的有源區(qū)劃分為近似四方形。另外下文中，有時(shí)把溝7a和7b合起來稱為”溝7”，把溝17a和17b合起來稱為“溝17”。
如果對(duì)圖1、2所示的工序進(jìn)行具體說明的話，如圖1所示，對(duì)例如硅襯底的襯底1進(jìn)行熱氧化以形成5～50nm左右的底層氧化膜2，再在其上形成5～100nm左右的例如多晶硅膜3。還有，取代多晶硅膜3也可以使用非晶硅膜。然后在多晶硅膜3上堆積50～200nm左右的氮化硅膜4。進(jìn)而，根據(jù)光刻工序中所要求的規(guī)格，在多晶硅膜3上層疊等離子氮化膜等的反射防止膜5。然后，在反射防止膜5上形成具有既定圖案的保護(hù)層6。還有，反射防止膜5是為了防止在光刻工序中的曝光被使用的照射光在底層的層疊構(gòu)造中的反射而被形成的膜。
其次，如圖2所示，把保護(hù)層6用于掩膜，對(duì)反射防止膜5、氮化硅膜4、多晶硅膜3、底層氧化膜2以及襯底1進(jìn)行有選擇地蝕刻，并在襯底1的表面80內(nèi)形成溝7、17和27。這里，溝7、17和27距離襯底1的表面80的深度是例如200～500nm。然后，除去保護(hù)層6及反射防止膜5。如這樣，來準(zhǔn)備具有溝7、17、27、底層氧化膜2、多晶硅膜3及氮化硅膜4的襯底1。
然后其次，如圖3～9所示，在溝7的側(cè)面81和底面82上形成絕緣膜。具體來說如圖3、4所示，在襯底1的整個(gè)面上形成絕緣膜30，并在溝7、17、27內(nèi)填充絕緣膜30。進(jìn)一步具體地來說，如圖3所示，為了消除溝7、17和27的側(cè)面81和底面82的蝕刻損傷，對(duì)圖2所示的工序中所得到的構(gòu)造進(jìn)行氧化處理。另外，通過其氧化處理來部分氧化多晶硅膜3，并形成喙形蝕像8。還有，把通過圖3所示的氧化處理而在溝7、17和27的側(cè)面81和底面82上被形成了的氧化硅膜、多晶硅膜3的氧化部分和底層氧化膜2合起來稱為“絕緣膜9”。另外，在溝7、17和27的側(cè)面81和底面82上被形成的絕緣膜9的厚度為10～50nm左右。然后，如圖4所示，通過用HDP-CVD(High DensityPlasma-Chemical Vapor Deposition)法等等在襯底1上形成例如氧化硅膜的絕緣膜10，在襯底1的整個(gè)面上形成由絕緣膜9和10所構(gòu)成的絕緣膜30，并在溝7、17和27之內(nèi)填充該絕緣膜30。還有，通過對(duì)多晶硅膜3的一部分進(jìn)行氧化而形成的喙形蝕像8，是為了防止由于下一工序之后被實(shí)施的對(duì)絕緣膜30的蝕刻而引起完成了的元件分離構(gòu)造中的絕緣膜30的上面的端部低于襯底1的表面80而設(shè)置的。
這里通常，在形成STI構(gòu)造等的元件分離構(gòu)造時(shí)，當(dāng)填充襯底表面內(nèi)被形成了的溝的絕緣膜在襯底的整個(gè)面上形成了以后，并且在對(duì)該絕緣膜進(jìn)行平坦化之前，被稱為“預(yù)蝕刻工序”的工序?qū)⒈贿M(jìn)行。所謂“預(yù)蝕刻工序”是指，為了減少進(jìn)行絕緣膜平坦化時(shí)的該絕緣膜的研磨量，在平坦化之前，對(duì)被溝所劃分了的襯底的有源區(qū)上的絕緣膜進(jìn)行蝕刻的工序。
當(dāng)填充元件分離構(gòu)造溝內(nèi)的絕緣膜在襯底的整個(gè)面上形成了以后，如果對(duì)該絕緣膜用CMP(Chemical and Mechanical Polishing)來進(jìn)行平坦化的話，由于CMP中所使用的研磨布的撓度等原因，將引起構(gòu)成元件分離構(gòu)造溝上的絕緣膜上面的中央部分被切削，從而使該絕緣膜的上面呈溝紋狀。這種現(xiàn)象被稱為“洼曲”，此洼曲會(huì)引起元件分離構(gòu)造中絕緣膜厚度的面內(nèi)均勻性的下降。為了避免此洼曲，在形成元件分離構(gòu)造時(shí)，在平坦化工序之前，首先蝕刻被溝所劃分了的襯底的有源區(qū)上的絕緣膜，然后再進(jìn)行平坦化。本實(shí)施方式1中，部分除去溝7內(nèi)的絕緣膜30，并留下溝7的側(cè)面81和底面82上的絕緣膜30的工序是和此預(yù)蝕刻工序在同一工序中進(jìn)行的。
如果進(jìn)行具體說明的話，圖5、6表示對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，部分除去溝7內(nèi)的絕緣膜30，并留下溝7的側(cè)面81和底面82上的絕緣膜30的工序，預(yù)蝕刻工序?qū)⒃诖斯ば蛑羞M(jìn)行。如圖5所示，在絕緣膜30上形成使溝7上的絕緣膜30、被溝7所劃分了的襯底1的有源區(qū)91上的絕緣膜30和被溝17所劃分了的襯底1的有源區(qū)90上的絕緣膜30露出的保護(hù)層11。還有，本說明書中，被溝7所劃分了的有源區(qū)91包含上述圖2中被溝7a和溝7b所劃分了的有源區(qū)及被溝7b所劃分了的有源區(qū)兩者。同樣，被溝17所劃分了的有源區(qū)90包含上述圖2中被溝17a和溝17b所劃分了的有源區(qū)及被溝17b所劃分了的有源區(qū)兩者。
然后，如圖6所示，把保護(hù)層11用于掩膜，用各向異性蝕刻對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，部分除去溝7內(nèi)的絕緣膜30，留下溝7的側(cè)面81和底面82上的絕緣膜30，并且除去襯底1的有源區(qū)90、91上的絕緣膜30的一部分。這里被使用的各向異性蝕刻是例如反應(yīng)性離子蝕刻。另外，殘存在溝7的側(cè)面81和底面82上的絕緣膜30的厚度是按照下一個(gè)工序以后的蝕刻中，在溝7內(nèi)襯底1將不會(huì)露出而被設(shè)定的。例如在溝7內(nèi)，為了留下50～150nm左右厚度的絕緣膜30而調(diào)整蝕刻量。還有，此時(shí)氮化硅膜4起了作為蝕刻抑制器的作用。另外，圖5、6所示的工序中，對(duì)構(gòu)成元件分離構(gòu)造的溝17、27當(dāng)中，被溝17所劃分了的襯底1的有源區(qū)90上的絕緣膜30進(jìn)行蝕刻。但是，就被構(gòu)成對(duì)半導(dǎo)體元件間進(jìn)行分離的元件分離構(gòu)造的溝27所劃分了的襯底1的有源區(qū)92上的絕緣膜30而言，根據(jù)有源區(qū)92幅度的大小，有時(shí)在預(yù)蝕刻工序中被蝕刻。
其次，如圖7所示，用CMP對(duì)絕緣膜30進(jìn)行平坦化。然后，如圖8所示，把堆積在氮化硅膜4側(cè)面的絕緣膜30的除去作為目的，用濕處理對(duì)絕緣膜30進(jìn)行蝕刻，接下來如圖9所示，用濕處理來除去氮化硅膜4。如這樣，在溝7的側(cè)面81和底面82上形成絕緣膜。
其次，如圖10所示，把絕緣膜30作為襯底1的保護(hù)膜而對(duì)多晶硅膜3進(jìn)行有選擇地蝕刻并除去。還有，這里用含有氨的混合液體進(jìn)行蝕刻。之后，如圖11所示，除去有源區(qū)90～92上的絕緣膜30和溝7上的絕緣膜30，并完成元件分離構(gòu)造。用圖11中的溝17和該溝17中被填充的絕緣膜30來構(gòu)成作為對(duì)準(zhǔn)標(biāo)記而被使用的元件分離構(gòu)造95，并用溝27和該溝27中被填充的絕緣膜30來構(gòu)成對(duì)半導(dǎo)體元件間進(jìn)行實(shí)際分離的元件分離構(gòu)造96。
其次，把溝7或元件分離構(gòu)造95作為對(duì)準(zhǔn)標(biāo)記來使用，在襯底1的有源區(qū)92上有選擇地形成具有柵極絕緣膜22、柵電極23及側(cè)壁24的例如MOS晶體管的柵極構(gòu)造21。然后，在襯底1上形成例如氧化硅膜中攙入了硼或磷的BPTEOS(boro-phosphotetraethylorthosilicate)膜的層間絕緣膜13，并在層間絕緣膜13上打開接觸孔14，再在該接觸孔14中埋入接觸插頭16。然后，為了與接觸插頭16接觸而在層間絕緣膜13上形成接線15。
如上所述，根據(jù)本實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法，在蝕刻多晶硅膜3時(shí)，把絕緣膜30作為保護(hù)膜來使用。通常，因?yàn)槌ザ嗑Ч枘?時(shí)所被使用的蝕刻對(duì)于硅襯底的襯底1來說是沒有選擇性的，所以如果在溝7的側(cè)面81和底面82上絕緣膜30還沒有被形成就對(duì)多晶硅膜3進(jìn)行蝕刻時(shí)，溝7的表面將被蝕刻，從而使得溝7的形狀與設(shè)計(jì)值發(fā)生變化。但是，本實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法中，因?yàn)樵跍?的側(cè)面81和底面82上絕緣膜30已被形成，并在蝕刻多晶硅膜3時(shí)把該絕緣膜30作為了保護(hù)膜，所以在對(duì)多晶硅膜3進(jìn)行蝕刻時(shí)，溝7的側(cè)面81和底面82將不會(huì)被蝕刻。因此，作為對(duì)準(zhǔn)標(biāo)記而被使用的溝7的形狀就不會(huì)改變，從而可以防止光刻工序中重疊精度的下降。
另外，本實(shí)施方式1中的圖6所示的工序中，部分除去溝7內(nèi)的絕緣膜30時(shí)，使用的是各向異性蝕刻。在圖6所示的工序中，由于濕處理而使用了各向同性蝕刻時(shí)，因?yàn)榻^緣膜30過厚，所以通常情況下在溝7的側(cè)面81上留下絕緣膜30是困難的。在溝7的側(cè)面81上沒有絕緣膜30的狀態(tài)下，對(duì)多晶硅膜3進(jìn)行蝕刻時(shí)，溝7的側(cè)面81將被蝕刻，使得溝7的形狀與設(shè)計(jì)值發(fā)生變化。本實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法中，圖6所示的工序中，因?yàn)槭褂酶飨虍愋晕g刻，所以與使用各向同性蝕刻相比，在溝7的側(cè)面81和底面82兩者上留下絕緣膜30將變得容易。因此，與使用各向同性蝕刻相比，可以可靠地防止光刻工序中重疊精度的下降。
另外，本實(shí)施方式1中，如圖5、6所示，部分除去溝7內(nèi)絕緣膜30的工序和預(yù)蝕刻工序是在同一個(gè)工序中進(jìn)行的。雖然溝7內(nèi)絕緣膜30的除去在預(yù)蝕刻工序之后進(jìn)行也是可能的，但是這種情況下，因?yàn)楸仨氝M(jìn)行再度光刻工序，所以工序數(shù)將有大幅度的增加。本實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法中，因?yàn)闇?內(nèi)的絕緣膜30和被溝17所劃分了的有源區(qū)90上的絕緣膜30是在同一工序中被蝕刻的，所以與分別用不同的工序來蝕刻溝7內(nèi)的絕緣膜30和被溝17所劃分了的有源區(qū)90上的絕緣膜30的情況相比，可以減少工序數(shù)的增加。換句話說，根據(jù)本實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法，在部分除去圖5、6所示的溝7內(nèi)的絕緣膜30的工序中，因?yàn)橐M(jìn)一步除去有源區(qū)90上的絕緣膜30，所以與用和圖5、6所示的工序所不同的工序來除去有源區(qū)90上的絕緣膜30的情況相比，可以減少工序數(shù)的增加。
實(shí)施方式2圖12～17是表示本發(fā)明實(shí)施方式2所涉及的半導(dǎo)體裝置制造工序的斷面圖。本實(shí)施方式2所涉及的半導(dǎo)體裝置的制造方法與上述實(shí)施方式1中所涉及的半導(dǎo)體裝置的制造方法的不同之處在于，在溝7的側(cè)面81和底面82上形成絕緣膜方法的不同。下面將對(duì)本實(shí)施方式2所涉及的半導(dǎo)體裝置的制造方法進(jìn)行具體地說明。還有，圖12所示工序之前的工序以及圖17所示工序之后的工序與實(shí)施方式1中的圖1～5、11所示的工序相同，因此將省略有關(guān)的具體說明。
首先，如圖1、2所示，準(zhǔn)備如下襯底。即、溝7、17和27在表面80內(nèi)被形成，并且避開該溝7、17和27在表面80上按照底層氧化膜2、多晶硅膜3和氮化硅膜4的順序被層疊而被形成了的襯底1。然后，如圖3～5、12～16所示，在溝7的側(cè)面81和底面82上形成絕緣膜。具體來說，如圖3、4所示，在襯底1的整個(gè)面上形成絕緣膜30，并在溝7、17和27內(nèi)填充絕緣膜30。然后，如圖5、12～14所示，對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，使溝7的側(cè)面81和底面82露出。對(duì)圖5、12～14所示工序進(jìn)行具體說明的話，如圖5所示，在絕緣膜30上形成使溝7上的絕緣膜30、襯底1的有源區(qū)91上的絕緣膜30和襯底1的有源區(qū)90上的絕緣膜30露出的保護(hù)層11。其次，如圖12所示，把保護(hù)層11用于掩膜，并把氮化硅膜4作為蝕刻的抑制器，用各向異性蝕刻對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，除去被溝17所劃分了的襯底1的有源區(qū)90上的絕緣膜30的一部分(預(yù)蝕刻工序)，并且使溝7的底面82露出。這里被使用的各向異性蝕刻是例如反應(yīng)性離子蝕刻。
其次，如圖13所示，用CMP來進(jìn)行絕緣膜30的平坦化。然后，如圖14所示，用濕處理對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，除去殘存在氮化硅膜4側(cè)面上的絕緣膜30，并且使溝7的側(cè)面81露出。如這樣，對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，從而使溝7的側(cè)面81和底面82露出。
其次，如圖15所示，在溝7的側(cè)面81和底面82上形成絕緣膜40。具體來說，對(duì)圖14所示的工序中被得到的構(gòu)造進(jìn)行氧化處理，通過對(duì)襯底1進(jìn)行氧化，用絕緣膜40來覆蓋溝7的側(cè)面81和底面82。還有，溝7內(nèi)絕緣膜40的厚度設(shè)定為，下文中論述的多晶硅膜3的蝕刻工序中襯底1將不會(huì)露出的厚度。例如，溝7內(nèi)的絕緣膜40的厚度為10～50nm左右。然后，如圖16所示，例如在濕處理中對(duì)氮化硅膜4進(jìn)行有選擇地蝕刻并除去。本實(shí)施方式2中，如這樣，在溝7的側(cè)面81和底面82形成絕緣膜。
其次，如圖17所示，把絕緣膜40作為對(duì)襯底1的保護(hù)膜而對(duì)多晶硅膜3進(jìn)行有選擇地蝕刻并除去。還有，這里用含有氨的混合液體來進(jìn)行蝕刻。然后，如上述圖11所示，除去有源區(qū)90～92上的絕緣膜30和溝7上的絕緣膜40，形成柵極構(gòu)造21、層間絕緣膜13及接觸孔14，并在該接觸孔14內(nèi)埋入接觸插頭16。然后，形成接線15。
如上所述，根據(jù)本實(shí)施方式2所涉及的半導(dǎo)體裝置的制造方法，圖5、12～14所示的工序中，對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，使溝7的側(cè)面81和底面82露出，之后，在溝7的側(cè)面81和底面82上形成絕緣膜40。上述實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法中，通過部分除去溝7內(nèi)的絕緣膜30，并在溝7的側(cè)面81和底面82上留下絕緣膜30，來在溝7的側(cè)面81和底面82上形成絕緣膜。通常，為了調(diào)整蝕刻量以使在溝7的側(cè)面81和底面82上留下絕緣膜30，準(zhǔn)確的蝕刻量的調(diào)整是必要的，因此，實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法中，為了在溝7的側(cè)面81和底面82上形成絕緣膜，嚴(yán)格的蝕刻量的管理是必要的。
然而，本實(shí)施方式2所涉及的半導(dǎo)體裝置的制造方法中，因?yàn)槭窃趯?duì)絕緣膜30進(jìn)行有選擇地蝕刻，使溝7的側(cè)面81和底面82露出之后再在溝7的側(cè)面81和底面82上來形成絕緣膜40的，所以，與不要求蝕刻量的管理，部分除去溝7內(nèi)的絕緣膜30，并在溝7的側(cè)面81和底面82上留下絕緣膜30相比，可以容易地在溝7的側(cè)面81和底面82形成絕緣膜。
當(dāng)在襯底1的表面80上形成了復(fù)數(shù)的溝7時(shí)，上述本實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法中，有必要對(duì)蝕刻量進(jìn)行調(diào)整，使所有溝7內(nèi)的絕緣膜30的厚度都達(dá)到均勻。通常，這是不容易的，因?yàn)檫M(jìn)行蝕刻時(shí)的蝕刻量在薄膜面內(nèi)呈不均勻分布。因此，有的溝7內(nèi)的絕緣膜30極薄，這種情況下，把該絕緣膜30作為保護(hù)膜來使用而對(duì)多晶硅膜3進(jìn)行有選擇地蝕刻時(shí)，溝7內(nèi)的絕緣膜30全部被蝕刻，甚至連襯底1也會(huì)被蝕刻，從而使溝7的形狀與設(shè)計(jì)值發(fā)生變化。因此，存在不能充分地防止光刻工序中重疊精度下降的情況。
然而，本實(shí)施方式2所涉及的半導(dǎo)體裝置的制造方法中，使溝7的側(cè)面81和底面82露出一次，通過這之后的氧化處理，在溝7的側(cè)面81和底面82上形成絕緣膜40。雖然即使是通過氧化處理在溝7內(nèi)形成絕緣膜40的情況，該絕緣膜40的厚度也會(huì)在薄膜面內(nèi)產(chǎn)生分布不均，但是通常，通過調(diào)整氧化量，可以減少其分布的不均。因此，像實(shí)施方式1那樣，調(diào)整蝕刻溝7內(nèi)的絕緣膜30時(shí)的蝕刻量，不是試圖達(dá)到所有溝7內(nèi)的絕緣膜30厚度的均勻，而是能夠減少溝7內(nèi)的絕緣膜30厚度的在薄膜面內(nèi)的分布不均。其結(jié)果，可以可靠地防止光刻工序中重疊精度的下降。
另外，本實(shí)施方式2中，如上述圖5、12～14所示，對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，使溝7的側(cè)面81和底面82露出。然后，圖5、12～14所示的工序中，進(jìn)一步除去被溝17所劃分了的有源區(qū)90上的絕緣膜30。雖然使除去有源區(qū)90上的絕緣膜30的工序，即預(yù)蝕刻工序在使溝7的側(cè)面81和底面82露出的工序之前進(jìn)行是可能的，但是，這時(shí)光刻工序有所增加，因此使工序數(shù)有大幅度的增加。本實(shí)施方式2所涉及的半導(dǎo)體裝置的制造方法中，對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，使溝7的側(cè)面81和底面82露出，并且除去被溝17所劃分了的有源區(qū)90上的絕緣膜30，因此，與使溝7的側(cè)面81和底面82露出的工序和除去有源區(qū)90上的絕緣膜30的工序在完全不同的工序中進(jìn)行的情況相比，可以降低工序數(shù)的增加。換句話說，根據(jù)本實(shí)施方式2所涉及的半導(dǎo)體裝置的制造方法，圖5、12～14所示的使溝7的側(cè)面81和底面82露出的工序中，進(jìn)一步除去被溝17所劃分了的有源區(qū)90上的絕緣膜30，因此，比起用與圖5、12～14所示工序所不同的工序來除去有源區(qū)90上的絕緣膜30的情況，可以減少工序數(shù)的增加。
實(shí)施方式3圖18是表示本發(fā)明實(shí)施方式3所涉及的半導(dǎo)體裝置構(gòu)造的模擬斷面圖。如圖18所示，本實(shí)施方式3所涉及的半導(dǎo)體裝置具備如下。即、作為對(duì)準(zhǔn)標(biāo)記而被使用的溝70a、70b、分別來構(gòu)成的元件分離構(gòu)造73的溝71a、71b以及同樣構(gòu)成的元件分離構(gòu)造76的溝74在表面77內(nèi)被形成了的襯底60；各個(gè)溝71a、71b內(nèi)被填充了的絕緣膜72；溝74內(nèi)被填充了的絕緣膜75；絕緣膜51；通過絕緣膜51在溝70a、70b上被形成了的柵電極材料50；被溝74所劃分了的襯底60的有源區(qū)79上被有選擇地形成了的柵極構(gòu)造61；覆蓋柵極構(gòu)造61、柵電極材料50及絕緣膜72、75而在襯底60上被形成了的層間絕緣膜68；在層間絕緣膜68上被形成了的直達(dá)襯底60的表面77的接觸孔65；接觸孔65內(nèi)被填充了的接觸插頭66以及為了與接觸插頭66接觸而在層間絕緣膜68上被形成了的接線67。
這里，和上述實(shí)施方式1、2中的溝7a、7b一樣，例如溝70a把襯底60的有源區(qū)劃分為近似四方形，而溝70b則把被溝70a所劃分了的有源區(qū)進(jìn)一步劃分為近似四方形。另外，和溝70a、70b一樣，例如溝71a把襯底60的有源區(qū)劃分為近似四方形，而溝71b則把被溝71a所劃分了的有源區(qū)進(jìn)一步劃分為近似四方形。然后，例如溝74把襯底60的有源區(qū)劃分為近似四方形。還有在下文中，有時(shí)把溝70a和70b合起來稱為“溝70”，把溝71a和71b合起來稱為“溝71”。這樣，溝71和絕緣膜72就構(gòu)成了作為對(duì)準(zhǔn)標(biāo)記而被使用的元件分離構(gòu)造73，溝74和絕緣膜75就構(gòu)成了對(duì)半導(dǎo)體元件間進(jìn)行實(shí)際分離的元件分離構(gòu)造76。
上述柵電極材料50也被形成在了被溝70所劃分了的襯底60的有源區(qū)78上。還有，本說明書中，被溝70所劃分了的有源區(qū)78包含圖18中被溝70a和70b所劃分了的有源區(qū)和被溝70b所劃分了的有源區(qū)兩者。
另外，柵極構(gòu)造61是例如MOS晶體管的柵極構(gòu)造，其具有柵極絕緣膜62、由柵電極材料50構(gòu)成的柵電極63和側(cè)壁64。另外，柵電極材料50是例如多晶硅或多晶硅化鎢。
其次，對(duì)上述圖18所示的半導(dǎo)體裝置的制造方法加以說明。圖19～21是表示本實(shí)施方式3所涉及的半導(dǎo)體裝置制造工序的斷面圖。如圖19所示，準(zhǔn)備作為對(duì)準(zhǔn)標(biāo)記而被使用的溝70和元件分離構(gòu)造73、76在表面77內(nèi)被形成了的襯底60。這里，通過使用例如上述實(shí)施方式1、2所涉及的半導(dǎo)體裝置的制造方法，可以準(zhǔn)備圖19所示的襯底60。具體來說，使用實(shí)施方式1所涉及的半導(dǎo)體裝置的制造方法時(shí)，在上述圖10所示的構(gòu)造中，通過除去溝7上的絕緣膜30和有源區(qū)90、91、92上的絕緣膜30，可以準(zhǔn)備圖19所示的襯底60。另外，使用實(shí)施方式2所涉及的半導(dǎo)體裝置的制造方法時(shí)，在上述圖17所示的構(gòu)造中，通過除去溝7上的絕緣膜40和有源區(qū)90、91、92上的絕緣膜30，可以準(zhǔn)備圖19所示的襯底60。
其次，如圖20所示，覆蓋溝70及元件分離構(gòu)造73、76，在襯底60上形成絕緣膜51，并在其絕緣膜51上形成例如厚度為100～300nm的柵電極材料50。換句話說，覆蓋溝70及元件分離構(gòu)造73、76，在襯底60上通過絕緣膜51來形成柵電極材料50。然后，如圖21所示，利用光刻技術(shù)，持續(xù)留下溝70及有源區(qū)78上被形成了的絕緣膜51及柵電極材料50，并對(duì)絕緣膜51及柵電極材料50進(jìn)行有選擇地蝕刻，形成側(cè)壁64，在襯底60上有選擇地形成柵極構(gòu)造61。還有，柵極構(gòu)造61的柵極絕緣膜62是蝕刻之后的絕緣膜51。另外，在蝕刻絕緣膜51及柵電極材料50時(shí)，例如各向異性蝕刻被使用。然后，覆蓋柵極構(gòu)造61、柵電極材料50及元件分離構(gòu)造73、76，在襯底60上形成層間絕緣膜68，并在其層間絕緣膜68打開直達(dá)襯底60的接觸孔65。然后，在接觸孔65內(nèi)埋入接觸插頭66，為了與該接觸插頭66接觸而在層間絕緣膜68上形成接線67，從而得到圖18所示的半導(dǎo)體裝置。
如上所述，根據(jù)本實(shí)施方式3所涉及的半導(dǎo)體裝置的制造方法，沒有對(duì)在溝70上被形成了的柵電極材料50進(jìn)行蝕刻。圖21所示的工序中，對(duì)溝70上的柵電極材料50也進(jìn)行蝕刻時(shí)，對(duì)溝70內(nèi)的柵電極材料50進(jìn)行完全蝕刻是困難的，如圖22所示，在溝70的側(cè)面上殘存有柵電極材料50。因此，在溝70內(nèi)，由于柵電極材料50被形成的部分以及襯底60的露出部分的存在，使得把溝70作為對(duì)準(zhǔn)標(biāo)記來使用時(shí)的重疊精度下降。本實(shí)施方式3所涉及的半導(dǎo)體裝置的制造方法中，因?yàn)闆]有對(duì)溝70上被形成了的柵電極材料50進(jìn)行蝕刻，所以對(duì)柵電極材料50進(jìn)行有選擇地蝕刻時(shí)，可以防止溝70內(nèi)柵電極材料50殘?jiān)陌l(fā)生。因此，可以防止光刻工序中的重疊精度的下降。
另外，就上述內(nèi)容而換句話來說，根據(jù)圖18所示的本實(shí)施方式3所涉及的半導(dǎo)體裝置，因?yàn)槭窃跍?0上被形成了的柵電極材料50沒有被蝕刻的情況下而被制造的，所以可以防止由于對(duì)溝70內(nèi)的柵電極材料50進(jìn)行蝕刻時(shí)而發(fā)生的柵電極材料50的殘?jiān)鸬墓饪坦ば蛑械闹丿B精度的下降。
還有，上述實(shí)施方式1～3中，雖然形成了作為對(duì)準(zhǔn)標(biāo)記被使用的元件分離構(gòu)造73、95和同樣作為對(duì)準(zhǔn)標(biāo)記而被使用的溝7、70的兩者，但是不用說，本發(fā)明也適用于只形成作為對(duì)準(zhǔn)標(biāo)記而被使用的溝7、70的情況。
發(fā)明效果根據(jù)本發(fā)明中的權(quán)利要求1或權(quán)利要求2所涉及的半導(dǎo)體裝置的制造方法，因?yàn)閷?duì)第1膜進(jìn)行蝕刻時(shí)把第2膜作為保護(hù)膜，所以對(duì)第1膜進(jìn)行蝕刻時(shí)，第1溝的側(cè)面和底面不會(huì)被蝕刻，因此，作為對(duì)準(zhǔn)標(biāo)記而被使用的第1溝的形狀就不會(huì)改變，這樣就可以防止光刻工序中的重疊精度的下降。
另外，根據(jù)本發(fā)明中的權(quán)利要求3所涉及的半導(dǎo)體裝置的制造方法，因?yàn)樵诓糠殖サ?溝內(nèi)的絕緣膜時(shí)使用了各向異性蝕刻，所以與使用各向同性蝕刻相比，在第1溝的側(cè)面和底面的兩者上留下絕緣膜將變得容易。因此，與使用各向同性蝕刻相比，可以防止光刻工序中的重疊精度的下降。
另外，根據(jù)本發(fā)明中的權(quán)利要求4所涉及的半導(dǎo)體裝置的制造方法，工序(b-2)中，對(duì)絕緣膜進(jìn)行有選擇地蝕刻，使第1溝的側(cè)面和底面露出，之后，工序(b-3)中，因?yàn)樵诘?溝的側(cè)面和底面形成有絕緣膜，因此與部分除去第1溝內(nèi)的絕緣膜并在第1溝的側(cè)面和底面上留下絕緣膜的情況相比，可以容易地在第1溝的側(cè)面和底面上形成絕緣膜。
另外，根據(jù)本發(fā)明中的權(quán)利要求5所記載的半導(dǎo)體裝置的制造方法，工序(b-2)中，使第1溝的側(cè)面和底面露出一次，之后，工序(b-2)中，通過氧化處理，在第1溝的側(cè)面和底面上形成第2絕緣膜。即使是通過氧化處理在第1個(gè)溝內(nèi)形成第2絕緣膜的情況，該第2絕緣膜的厚度也會(huì)在薄膜面內(nèi)產(chǎn)生分布不均，但是通常，通過對(duì)氧化量的調(diào)整，可以減少其分布的不均。因此，調(diào)整蝕刻第1溝內(nèi)的絕緣膜時(shí)的蝕刻量，不是為了試圖達(dá)到所有的第1溝內(nèi)的絕緣膜厚度的均勻，而是能夠減少第1溝內(nèi)的第2絕緣膜中的厚度在薄膜面內(nèi)的分布不均。其結(jié)果，可以可靠地防止光刻工序中重疊精度的下降。
另外，根據(jù)本發(fā)明中的權(quán)利要求6所涉及的半導(dǎo)體裝置的制造方法，工序(b-2)中，進(jìn)一步除去了被第2溝劃分了的襯底的有源區(qū)上的絕緣膜。因此，與在與工序(b-2)不同的工序中除去被第2溝劃分了的襯底的有源區(qū)上的絕緣膜的情況相比，可以減少工序數(shù)的增加。
另外，根據(jù)本發(fā)明中的權(quán)利要求8所涉及的半導(dǎo)體裝置的制造方法，因?yàn)闆]有對(duì)在溝上被形成了的柵電極材料進(jìn)行蝕刻，所以對(duì)柵電極材料進(jìn)行有選擇地蝕刻時(shí)，可以防止溝內(nèi)柵電極材料殘?jiān)陌l(fā)生。因此，可以防止光刻工序中的重疊精度的下降。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其包括(a)準(zhǔn)備在表面內(nèi)形成作為對(duì)準(zhǔn)標(biāo)記而被使用的第1溝，并避開上述第1溝，在上述表面上形成了第1膜的襯底的工序；(b)在上述第1溝的側(cè)面和底面上形成第2膜的工序；(c)把上述第2膜作為保護(hù)膜，對(duì)上述第1膜進(jìn)行有選擇地蝕刻的工序。
2.權(quán)利要求1中所記載的半導(dǎo)體裝置的制造方法，其中上述工序(b)，包括(b-1)在上述襯底的整個(gè)面上形成絕緣膜，并在上述第1溝內(nèi)填充上述絕緣膜的工序；(b-2)對(duì)上述絕緣膜進(jìn)行有選擇地蝕刻，部分除去上述第1溝內(nèi)的上述絕緣膜，并在上述第1溝的側(cè)面和底面留下上述絕緣膜的工序，上述第2膜，是由上述工序(b-2)的實(shí)施而得到的殘存在上述第1溝內(nèi)的上述絕緣膜。
3.權(quán)利要求2中所記載的半導(dǎo)體裝置的制造方法，其中上述工序(b-2)中被實(shí)施的蝕刻是各向異性蝕刻。
4.權(quán)利要求1中所記載的半導(dǎo)體裝置的制造方法，其中上述工序(b)，包括(b-1)在上述襯底的整個(gè)面上形成絕緣膜，并在上述第1溝內(nèi)填充上述絕緣膜的工序；(b-2)對(duì)上述絕緣膜進(jìn)行有選擇地蝕刻，使上述第1溝的側(cè)面和底面露出的工序；(b-3)在上述第1溝的上述側(cè)面和上述底面形成第2絕緣膜的工序，上述第2膜是上述第2絕緣膜。
5.權(quán)利要求4中所記載的半導(dǎo)體裝置的制造方法，其中在上述工序(a)中所準(zhǔn)備的上述襯底的上述表面內(nèi)，形成復(fù)數(shù)的上述第1溝，上述工序(b-3)中，通過對(duì)上述襯底進(jìn)行氧化，在各個(gè)上述第1溝的上述側(cè)面和上述底面上形成上述第2絕緣膜。
6.權(quán)利要求2至權(quán)利要求5之一所記載的半導(dǎo)體裝置的制造方法，其中在上述工序(a)中所準(zhǔn)備的上述襯底的上述表面內(nèi)，構(gòu)成元件分離構(gòu)造，劃分上述襯底有源區(qū)的第2溝被進(jìn)一步形成；上述工序(b-1)中，在上述襯底的整個(gè)面上形成上述絕緣膜，并在上述第2溝內(nèi)填充上述絕緣膜；上述工序(b-2)中，對(duì)上述絕緣膜進(jìn)行有選擇地蝕刻，并進(jìn)一步除去被上述第2溝所劃分了的上述有源區(qū)上的上述絕緣膜。
7.權(quán)利要求6中所記載的半導(dǎo)體裝置的制造方法，其中上述元件分離構(gòu)造作為對(duì)準(zhǔn)標(biāo)記而被使用。
8.一種半導(dǎo)體裝置的制造方法，其包括(a)準(zhǔn)備在表面內(nèi)形成了作為對(duì)準(zhǔn)標(biāo)記被使用的溝的襯底的工序；(b)覆蓋上述溝，在上述襯底上形成柵電極材料的工序；(c)持續(xù)留下在上述溝上被形成了的上述柵電極材料，對(duì)上述柵電極材料進(jìn)行有選擇地蝕刻，并在上述襯底上有選擇地形成柵極構(gòu)造。
全文摘要
準(zhǔn)備在表面80內(nèi)形成作為對(duì)準(zhǔn)標(biāo)記而被使用的溝7和構(gòu)成元件分離構(gòu)造的溝17、27，避開溝7、17、27，在表面80上形成有多晶硅膜3的襯底1，并在溝7、17、27內(nèi)填充絕緣膜30。對(duì)絕緣膜30進(jìn)行有選擇地蝕刻，部分除去溝7內(nèi)的絕緣膜30，并在溝7的側(cè)面81和底面82上留下絕緣膜30。然后，把溝7內(nèi)的絕緣膜30作為保護(hù)模，對(duì)多晶硅膜3進(jìn)行有選擇地蝕刻。由于把溝7內(nèi)的絕緣膜30作為保護(hù)膜來使用，所以不會(huì)有襯底1被蝕刻而溝7的形狀發(fā)生變化。因此，可以防止光刻工序中重疊精度的下降。由此，提供防止光刻工序中重疊精度下降的技術(shù)。
文檔編號(hào)H01L23/544GK1440049SQ02147250
公開日2003年9月3日 申請(qǐng)日期2002年10月21日 優(yōu)先權(quán)日2002年2月19日
發(fā)明者北澤雅志, 山下朋弘, 黑井隆 申請(qǐng)人:三菱電機(jī)株式會(huì)社