国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      源極/漏極元件的制造方法

      文檔序號:7186377閱讀:167來源:國知局
      專利名稱:源極/漏極元件的制造方法
      技術領域
      本發(fā)明涉及半導體技術,特別是有關于一種源極/漏極元件的制造方法,以制作不同的摻雜區(qū)。
      背景技術
      一般而言,存儲裝置中,例如動態(tài)隨機存取存儲器(DRAM),通常包含許多的源極/漏極元件,例如金氧半晶體管(MOS)。因此,晶體管的電特性將影響存儲裝置的效能。傳統(tǒng)在制作晶體管時,會在形成柵極之后進行離子布植以形成作為源極/漏極的摻雜區(qū)。然而,隨著集成電路的積集度增加,晶體管尺寸也隨之縮小。當晶體管的通道(channel)區(qū)小于2微米時,熱載子效應(hot carrier effect)以及源極/漏極間的接面擊穿效應(punchthrough)將影響元件的可靠度。因此,目前是以輕摻雜漏極結(jié)構(gòu)(lightly doped drain,LDD)以及進行擊穿防止(anti-punchthrough)布植以改善上述問題。
      在上述存儲裝置中,通常分為存儲單元陣列區(qū)(array)及周邊電路區(qū)(support),每一區(qū)都由復數(shù)個源極/漏極元件(即晶體管)所構(gòu)成。傳統(tǒng)上,周邊電路區(qū)中的元件線距(line space)較大,例如在1到2微米之間。所以微影制程的容忍度(process window)較大而可順利的進行離子布植以完成輕摻雜漏極結(jié)構(gòu)及進行擊穿防止布植。然而,隨著半導體技術的提升,周邊電路區(qū)中的元件的線寬(line width)降至0.2微米且線寬降至0.4微米以下,因此在微影制程技術的限制下,增加了輕摻雜漏極結(jié)構(gòu)制作及進行擊穿防止布植的困難度。

      發(fā)明內(nèi)容
      有鑒于此,本發(fā)明的目的在于提供一種源極/漏極元件的制造方法,其通過在柵極側(cè)壁形成三層間隙壁以調(diào)整摻雜區(qū)的大小以制作出所需的摻雜區(qū)。
      根據(jù)上述的目的,本發(fā)明提供一種源極/漏極元件的制造方法,包括下列步驟提供一基底,上述基底表面形成有一柵極結(jié)構(gòu)及覆于其上的遮蔽層;在上述柵極結(jié)構(gòu)側(cè)壁依序形成一第一、一第二及一第三絕緣間隙壁;以上述遮蔽層及上述第三絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成一第一摻雜區(qū);去除上述第三絕緣間隙壁;以上述遮蔽層及上述第二絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成一第二摻雜區(qū)而作為源極/漏極區(qū);去除上述第二絕緣間隙壁;以及以上述遮蔽層及上述第一絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成一第三摻雜區(qū)而作為一接面擊穿防止區(qū)。
      上述遮蔽層、第三絕緣間隙壁、第二絕緣間隙壁及第一絕緣間隙壁分別為氮化硅層、由四乙氧硅烷所形成的氧化物、高密度等離子氧化物以及氮化硅。上述第一、第二及第三摻雜區(qū)的摻雜元素分別為砷、磷及硼。再者,以緩沖氧化硅蝕刻液去除第三及第二絕緣間隙壁且緩沖氧化硅蝕刻液中NH4F與HF體積比為8~50∶1。
      根據(jù)本發(fā)明的方法,可通過多層的間隙壁作為離子布植的罩幕來調(diào)整摻雜區(qū)的大小以制作出所需的摻雜區(qū),因此在存儲裝置的周邊電路區(qū)的積集度增加而線距縮小的情形下,仍不會受限于微影制程技術而依舊能制作出輕摻雜區(qū)及接面擊穿防止區(qū),進而維持源極/漏極元件的特性。


      圖1至圖7繪示出根據(jù)本發(fā)明實施例的制造源極/漏極元件的剖面示意圖。
      具體實施例方式
      以下配合圖1到7說明本發(fā)明實施例的源極/漏極元件的制造方法,本方法適用于一存儲裝置的周邊電路裝置。
      請參照圖1,為了制作一存儲裝置,例如動態(tài)隨機存取存儲器(DRAM)或靜態(tài)隨機存取存儲器(SRAM),首先提供一基底100,例如一P型硅基底。接著,在基底100上定義出一周邊電路區(qū)10及一存儲單元陣列區(qū)20。然后,在兩區(qū)中形成復數(shù)柵極結(jié)構(gòu)106。另外,本實施例是以在周邊電路區(qū)10制作源極/漏極元件作說明。舉例而言,以熱氧化法(thermal oxidation)在基底100上形成一氧化層(未圖示)。接著,以化學氣相沉積制程(chemicalvapor deposition,CVD)沉積形成一導電層(未繪示),如復晶硅層,及一絕緣層(未繪示),例如氮化硅層。隨后再依微影制程和蝕刻技術定義出柵極氧化層102及柵極104而構(gòu)成復數(shù)柵極結(jié)構(gòu)106,且在每一柵極104上形成遮蔽層101。其中,周邊電路區(qū)10中的線距(柵極間隙)107大于存儲單元陣列區(qū)20的線距105。本實施例不同于一般制作輕摻雜漏極(LDD)結(jié)構(gòu)的方法,在完成柵極結(jié)構(gòu)106制作后,周邊電路區(qū)10并不直接進行離子布植來制作輕摻雜區(qū),而是在這些柵極結(jié)構(gòu)106的兩側(cè)形成復數(shù)第一絕緣間隙壁103,如氮化硅且厚度在100到150埃的范圍,以作為后續(xù)離子布植的罩幕。此目的是因為柵極寬度縮小0.2微米以下,為避免短通道效應(shortchannel effect),摻雜區(qū)不能過于接近柵極104,因而通過絕緣間隙壁103來增加摻雜區(qū)與柵極104的距離。
      接下來,請參照圖2,由于柵極間隙107大于柵極間隙105,因此可通過高密度等離子化學氣相沉積法(high density plasma CVD,HDPCVD)在周邊電路區(qū)10中的遮蔽層101上方及柵極間隙107中順應性形成一絕緣層108,且在存儲單元陣列區(qū)20中的遮蔽層101上方及柵極間隙105全面性形成絕緣層108,例如厚度在50到200埃范圍的高密度等離子氧化層。
      接下來,請參照圖3,非等向性蝕刻絕緣層108以去除遮蔽層101上方及柵極間隙107底部的絕緣層108而在周邊電路區(qū)10中的這些第一絕緣間隙壁103上形成復數(shù)第二絕緣間隙壁108a而露出遮蔽層101及基底100表面,且在存儲單元陣列區(qū)20中的柵極間隙105留下絕緣插塞108b及露出遮蔽層101表面。
      接下來,請參照圖4,通過等離子輔助化學氣相沉積法(plasmaenhanced CVD,PECVD)在周邊電路區(qū)10中的遮蔽層101上方及柵極間隙107中順應性形成一絕緣層110,且在存儲單元陣列區(qū)20中的遮蔽層101上方及柵極間隙105全面性形成絕緣層110,例如由四乙氧硅烷(tetraethylorthosilicate,TEOS)所形成的氧化物且厚度在1500至1600埃的范圍。
      接下來,請參照圖5,同樣地,非等向性蝕刻絕緣層110以去除遮蔽層101上方及柵極間隙107底部的絕緣層110而在周邊電路區(qū)10中的這些第二絕緣間隙壁108a上形成復數(shù)第三絕緣間隙壁110a而露出遮蔽層101及基底100表面,且露出存儲單元陣列區(qū)20中的絕緣插塞108b及遮蔽層101表面。之后,以這些遮蔽層101、第三絕緣間隙壁110a及絕緣插塞108b為罩幕,實施一砷離子布植,其能量及劑量分別可為55keV,1×1015atom/cm2,以在周邊電路區(qū)10中柵極結(jié)構(gòu)106兩側(cè)露出的基底100表面形成復數(shù)第一摻雜區(qū)30。
      接下來,請參照圖6,利用緩沖氧化硅蝕刻液(buffer oxide etcher,BOE)去除第三絕緣間隙壁110a。其中,緩沖氧化硅蝕刻液中NH4F與HF體積比為8~50∶1。由于此蝕刻液對于TEOS氧化物的蝕刻率(12000/min)高于HDP氧化物(300/min),所以此時第二絕緣間隙壁108a是作為蝕刻終止層,而絕緣插塞108b只會略損失一些高度,如圖6所示。接著,以這些遮蔽層101、第二絕緣間隙壁108a及絕緣插塞108b為罩幕,實施一磷離子布植,其能量及劑量分別可為30keV,2×1013atom/cm2,以在周邊電路區(qū)10中柵極結(jié)構(gòu)106兩側(cè)露出的基底100表面,形成復數(shù)完全涵蓋第一摻雜區(qū)30的第二摻雜區(qū)40而作為源極/漏極區(qū),其中第二摻雜區(qū)40是作為輕摻雜區(qū)以防止熱載子效應。
      接下來,請參照圖7,同樣利用緩沖氧化硅蝕刻液(BOE)去除第二絕緣間隙壁108a及絕緣插塞108b,且蝕刻液中NH4F與HF體積比為8~50∶1。同樣地,由于此蝕刻液對于HDP氧化物的蝕刻率高于氮化硅(4/min),所以此時第一絕緣間隙壁103是作為蝕刻終止層。之后,在存儲單元陣列區(qū)20中的及遮蔽層101上及柵極間隙105中全面性形成一光阻層112。接著,以遮蔽層101、第一絕緣間隙壁103及光阻層112為罩幕,實施一硼離子布植,其能量及劑量分別可為80keV,9×1012atom/cm2,以在在周邊電路區(qū)10中柵極結(jié)構(gòu)106兩側(cè)露出的基底100表面形成復數(shù)完全涵蓋第二摻雜區(qū)40的第三摻雜區(qū)50。其中第三摻雜區(qū)50是作為接面擊穿防止區(qū)。
      雖然本發(fā)明已以較佳實施例揭露如上,然其并非用以限定本發(fā)明,任何熟悉此項技藝者,在不脫離本發(fā)明之精神和范圍內(nèi),當可做些許更動與潤飾,因此本發(fā)明之保護范圍當視權(quán)利要求書范圍所界定者為準。
      權(quán)利要求
      1.一種源極/漏極元件的制造方法,其特征是包括下列步驟提供一基底,上述基底表面形成有一柵極結(jié)構(gòu)及覆于其上的遮蔽層;在上述柵極結(jié)構(gòu)側(cè)壁依序形成一第一、一第二及一第三絕緣間隙壁;以上述遮蔽層及上述第三絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成一第一摻雜區(qū);去除上述第三絕緣間隙壁;以上述遮蔽層及上述第二絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成一第二摻雜區(qū)而作為源極/漏極區(qū);去除上述第二絕緣間隙壁;以及以上述遮蔽層及上述第一絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成一第三摻雜區(qū)而作為一接面擊穿防止區(qū)。
      2.如權(quán)利要求1所述的方法,其特征是上述柵極結(jié)構(gòu)是由一柵極電極及一柵極氧化層所構(gòu)成。
      3.如權(quán)利要求1所述的方法,其特征是上述遮蔽層是一氮化硅層。
      4.如權(quán)利要求1所述的方法,其特征是上述第三絕緣間隙壁是一由四乙氧硅烷所形成的氧化物。
      5.如權(quán)利要求1所述的方法,其特征是上述第二絕緣間隙壁是一高密度等離子氧化物。
      6.如權(quán)利要求1所述的方法,其特征是上述第一絕緣間隙壁是一氮化硅。
      7.如權(quán)利要求1所述的方法,其特征是上述第一摻雜區(qū)的摻雜元素為砷。
      8.如權(quán)利要求1所述的方法,其特征是上述第二摻雜區(qū)的摻雜元素為磷。
      9.如權(quán)利要求1所述的方法,其特征是上述第三摻雜區(qū)的摻雜元素為硼。
      10.如權(quán)利要求4所述的方法,其特征是上述第三絕緣間隙壁的厚度在1500到1600埃的范圍。
      11.如權(quán)利要求4所述的方法,其特征是以緩沖氧化硅蝕刻液去除上述第三絕緣間隙。
      12.如權(quán)利要求5所述的方法,其特征是上述第二絕緣間隙壁的厚度在50到200埃之間。
      13.如權(quán)利要求5所述的方法,其特征是以緩沖氧化硅蝕刻液去除上述第二絕緣間隙壁。
      14.如權(quán)利要求6所述的方法,其特征是上述第一絕緣間隙壁的厚度在100到150埃的范圍。
      15.如權(quán)利要求11所述的方法,其特征是上述緩沖氧化硅蝕刻液中NH4F與HF體積比為8~50∶1。
      16.如權(quán)利要求13所述的方法,其特征是上述緩沖氧化硅蝕刻液中NH4F與HF體積比為8~50∶1。
      17.一種源極/漏極元件的制造方法,適用于存儲裝置的周邊電路裝置,其特征是包括下列步驟提供一基底,并定義出一周邊電路區(qū);在上述周邊電路區(qū)形成復數(shù)柵極結(jié)構(gòu)及覆于其上的遮蔽層;在上述周邊電路區(qū)的上述柵極結(jié)構(gòu)側(cè)壁依序形成復數(shù)第一、第二及第三絕緣間隙壁;以上述遮蔽層及上述第三絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成復數(shù)第一摻雜區(qū);去除上述第三絕緣間隙壁;以上述遮蔽層及上述第二絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成復數(shù)完全涵蓋上述第一摻雜區(qū)的第二摻雜區(qū)而作為源極/漏極區(qū);去除上述第二絕緣間隙壁;以及以上述遮蔽層及上述第一絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的上述基底表面以形成復數(shù)完全涵蓋上述第二摻雜區(qū)的第三摻雜區(qū)而作為接面擊穿防止區(qū)。
      18.如權(quán)利要求17所述的方法,其特征是上述柵極結(jié)構(gòu)是由一柵極電極及一柵極氧化層所構(gòu)成。
      19.如權(quán)利要求17所述的方法,其特征是上述遮蔽層是氮化硅層。
      20.如權(quán)利要求17所述的方法,其特征是上述第三絕緣間隙壁是由四乙氧硅烷所形成的氧化物且厚度在1500到1600埃的范圍。
      21.如權(quán)利要求17所述的方法,其特征是上述第二絕緣間隙壁是高密度等離子氧化物且厚度在50到200埃的范圍。
      22.如權(quán)利要求17所述的方法,其特征是上述第一絕緣間隙壁是一氮化硅且厚度在100到150埃的范圍。
      23.如權(quán)利要求17所述的方法,其特征是上述第一摻雜區(qū)的摻雜元素為砷。
      24.如權(quán)利要求17所述的方法,其特征是上述第二摻雜區(qū)的摻雜元素為磷。
      25.如權(quán)利要求17所述的方法,其特征是上述第三摻雜區(qū)的摻雜元素為硼。
      26.如權(quán)利要求17所述的方法,其特征是以緩沖氧化硅蝕刻液去除上述第三及第二絕緣間隙壁。
      27.如權(quán)利要求26所述的方法,其特征是上述緩沖氧化硅蝕刻液中NH4F與HF體積比為8~50∶1。
      全文摘要
      一種源極/漏極元件的制造方法,步驟為提供一基底,基底表面形成有一柵極結(jié)構(gòu)及覆于其上的遮蔽層;在柵極結(jié)構(gòu)側(cè)壁依序形成一第一、一第二及一第三絕緣間隙壁;以遮蔽層及第三絕緣間隙壁為罩幕,離子布植上述柵極結(jié)構(gòu)兩側(cè)的基底表面以形成一第一摻雜區(qū);去除第三絕緣間隙壁;以遮蔽層及第二絕緣間隙壁為罩幕,離子布植柵極結(jié)構(gòu)兩側(cè)的基底表面以形成一第二摻雜區(qū)而作為源極/漏極區(qū);去除第二絕緣間隙壁;以及以遮蔽層及第一絕緣間隙壁為罩幕,離子布植柵極結(jié)構(gòu)兩側(cè)的基底表面以形成一第三摻雜區(qū)而作為一接面擊穿防止區(qū);本發(fā)明通過多層間隙壁作為離子布植的罩幕,在存儲裝置的周邊電路區(qū)的積集度增加而線距縮小的情形下,仍能制作出輕摻雜區(qū)及接面擊穿防止區(qū),進而維持源極/漏極元件的特性。
      文檔編號H01L21/335GK1503334SQ02148888
      公開日2004年6月9日 申請日期2002年11月22日 優(yōu)先權(quán)日2002年11月22日
      發(fā)明者毛惠民, 陳升聰, 陳逸男, 姜伯青, 蕭智元 申請人:南亞科技股份有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1