專利名稱：多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線及制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種自行對(duì)準(zhǔn)接觸插塞制造方法，特別涉及一種制作于漏極區(qū)域上方的多晶硅自行對(duì)準(zhǔn)接觸插塞，以及一種制作于源極區(qū)域以及淺溝隔離區(qū)域上方的多晶硅共享源極線。
背景技術(shù)：
在半導(dǎo)體組件的制造中，包括有存儲(chǔ)組件(如掩膜式只讀存儲(chǔ)器、閃存、可抹除且可編程只讀存儲(chǔ)器)以及邏輯組件(如微處理器、控制器、CMOS感應(yīng)器)的制造，皆可利用自行對(duì)準(zhǔn)接觸插塞制造方法使柵極結(jié)構(gòu)之間的位置更靠近以達(dá)到縮小尺寸的目的，而且對(duì)于與漏極區(qū)域形成店連接的接觸插塞而言，這并不會(huì)使柵極結(jié)構(gòu)與接觸插塞之間遇到短路的問題。此外，沿著字符線的方向需要制作一共享源極線，用來內(nèi)連接存儲(chǔ)單元中的源極區(qū)域。
美國專利第6,194,784號(hào)公開一種自行對(duì)準(zhǔn)接觸插塞制造方法，可以忽略接觸插塞與柵極間的間距。請(qǐng)參閱圖5A至5C，其顯示現(xiàn)有自行對(duì)準(zhǔn)接觸插塞制造方法的沿著位線方向的剖面示意圖。如圖5A所示，一半導(dǎo)體基底40中包括有數(shù)個(gè)源極區(qū)域41以及漏極區(qū)域42，且半導(dǎo)體基底40表面上定義有數(shù)個(gè)柵極結(jié)構(gòu)44。每一個(gè)柵極結(jié)構(gòu)44是由一柵極氧化層45、一浮置柵極層46、一介電層47、一控制柵極層48以及一硅化鎢層49所依序堆棧而構(gòu)成，而且每一個(gè)柵極結(jié)構(gòu)44的表面會(huì)被一絕緣層50以及一蝕刻停止層5 1所覆蓋。在現(xiàn)有自行對(duì)準(zhǔn)接觸插塞制造方法中，先于半導(dǎo)體基底40的整個(gè)表面上沉積一介電層52，然后于介電層52表面上定義形成一具有一開口55的光阻層54。后續(xù)如圖5B所示，利用微影與干蝕刻制造方法，將開口55下方的介電層52以及絕緣層50去除，以形成一接觸洞56，可暴露出漏極區(qū)域42的表面。接著將光阻層54去除。而后圖5C所示，于接觸洞56內(nèi)填滿一導(dǎo)電層58，以提供作為一自行對(duì)準(zhǔn)接觸插塞。但是，在介電層52中定義接觸洞56的圖案時(shí)，使用的沉積、微影與蝕刻制造方法會(huì)導(dǎo)致接觸洞56的光學(xué)容忍度變小，且會(huì)增加制造方法成本。
美國專利第6,294,431號(hào)公開一種方法，將一共享源極線埋入場氧化區(qū)域下方，并將摻質(zhì)植入共享源極線中。圖6A顯示現(xiàn)有共享源極線制造方法的上視圖，圖6B為沿圖6A的切線IV-IV顯示現(xiàn)有共享源極線制造方法的剖面示意圖。在一硅芯片60表面上，數(shù)條有效區(qū)域64與數(shù)條多晶硅層62形成垂直相交，且兩相鄰的有效區(qū)域64之間由一場氧化區(qū)域66構(gòu)成隔絕效果。另外，在兩相鄰的多晶硅層62之間定義有一預(yù)定區(qū)域68，是用來制作源極線與源極區(qū)域的位置。首先，利用自行對(duì)準(zhǔn)源極(self-aligned source，SAS)制造方法，先定義形成一光阻掩膜70，其平行排列于兩條多晶硅層62的中間區(qū)域以覆蓋住漏極區(qū)域。然后，進(jìn)行離子布植方法，可使摻質(zhì)穿越場氧化區(qū)域66而植入硅芯片60中，以形成一具有高摻質(zhì)濃度的埋入式硅層72。隨后，通過進(jìn)一步的離子布植，可于條狀的有效區(qū)域64內(nèi)形成數(shù)個(gè)源極區(qū)域74，且源極區(qū)域74可以電連接至埋入式硅層72。如此一來，位于場氧化區(qū)域66下方的埋入式硅層72可成為一共享源極線。然而，這種制作方式無法確保共享源極線內(nèi)的電連續(xù)性。
除此之外，美國專利第6,218,265號(hào)公開一種方法，是使用SAS制造方法搭配傾角式離子布植(tilted ion implantation)制造方法，可于一半導(dǎo)體硅基底中制作一共享源極線。不過，在開口內(nèi)進(jìn)行蝕刻以及傾角式離子布植的過程中，會(huì)遇到制造方法上的問題，仍有待改善。

發(fā)明內(nèi)容
本發(fā)明主要目的是在漏極區(qū)域上提供一多晶硅自行對(duì)準(zhǔn)接觸插塞，并于源極區(qū)域與淺溝隔離區(qū)域(shallow trench isolation，STI)上提供一多晶硅共享源極線，以解決現(xiàn)有技術(shù)所產(chǎn)生的問題。
本發(fā)明提出一種多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，形成于一半導(dǎo)體組件中，該半導(dǎo)體組件包括有沿Y軸方向相鄰的一第一單元與一第二單元，每一個(gè)單元中包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于一半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口，形成于于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間，以暴露該源極區(qū)域的表面。一漏極區(qū)域，形成于該第一單元的第二柵極結(jié)構(gòu)以及該第二單元的第一柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)。一接觸洞，形成于該第一單元以及該第二單元之間，以暴露該漏極區(qū)域的表面。一多晶硅自行對(duì)準(zhǔn)接觸插塞，形成于該接觸洞內(nèi)。一多晶硅共享源極線，形成于該開口內(nèi)。
本發(fā)明的一優(yōu)點(diǎn)在于，本發(fā)明于接觸洞內(nèi)制作多晶硅自行對(duì)準(zhǔn)接觸插塞的步驟中，不需額外進(jìn)行一介電層的沉積、微影與蝕刻，便可以定義完成接觸插塞的圖案，因此可以提高接觸插塞的光學(xué)容忍度。
本發(fā)明的另一優(yōu)點(diǎn)在于，本發(fā)明方法可以將沿X軸方向延伸的共享源極線定義形成于淺溝隔離區(qū)域以及每一個(gè)源極區(qū)域的表面，因此不會(huì)遇到在開口內(nèi)進(jìn)行蝕刻以及傾角式離子布植的相關(guān)問題。


圖1為本發(fā)明第一實(shí)施例的存儲(chǔ)組件的布局上視圖；圖2A與2B為沿著圖1的切線I-I顯示本發(fā)明第一實(shí)施例的多晶硅自行對(duì)準(zhǔn)接觸插塞的制作方法的剖面示意圖；圖2C為沿著圖1的切線II-II顯示本發(fā)明第一實(shí)施例的漏極區(qū)域沿X軸方向排列的剖面示意圖；圖2D為沿著圖1的切線III-III顯示本發(fā)明第一實(shí)施例的共享源極線的剖面示意圖；圖3為本發(fā)明第二實(shí)施例的存儲(chǔ)組件的布局上視圖；圖4A為沿著圖3的切線I-I顯示本發(fā)明第二實(shí)施例的多晶硅自行對(duì)準(zhǔn)接觸插塞的剖面示意圖；圖4B為沿著圖3的切線II-II顯示本發(fā)明第二實(shí)施例的漏極區(qū)域沿X軸方向排列的剖面示意圖；圖4C為沿著圖3的切線III-III顯示本發(fā)明第二實(shí)施例的共享源極線的剖面示意圖；圖5A至5C為現(xiàn)有自行對(duì)準(zhǔn)接觸插塞制造方法的沿著位線方向的剖面示意圖圖6A為現(xiàn)有共享源極線制造方法的上視圖；
圖6B為沿圖6A的切線IV-IV的現(xiàn)有共享源極線制造方法的剖面示意圖；符號(hào)說明現(xiàn)有技術(shù)中40--半導(dǎo)體基底；41--源極區(qū)域；42--漏極區(qū)域；44--柵極結(jié)構(gòu)；45--柵極氧化層；46--浮置柵極層；47--介電層；48--控制柵極層；49--硅化鎢層；50--絕緣層；51--蝕刻停止層；52--介電層；54--光阻層；55--開口；56--接觸洞；58--導(dǎo)電層；60--硅芯片；62--多晶硅層；66--場氧化區(qū)域；64--有效區(qū)域；68--預(yù)定區(qū)域；70--光阻掩膜；72--埋入式硅層；74--源極區(qū)域。
本發(fā)明技術(shù)中STI--淺溝隔離區(qū)域；WL1--第一字符線；WL2--第二字符線；CSL--共享源極線；C--多晶硅自行對(duì)準(zhǔn)接觸插塞；10--半導(dǎo)體硅基底；12A、12B、12C、12D--堆棧柵極結(jié)構(gòu)；13--柵極氧化層；14--浮置柵極層；15--ONO三層結(jié)構(gòu)；16--控制柵極層；17--硅化鎢層；18--氮化硅蓋層；20--源極區(qū)域；22--漏極區(qū)域；24--側(cè)壁子；26--開口；28--接觸洞；30--多晶硅層；30A--多晶硅自行對(duì)準(zhǔn)接觸插塞；30B--多晶硅共享源極線。
具體實(shí)施例方式
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合附圖作詳細(xì)說明如下本發(fā)明提供一種多晶硅自行對(duì)準(zhǔn)接觸插塞制造方法，可使多晶硅接觸插塞電連接至一多晶硅共享源極線，且本發(fā)明可應(yīng)用于各種半導(dǎo)體組件的制造中，包括有存儲(chǔ)組件(如掩膜式只讀存儲(chǔ)器、閃存、可抹除且可編程只讀存儲(chǔ)器)以及邏輯組件(如微處理器、控制器、CMOS感應(yīng)器)的制造。
第一實(shí)施例圖1為本發(fā)明第一實(shí)施例的存儲(chǔ)組件的布局上視圖。圖2A與2B為沿著圖1的切線I-I顯示本發(fā)明第一實(shí)施例的多晶硅自行對(duì)準(zhǔn)接觸插塞的制作方法的剖面示意圖，圖2C為沿著圖1的切線II-II顯示本發(fā)明第一實(shí)施例的漏極區(qū)域沿X軸方向排列的剖面示意圖，圖2D為沿著圖1的切線III-III顯示本發(fā)明第一實(shí)施例的共享源極線的剖面示意圖。
如圖1所示，以一個(gè)閃存組件為例，數(shù)個(gè)淺溝隔離區(qū)域STI可定義出一存儲(chǔ)單元數(shù)組。在每一個(gè)存儲(chǔ)單元中包括有一沿X軸方向延伸的第一字符線WL1、一沿X軸方向延伸的第二字符線WL2、一沿Y軸方向延伸的位線以及一沿X軸方向延伸的共享源極線CSL，其中的共享源極線CSL設(shè)置于第一字符線WL1與第二字符線WL2之間，且共享源極線CSL可與數(shù)個(gè)源極區(qū)域形成電連接。另外，一多晶硅自行對(duì)準(zhǔn)接觸插塞C形成于一漏極區(qū)域上方，且沿Y軸方向相鄰的兩個(gè)存儲(chǔ)單元可共享此漏極區(qū)域。
如圖2A所示，沿著Y軸方向上，一半導(dǎo)體硅基底10的表面上定義有數(shù)個(gè)堆棧柵極結(jié)構(gòu)12A、12B、12C、12D，可提供作為數(shù)條字符線結(jié)構(gòu)。每一個(gè)堆棧柵極結(jié)構(gòu)12是由一柵極氧化層13、一浮置柵極層14、一ONO三層結(jié)構(gòu)15、一控制柵極層16、一硅化鎢層17以及一氮化硅蓋層18所依序堆棧而成。一源極區(qū)域20的制作，是將摻質(zhì)植入于兩相鄰的堆棧柵極結(jié)構(gòu)12A、12B之間的半導(dǎo)體硅基底10中，相同地，將摻質(zhì)植入于兩相鄰的堆棧柵極結(jié)構(gòu)12C、12D之間的半導(dǎo)體硅基底10中，也可形成另一源極區(qū)域20。一漏極區(qū)域22的制作，是將摻質(zhì)植入于兩相鄰的堆棧柵極結(jié)構(gòu)12B、12C之間的半導(dǎo)體硅基底10中。此外，通過介電層的沉積與非等向性蝕刻制造方法，可于每一個(gè)堆棧柵極結(jié)構(gòu)12的側(cè)壁上形成一側(cè)壁子24，其材質(zhì)可選用氧化物或氮化物。另外，一開口26分別形成于兩相鄰的堆棧柵極結(jié)構(gòu)12A、12B之間以及兩相鄰的堆棧柵極結(jié)構(gòu)12C、12D之間，用以暴露每一個(gè)源極區(qū)域20的表面；一接觸洞28形成于兩相鄰的堆棧柵極結(jié)構(gòu)12B、12C之間，用以暴露漏極區(qū)域22。
在本發(fā)明第一實(shí)施例的多晶硅自行對(duì)準(zhǔn)接觸插塞的制造方法中，如圖2B所示，是先將一多晶硅層30沉積在半導(dǎo)體硅基底10的整個(gè)表面上，直至到達(dá)可以填滿開口26以及接觸洞28的厚度。然后，使用蝕刻方式或化學(xué)機(jī)械研磨(chemical mechanical polishing，CMP)方法，對(duì)多晶硅層30進(jìn)行回蝕刻直至使多晶硅層30的頂面高度與氮化硅蓋層18的頂面高度切齊，則殘留于接觸洞28內(nèi)的多晶硅層30成為一多晶硅自行對(duì)準(zhǔn)接觸插塞30A。而且，殘留于開口26內(nèi)的多晶硅層30成為一多晶硅共享源極線30B，其可電連接沿字符線方向設(shè)置的源極區(qū)域20。
如圖2C所示，沿著X軸方向上，多晶硅自行對(duì)準(zhǔn)接觸插塞30A定義形成于每一個(gè)漏極區(qū)域22的表面上，但可以暴露出淺溝隔離區(qū)域STI的表面。如圖2D所示，沿著X軸方向上，共享源極線30B定義形成于淺溝隔離區(qū)域STI以及每一個(gè)源極區(qū)域20的表面上。
相較于現(xiàn)有技術(shù)，本發(fā)明于接觸洞28內(nèi)制作多晶硅自行對(duì)準(zhǔn)接觸插塞30A的步驟中，不需額外進(jìn)行一介電層的沉積、微影與蝕刻，便可以定義完成接觸插塞30A的圖案，因此本發(fā)明方法可以提高接觸插塞30A的光學(xué)容忍度。而且，相較于現(xiàn)有使用自行對(duì)準(zhǔn)源極(self-aligned source，SAS)制造方法或是淺溝隔離制造方法(shallow trench isolation，STI)并搭配傾角式離子布植(tilted ion implantation)制造方法，本發(fā)明方法可以將沿X軸方向延伸的共享源極線30B定義形成于淺溝隔離區(qū)域STI以及每一個(gè)源極區(qū)域20的表面，因此不會(huì)遇到在開口內(nèi)進(jìn)行蝕刻以及傾角式離子布植的相關(guān)問題。
第二實(shí)施例圖3顯示本發(fā)明第二實(shí)施例的存儲(chǔ)組件的布局上視圖。圖4A為沿著圖3的切線I-I顯示本發(fā)明第二實(shí)施例的多晶硅自行對(duì)準(zhǔn)接觸插塞的剖面示意圖，圖4B為沿著圖3的切線II-II顯示本發(fā)明第二實(shí)施例的漏極區(qū)域沿X軸方向排列的剖面示意圖，圖4C為沿著圖3的切線III-III顯示本發(fā)明第二實(shí)施例的共享源極線的剖面示意圖。
如圖3所示，以一個(gè)閃存組件為例，數(shù)個(gè)淺溝隔離區(qū)域STI可定義出一存儲(chǔ)單元數(shù)組。在每一個(gè)存儲(chǔ)單元中包括有一沿X軸方向延伸的第一字符線WL1、一沿X軸方向延伸的第二字符線WL2、一沿Y軸方向延伸的位線以及一沿X軸方向延伸的共享源極線CSL，其中的共享源極線CSL設(shè)置于第一字符線WL1與第二字符線WL2之間，且共享源極線CSL可與數(shù)個(gè)源極區(qū)域形成電連接。另外，一多晶硅自行對(duì)準(zhǔn)接觸插塞C形成于一漏極區(qū)域上方，且沿Y軸方向相鄰的兩個(gè)存儲(chǔ)單元可共享此漏極區(qū)域。
如圖4A所示，沿著Y軸方向上，一半導(dǎo)體硅基底10的表面上定義有數(shù)個(gè)堆棧柵極結(jié)構(gòu)12A、12B、12C、12D，可提供作為數(shù)條字符線結(jié)構(gòu)。每一個(gè)堆棧柵極結(jié)構(gòu)12是由一柵極氧化層13、一浮置柵極層14、一ONO三層結(jié)構(gòu)15、一控制柵極層16、一硅化鎢層17以及一氮化硅蓋層18所依序堆棧而成。一源極區(qū)域20的制作，是將摻質(zhì)植入于兩相鄰的堆棧柵極結(jié)構(gòu)12A、12B之間的半導(dǎo)體硅基底10中，相同地，將摻質(zhì)植入于兩相鄰的堆棧柵極結(jié)構(gòu)12C、12D之間的半導(dǎo)體硅基底10中，也可形成另一源極區(qū)域20。一漏極區(qū)域22的制作，是將摻質(zhì)植入于兩相鄰的堆棧柵極結(jié)構(gòu)12B、12C之間的半導(dǎo)體硅基底10中。此外，通過介電層的沉積與非等向性蝕刻制造方法，可于每一個(gè)堆棧柵極結(jié)構(gòu)12的側(cè)壁上形成一側(cè)壁子24，其材質(zhì)可選用氧化物或氮化物。另外，一開口26分別形成于兩相鄰的堆棧柵極結(jié)構(gòu)12A、12B之間以及兩相鄰的堆棧柵極結(jié)構(gòu)12C、12D之間，用以暴露每一個(gè)源極區(qū)域20的表面；一接觸洞28形成于兩相鄰的堆棧柵極結(jié)構(gòu)12B、12C之間，用以暴露漏極區(qū)域22。
在本發(fā)明第二實(shí)施例的多晶硅自行對(duì)準(zhǔn)接觸插塞的制造方法中，系先將一多晶硅層30沉積在半導(dǎo)體硅基底10的整個(gè)表面上，但是其厚度較第一實(shí)施例小，多晶硅層30只會(huì)填滿開口26但不會(huì)填滿接觸洞28，因此多晶硅層30只會(huì)沉積在接觸洞28的側(cè)壁與底部。然后，使用微影與干蝕刻方式，將接觸洞28內(nèi)的多晶硅層30定義成為一多晶硅自行對(duì)準(zhǔn)接觸插塞30A，并將開口26內(nèi)的多晶硅層30定義成為一多晶硅共享源極線30B，其可電連接沿字符線方向設(shè)置的源極區(qū)域20。
如圖4B所示，沿著X軸方向上，多晶硅自行對(duì)準(zhǔn)接觸插塞30A定義形成于每一個(gè)漏極區(qū)域22的表面上，但可以暴露出淺溝隔離區(qū)域STI的表面。如圖4C所示，沿著X軸方向上，共享源極線30B定義形成于淺溝隔離區(qū)域STI以及每一個(gè)源極區(qū)域20的表面上。
雖然本發(fā)明已以一較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作一些等效更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，形成于一半導(dǎo)體組件中，其特征在于，該半導(dǎo)體組件包括有一第一單元，其包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于一半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口，形成于于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間，以暴露該源極區(qū)域的表面；一第二單元，沿Y軸方向相鄰于該第一單元，且包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于該半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口，形成于于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間，以暴露該源極區(qū)域的表面；一漏極區(qū)域，形成于該第一單元的第二柵極結(jié)構(gòu)以及該第二單元的第一柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；一接觸洞，形成于該第一單元以及該第二單元之間，以暴露該漏極區(qū)域的表面；一多晶硅自行對(duì)準(zhǔn)接觸插塞，形成于該接觸洞內(nèi)；以及一多晶硅共享源極線，形成于該開口內(nèi)。
2.如權(quán)利要求1所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，其特征在于，該多晶硅自行對(duì)準(zhǔn)接觸插塞是完全填滿該接觸洞。
3.如權(quán)利要求1所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，其特征在于，該多晶硅自行對(duì)準(zhǔn)接觸插塞形成于該接觸洞的側(cè)壁與底部。
4.如權(quán)利要求1所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，其特征在于，還包括有一第三單元，沿X軸方向相鄰于該第一單元，且包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于該半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口，形成于于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間，以暴露該源極區(qū)域的表面；以及一淺溝隔離區(qū)域，形成于該半導(dǎo)體基底中，且可隔絕該第一單元的源極區(qū)域以及該第三單元的源極區(qū)域。
5.如權(quán)利要求4所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，其特征在于，該多晶硅共享源極線是沿著X軸方向而形成于該淺溝隔離區(qū)域以及該源極區(qū)域上。
6.如權(quán)利要求1所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，其特征在于，該側(cè)壁子的材質(zhì)為氧化物或硅化物。
7.如權(quán)利要求1所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，其特征在于，該半導(dǎo)體組件可為以下的任一種，包括有掩膜式只讀存儲(chǔ)器、閃存、可抹除且可編程只讀存儲(chǔ)器、微處理器、控制器以及CMOS感應(yīng)器。
8.如權(quán)利要求1所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，其特征在于，每一個(gè)柵極結(jié)構(gòu)是由一柵極氧化層、一浮置柵極層、一ONO三層結(jié)構(gòu)、一控制柵極層以及一蓋層所依序堆棧而成。
9.如權(quán)利要求8所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，其特征在于，每一個(gè)柵極結(jié)構(gòu)另包括有一硅化鎢層，設(shè)置于該控制柵極層以及該蓋層之間。
10.一種多晶硅自行對(duì)準(zhǔn)接觸插塞與共享源極線的制作方法，其特征在于，包括有下列步驟提供一半導(dǎo)體組件，其包括有沿Y軸方向相鄰的一第一單元以及一第二單元，其中該第一單元以及該第二單元中均分別包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于一半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口，形成于于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間，以暴露該源極區(qū)域的表面；而且，位于該第一單元的第二柵極結(jié)構(gòu)以及該第二單元的第一柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)包括有一漏極區(qū)域；而且，位于該第一單元以及該第二單元之間包括有一接觸洞，可暴露該漏極區(qū)域的表面；形成一多晶硅層，以覆蓋該半導(dǎo)體硅基底的整個(gè)表面，并填滿該開口以及該接觸洞；以及進(jìn)行化學(xué)機(jī)械研磨制造方法，將該多晶硅層的頂面高度與該柵極結(jié)構(gòu)的頂面高度切齊，則殘留于該接觸洞內(nèi)的多晶硅層成為一多晶硅自行對(duì)準(zhǔn)接觸插塞，而殘留于該開口內(nèi)的多晶硅層成為一多晶硅共享源極線。
11.如權(quán)利要求10所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與共享源極線的制作方法，其特征在于，該半導(dǎo)體組件上另包括有一第三單元，沿X軸方向相鄰于該第一單元，且包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于該半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口，形成于于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間，以暴露該源極區(qū)域的表面；以及一淺溝隔離區(qū)域，形成于該半導(dǎo)體系基底中，且可隔絕該第一單元的源極區(qū)域以及該第三單元的源極區(qū)域。
12.如權(quán)利要求11所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其中該多晶硅共享源極線是沿著X軸方向而形成于該淺溝隔離區(qū)域以及該源極區(qū)域上。
13.如權(quán)利要求10所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，該側(cè)壁子的材質(zhì)為氧化物或硅化物。
14.如權(quán)利要求10所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，該半導(dǎo)體組件可為以下的任一種，包括有掩膜式只讀存儲(chǔ)器、閃存、可抹除且可編程只讀存儲(chǔ)器、微處理器、控制器以及CMOS感應(yīng)器。
15.如權(quán)利要求10所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，每一個(gè)柵極結(jié)構(gòu)是由一柵極氧化層、一浮置柵極層、一ONO三層結(jié)構(gòu)、一控制柵極層以及一蓋層所依序堆棧而成。
16.一種多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，包括有下列步驟提供一半導(dǎo)體組件，其包括有沿Y軸方向相鄰的一第一單元以及一第二單元，其中該第一單元以及該第二單元中均分別包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于一半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口，形成于于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間，以暴露該源極區(qū)域的表面；而且，位于于該第一單元的第二柵極結(jié)構(gòu)以及該第二單元的第一柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)包括有一漏極區(qū)域；而且，位于該第一單元以及該第二單元之間包括有一接觸洞，可暴露該漏極區(qū)域的表面；形成一多晶硅層，以覆蓋該半導(dǎo)體硅基底的整個(gè)表面，使該多晶硅層填滿該開口，但該多晶硅層并未完全填滿該接觸洞；以及將該接觸洞內(nèi)的多晶硅層定義成為一多晶硅自行對(duì)準(zhǔn)接觸插塞，并將該開口內(nèi)的多晶硅層定義成為一多晶硅共享源極線。
17.如權(quán)利要求16所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，該半導(dǎo)體組件上另包括有一第三單元，沿X軸方向相鄰于該第一單元，且包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于該半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口，形成于于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間，以暴露該源極區(qū)域的表面；以及一淺溝隔離區(qū)域，形成于該半導(dǎo)體系基底中，且可隔絕該第一單元的源極區(qū)域以及該第三單元的源極區(qū)域。
18.如權(quán)利要求17所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，該多晶硅共享源極線是沿著X軸方向而形成于該淺溝隔離區(qū)域以及該源極區(qū)域上。
19.如權(quán)利要求16所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，該側(cè)壁子的材質(zhì)為氧化物或硅化物。
20.如權(quán)利要求16所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，該半導(dǎo)體組件可為以下的任一種，包括有掩膜式只讀存儲(chǔ)器、閃存、可抹除且可編程只讀存儲(chǔ)器、微處理器、控制器以及CMOS感應(yīng)器。
21.如權(quán)利要求16所述的多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線的制作方法，其特征在于，每一個(gè)柵極結(jié)構(gòu)是由一柵極氧化層、一浮置柵極層、一ONO三層結(jié)構(gòu)、一控制柵極層以及一蓋層所依序堆棧而成。
全文摘要
本發(fā)明涉及一種多晶硅自行對(duì)準(zhǔn)接觸插塞與多晶硅共享源極線，形成于一半導(dǎo)體組件中，該半導(dǎo)體組件包括有沿Y軸方向相鄰的一第一單元與一第二單元，每一個(gè)單元中包括有一第一柵極結(jié)構(gòu)以及一第二柵極結(jié)構(gòu)，定義形成于一半導(dǎo)體硅基底的表面上；一側(cè)壁子，分別形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)的側(cè)壁上；一源極區(qū)域，形成于該第一柵極結(jié)構(gòu)以及該第二柵極結(jié)構(gòu)之間的半導(dǎo)體硅基底內(nèi)；以及一開口。一漏極區(qū)域，形成于半導(dǎo)體硅基底內(nèi)。一接觸洞，形成于該第一單元以及該第二單元之間，以暴露該漏極區(qū)域的表面。一多晶硅自行對(duì)準(zhǔn)接觸插塞，形成于該接觸洞內(nèi)。一多晶硅共享源極線，形成于該開口內(nèi)。
文檔編號(hào)H01L23/52GK1501491SQ02150428
公開日2004年6月2日 申請(qǐng)日期2002年11月12日 優(yōu)先權(quán)日2002年11月12日
發(fā)明者高瑄苓, 吳俊沛, 陳輝煌, 蔡文彬, 鐘維民, 高 苓 申請(qǐng)人:旺宏電子股份有限公司