專利名稱：電源總線靜電放電保護裝置與方法
技術領域：
本發(fā)明有關一種半導體集成電路中的靜電放電(electro-static discharge，ESD)保護，特別涉及一種靜電放電保護電路以及使用選擇性安置島嶼(island)裝置的方法，以保護所選擇的接腳。
(2)背景技術a.以NMOS(N通道金氧半)晶體管來作為靜電放電保護裝置N通道金氧半晶體管被廣泛使用來作為靜電放電保護裝置。在一應用范例中，具有連接至基極驅動信號的基極的N通道金屬氧化物半導體場效應晶體管(NMOSFET)被使用來作為一互補式金屬氧化物半導體(CMOS)緩沖器的斷開(pull-down)裝置，以驅動輸出電壓。在另一應用范例中，具有電接地的基極的N通道金屬氧化物半導體場效應晶體管被使用來保護輸入接腳或電源總線于靜電放電發(fā)生時。
N通道金屬氧化物半導體場效應晶體管的靜電放電保護是與于用來傳導集電極與發(fā)射極之間的大量靜電放電電流的突覆(snap-back)現(xiàn)象十分有關。此種突覆現(xiàn)象是如以下所述。首先，集電極接面的高電場會導致碰撞游離(impactionization)，其產生少數(shù)載子與多數(shù)載子。少數(shù)載子流向集電極接點，而多數(shù)載子流向基板/P型井接點，造成一建立于P型井內的電流路徑內的局部電位。當局部基板電位比相鄰的N+型發(fā)射極電位高出0.7伏特時，發(fā)射極接面會形成順向偏壓。該順向偏壓發(fā)射極將少數(shù)載子(電子)注入至P型井中，而且這些少數(shù)載子最后會到達集電極接面，以進一步增強碰撞游離。這樣造成連續(xù)的循環(huán)，使得金屬氧化物半導體場效應晶體管進入一個低阻抗(突覆)的狀態(tài)，以導通大量的靜電放電電流，進而完成所需的靜電放電保護。
就靜電放電保護而言，N通道金屬氧化物半導體場效應晶體管的集電極接點通常被保持與基極邊緣有數(shù)個微米的距離。N+型集電極擴散的分布電阻促成從N通道金屬氧化物半導體場效應晶體管的集電極接點流至發(fā)射極的靜電放電電流的均勻性。此式由于如果靜電放電瞬變電流開始局限于基極邊緣的一小點，集電極分布電阻會造成鄰近擴散區(qū)域的電位的上升。如此使得整個靜電放電電流受困于一局限的點內，因而造成局部加熱以及最終對于裝置的損害。基于這個原因，集電極區(qū)域的N+型分布電阻促成整個指狀(finger)基極導通于靜電放電發(fā)生時。
b.金屬硅化物制程的N通道金屬氧化物半導體場效應晶體管在金屬硅化物阻制程中，硅化物的擴散會使得靜電放電的表現(xiàn)變差，此是由于集電極片電阻(sheet resistance)大為降低之故。靜電放電的高電壓直接行進至基極擴散邊緣，并且在整個指狀基極被導通的前即已導致局限的基極氧化物崩潰或是發(fā)射極-集電極之間短路。此點十分關鍵，因為整個指狀基極被導通代表著靜電放電電流正從整個指狀基極下方的集電極流向發(fā)射極，對于靜電放電保護來說，這樣比靜電放電電流僅流過指狀基極的部分的下方來得有效。一習知的解決方案為使用金屬硅化物阻擋層，但此法由于制程繁瑣并且需要多加一套罩幕而效果不彰。
c.多重指狀基極的N通道金屬氧化物半導體場效應晶體管由于需要吸收高靜電放電瞬變電流，-N通道金屬氧化物半導體場效應晶體管的靜電放電保護裝置通常以多重指狀基極結構來形成，其實例是如圖1與圖2的布局圖式所示。圖3則為圖1與圖2的等效電路。然而，多重指狀基極結構的已知的問題在于并不是所有的指狀基極都能夠在發(fā)生靜電放電時導通。詳而言的，當?shù)谝慌笭罨鶚O很快地導通時，這些導通的指狀基極可以很快地轉變成突覆的低阻抗狀態(tài)，因而降低集電極對發(fā)射極電壓至一瞬變電壓，其小于N通道金屬氧化物半導體裝置的觸發(fā)電壓，而阻止其他指狀基極的導通。因此，由于只有一部份數(shù)目的指狀基極被導通來吸收靜電放電的能量，N通道金屬氧化物半導體場效應晶體管的尺寸有效地降低而使得靜電放電的效能變差。
d.對于單電源與多電源IC的全晶片靜電放電保護考慮靜電放電保護裝置通常被需求以保護集成電路(IC)內的輸入接腳、輸出接腳、I/O接腳、與電源總線接腳免于靜電放電而有所損壞。
對于一多電源的集成電路來說，進一步需要設置一靜電放電保護裝置于不同電源總線(諸如VDDH＝3.3V與VDDL＝2.5V)之間。在這種情況中，正或負靜電放電保護瞬變脈沖可能出現(xiàn)于電源總線接腳的任一端，使得金屬氧化物半導體場效應晶體管的兩個擴散區(qū)域的每一個可以為發(fā)射極側或集電極側。此外，瞬變靜電放電電流可以流動于從第一發(fā)射極/集電極(S/D)區(qū)域到第二集電極/發(fā)射極(D/S)區(qū)域或相反方向的任一個。
e.已知解決方案美國專利第5,721,439號揭示一種金屬氧化物半導體晶體管結構，其在集電極擴散區(qū)域內具有數(shù)個隔離島嶼。瞬變靜電放電電流從集電極接觸朝向集電極-基極邊緣而流動于這些隔離島嶼周圍，因而形成一種集電極分布電阻效應，以改進靜電放電的保護。然而，在金屬氧化物半導體晶體管的擴散區(qū)域內實施這些島嶼結構會對于元件模擬與模式化增加復雜度。在一方面，這個結構至少部分地將電流分離而改變路徑，并且所獲得的分布電阻需要正確地建立模型。在另一方面，擴散區(qū)域到基板的電容有所改變，其影響裝置的速度表現(xiàn)，而且需要精準地建立模型來進行正確的集成電路時序/速度模擬與模式化。然而，現(xiàn)行的模擬與模式化工具通常無法針對與類似島嶼(island-like)結構(諸如浮動多晶硅隔離)有關的模型參數(shù)。
因此，仍然需要在集成電路中實現(xiàn)類島嶼結構，以藉由最小化元件模擬與模式化復雜度來提供靜電放電表現(xiàn)的顯著改進。
(3)發(fā)明內容本發(fā)明的一目的在于提供一種靜電放電保護電路，其可提供改進的靜電放電保護。
本發(fā)明的又一目的在于提供一種靜電放電保護電路，其可最小化元件模擬與模式化的復雜度。
本發(fā)明的再一目的在于提供一種靜電放電保護電路，其可選擇性地設置其島嶼，以最佳化靜電放電保護。
為了實現(xiàn)本發(fā)明的上述目的，是提供島嶼結構的數(shù)種不同設置，以改進靜電放電保護。
在一方面，金屬氧化物半導體場效應晶體管結構提供一種島嶼，其被選擇性設置于一群靜電放電保護裝置中，其用來保護電源總線、輸入接腳、輸出接腳、以及I/O接腳，以藉由最小化集成電路的模擬與模式化的復雜度來完成靜電放電的改進。在一具體實施例中，島嶼結構被設置于一靜電放電保護裝置內所被選擇的晶體管內的集電極擴散區(qū)域內，其中靜電放電保護裝置的其他晶體管則不具有島嶼結構。在另一具體實施例中，一給定的晶體管內的一些集電極區(qū)域包括島嶼結構，而相同晶體管的其他集電極區(qū)域則不包括島嶼結構。
在另一方面，島嶼結構可以被設置于一靜電放電保護裝置內的所選擇的晶體管的集電極與發(fā)射極擴散區(qū)域中。作為一非限制的范例，具有島嶼的雙導向金屬氧化物半導體晶體管結構被設置于不同電源總線之間，以供多電源集成電路使用。在一具體實施例中，供多電源集成電路使用的不同電源總線之間的島嶼結構可以具有對準間隙于不同的相鄰島嶼之間。
(4)
被使用來構成本說明書的附圖描繪了本發(fā)明的具體實施例，并且結合以下的一般說明與以下的較佳具體實施例的詳細說明，用以解釋本發(fā)明的原理。其中圖1是為一習用靜電放電保護電路的示意上視圖；圖2與圖3是為圖1的靜電放電保護電路的等效電路；圖4是為根據(jù)本發(fā)明的一具體實施例的靜電放電保護電路的示意上視圖；圖5是為根據(jù)本發(fā)明的另一具體實施例的靜電放電保護電路的示意上視圖；圖6是為根據(jù)本發(fā)明的又一具體實施例的靜電放電保護電路的示意上視圖；圖7是為根據(jù)本發(fā)明的再一具體實施例的靜電放電保護電路的示意上視圖；圖8是為根據(jù)本發(fā)明的再一具體實施例的靜電放電保護電路的示意上視圖，其被設置于一多電源的集成電路中；圖9是為圖8中的一靜電放電保護裝置N5的示意上視圖；圖10A是為沿著圖9中的電路的線A-A’所繪示的橫截面圖；圖10B是為沿著圖9中的電路的線B-B’所繪示的橫截面圖；圖11A與11B是為根據(jù)本發(fā)明的更進一步的具體實施例的靜電放電保護電路的示意上視圖12A是為沿著圖11A中的電路的線C-C’所繪示的橫截面圖；圖12B是為沿著圖11B中的電路的線D-D’所繪示的橫截面圖；圖13是為根據(jù)本發(fā)明的更進一步的一具體實施例的靜電放電保護電路的示意上視圖；圖14A是為沿著圖12A中的電路的線E-E’所繪示的橫截面圖；圖14B是為沿著圖12B中的電路的線F-F’所繪示的橫截面圖；圖15是為根據(jù)本發(fā)明的一再進一步的一具體實施例的靜電放電保護電路的示意上視圖；圖16至圖18是為圖15的靜電放電保護電路的特定元件的不同非限制實施例的布局圖式；圖19繪示圖15的電路的修改圖；以及圖20繪示圖15與圖16的電路的修改圖。
(5)具體實施方式
以下的詳細敘述將用以提供對于本發(fā)明的進一步了解，而非作為限制之用。然而，熟習此項技術的人員將明白本發(fā)明亦可適用于本詳細敘述所未提及的其他具體實施例。例如，為人熟悉或習知的數(shù)據(jù)處理技術、硬件裝置與電路不加以贅述，以免因為不必要的細節(jié)而妨礙對于本發(fā)明的了解。
本發(fā)明提供具有島嶼結構以供靜電放電保護的重要應用實例。在一具體實施例中，金屬氧化物半導體場效應晶體管提供一種島嶼結構，其被選擇性地設置于一群靜電放電保護裝置中，其用來保護電源總線、輸入接腳、輸出接腳、以及I/O接腳，以藉由最小化集成電路的模擬與模式化的復雜度來完成靜電放電的改進。在另一具體實施例中，具有島嶼的雙導向金屬氧化物半導體晶體管結構被設置于不同電源總線之間，以供多電源集成電路使用。
對于輸入電路而言，N通道金屬氧化物半導體晶體管的靜電放電保護裝置被耦合至一輸入墊與內部電路。由于N通道金屬氧化物半導體靜電放電保護晶體管的基極接地，在電路操作時其并未導通。因此，主要是集電極到基板的電容，而不是集電極電阻，將影響輸入電路的速度。
對于輸入電路內的一金屬氧化物半導體晶體管而言，集電極電容與集電極電阻都會影響輸出電路的速度。
對于耦合于電源總線之間的金屬氧化物半導體晶體管而言，集電極電容與集電極電阻都不需要在集成電路的速度/時序模擬與模式化時被予以考慮。此乃因為電源總線通常具有一大的(例如N型井到P型基板)電容，因此耦合于電源總線之間的金屬氧化物半導體晶體管的集電極電容可以被忽略。換言之，在保護電源總線的靜電放電的金屬氧化物半導體晶體管結構中所實施的島嶼結構不會對于元件模擬與與模式化增加復雜度，因為其電阻與電容均不會影響時序與速度的表現(xiàn)。
本發(fā)明所揭示的靜電放電保護裝置可以藉由使用硅化物、金屬硅化物或非硅化物的制程而被制造，并且相容于工業(yè)界的集成電路制程技術。眾所皆知地，金屬硅化物(自我對準的硅化物)制程通常代表擴散與多晶硅均具有硅化物表面。
1.島嶼的形成此時，「島嶼」這個術語將被定義。在定義該術語前，必須注意到一個島嶼通常是進行將電流的一部份從一個接點引導或轉向至一個通道的功能。
島嶼可以被視為一種將電流分流或轉向的結構或是配置。島嶼可以為一種與主動發(fā)射極/集電極(S/D)區(qū)域(部份或完全地)重疊的物理結構。在此，一主動發(fā)射極/集電極(S/D)區(qū)域可以被形成為由周圍的隔離與一通道區(qū)域所包圍的區(qū)域。島嶼也可以是一種電流路由(current-routing)結構，其不具有清楚的物理結構，例如多晶硅或場氧化物島嶼。
島嶼也可以是一個由一主動區(qū)域中的高摻雜區(qū)域所完全或部分地包圍的區(qū)域。在此，主動區(qū)域為一由一隔離區(qū)域所包圍的主動裝置區(qū)域。舉例而言，形成一主動區(qū)域的金屬氧化物半導體場效應晶體管的發(fā)射極、集電極、與基極是由一隔離(場氧化物)區(qū)域所包圍。高摻雜區(qū)域可以為一擴散區(qū)域(因為所有摻雜的離子傾向在高溫制程步驟中擴散)，其可以藉由離子布值(ionimplantation)而被形成。在此，隔離區(qū)域包括局部氧化(LOCOS)隔離與溝渠(trench)隔離。
島嶼可以具有一物理結構。非限制的范例包括實體(bulk，其可以為基板或井)上方的一介電層，或是介電層上方的一非浮動導體層。具有物理結構的島嶼的另一非限制范例為至少部份或完全地與(諸如場或雙極性裝置的)一主動射極/集極區(qū)域或是(諸如金屬氧化物半導體晶體管裝置的)一主動發(fā)射極/集電極區(qū)域重疊者。具有物理結構的島嶼的又一非限制范例是為進入由隔離區(qū)域所包圍的高摻雜區(qū)域周圍的隔離區(qū)域的類半島(peninsula-like)延伸(亦即從進入發(fā)射極/集電極或射極/集極區(qū)域的周圍隔離所延伸的島嶼)。
具有浮動導體元件的物理結構的島嶼的一非限制范例具有介電層上的一浮動導體元件，其浮動導體元件至少部份或完全地與發(fā)射極/集電極(或射極/集極)區(qū)域重疊。這種浮動導體元件亦可以同時與發(fā)射極/集電極(或射極/集極)區(qū)域以及隔離區(qū)域重疊。
對于島嶼來說，也可能不具有物理結構。作為一非限制的范例，該島嶼可以被形成為一島嶼區(qū)域。非島嶼區(qū)域與島嶼區(qū)域的差異點在于其實際上擁有不同的摻雜(例如，N+型與P型摻雜，N+型與N-型摻雜，或是只是被摻雜成不同者)，因而具有不同的電阻率。是以，這種島嶼可能具有一第二電阻率的區(qū)域，其位于具有一第一與不同電阻率的發(fā)射極/集電極(或射極/集極)區(qū)域中。作為另一非限制的范例，非島嶼區(qū)域與島嶼區(qū)域也可以用具有一硅化物或一非硅化物表面來加以區(qū)別，而不論其是否具有相同的摻雜。非島嶼區(qū)域與島嶼區(qū)域的電阻率也分別因為硅化物或非硅化物表面而有所不同。這種島嶼可以在一通常為是化物的發(fā)射極/集電極(或射極/集極)區(qū)域中包括一非硅化物區(qū)域。
2.全晶片靜電放電保護的具體實施例簡化一全芯片(full-chip)靜電放電保護的方法在一方面是為只有在電源總線的靜電放電保護裝置(例如N通道金屬氧化物半導體或場裝置晶體管)的N+型擴散區(qū)域應用島嶼結構。施加至集成電路接腳的靜電放電能量的一實際部分可以通過順向偏壓一拉起動作(pull-up)二極管(如圖4所示)，或是通過一pull-up P通道金屬氧化物半導體晶體管的一寄生P+/N型井二極管(如圖5所示)而被傳送至一電源總線。實驗結果顯示，當電源總線的靜電放電保護裝置在集電極擴散區(qū)域中具有一島嶼結構時，習用的輸入接腳的靜電放電保護裝置(諸如，N通道金屬氧化物半導體晶體管)的2.5至3kV的靜電放電保護位準可以被提升至4至5kV。因此，本發(fā)明提出選擇性地應用島嶼結構于集成電路的靜電放電保護裝置的集電極擴散區(qū)域中，以在不增加不必要的元件模式化復雜度的條件下達到靜電放電的改進。
圖4至圖7繪示四個不同具體實施例，其說明了用來保護電源總線、輸入接腳與輸出接腳的不同島嶼結構。
圖4繪示根據(jù)本發(fā)明的一具體實施例，其中一輸入接腳的靜電放電保護N通道金屬氧化物半導體晶體管在其集電極擴散區(qū)域中并不具有任何島嶼結構，而一電源總線的靜電放電保護N通道金屬氧化物半導體晶體管在其集電極擴散區(qū)域中具有一島嶼結構。由于該輸入接腳的靜電放電結構在其集電極擴散區(qū)域中并不包括任何島嶼結構，其集電極電容以及輸入墊電容不會增加，因而簡化了元件或電路的模式化。請參閱圖4，電源總線的靜電放電保護裝置(N通道金屬氧化物半導體晶體管N3)具有一通過一選用電阻R3而耦合至電源總線VSS的基極、一耦合至電源總線VSS的發(fā)射極、以及一耦合至電源總線VDD的集電極，其中一島嶼結構I1(由圓圈中的叉所表示)被提供于電源總線的靜電放電保護裝置(N通道金屬氧化物半導體晶體管N3)的集電極區(qū)域中。此外，輸入接腳的靜電放電保護N通道金屬氧化物半導體晶體管(N通道金屬氧化物半導體晶體管N1)具有一基極與一發(fā)射極，其中每一者被耦合至VSS，以及一被耦合至輸入墊P的集電極。一二極管D1的陽極亦被耦合至輸入墊P。二極管D1的陰極被耦合至VDD。因此，輸入接腳的靜電放電保護N通道金屬氧化物半導體晶體管(N通道金屬氧化物半導體晶體管N1)的集電極區(qū)域內并沒有島嶼結構。N通道金屬氧化物半導體晶體管N2與二極管D2以類似于N通道金屬氧化物半導體晶體管N1與二極管D1的方式，被耦合至電源總線VSS與VDD，并且作為次要靜電放電保護元件。輸入墊P通過一電阻R1而被耦合至一內部電路的一第一輸入基極X。
圖5繪示根據(jù)本發(fā)明的另一具體實施例，其中一輸出的N通道金屬氧化物半導體晶體管在其集電極擴散區(qū)域中并不具有島嶼結構，而一電源總線的靜電放電保護N通道金屬氧化物半導體晶體管在其集電極擴散區(qū)域中具有一島嶼結構。由于該輸出的N通道金屬氧化物半導體晶體管在其集電極擴散區(qū)域中并不包括島嶼結構，其集電極電容以及相關的輸出墊或I/O墊電容不會增加，因而簡化了元件或電路的模式化。請參閱圖5，電源總線的靜電放電保護裝置(N通道金屬氧化物半導體晶體管N3)具有一基極與一發(fā)射極，其每一者均被耦合至電源總線VSS，以及一耦合至電源總線VDD的集電極，其中一島嶼結構12被提供于電源總線的靜電放電保護裝置(N通道金屬氧化物半導體晶體管N3)的集電極區(qū)域中。輸出接腳的靜電放電保護裝置(N2)具有一被耦合至VSS的發(fā)射極，以及一被耦合至P通道金屬氧化物半導體晶體管P2的集電極。P通道金屬氧化物半導體晶體管P2的發(fā)射極。被耦合至電源總線VDD。輸出墊OP被耦合至N通道金屬氧化物半導體晶體管N2與P通道金屬氧化物半導體晶體管P2之間的節(jié)點。在此N通道金屬氧化物半導體晶體管N2與P通道金屬氧化物半導體晶體管P2一起形成一個輸出緩沖器，而且在輸出接腳的靜電放電保護裝置(N2)的集電極區(qū)域內并沒有島嶼結構。
圖6繪示根據(jù)本發(fā)明的另一具體實施例，其中一輸入接腳的靜電放電保護電路使用puIl-down二極管，而不是pull-down N通道金屬氧化物半導體晶體管，而一電源總線的靜電放電保護N通道金屬氧化物半導體晶體管在其集電極擴散區(qū)域中具有一島嶼結構。由于該輸入接腳的靜電放電結構并不包括任何在擴散區(qū)域內具有島嶼結構的N通道金屬氧化物半導體晶體管，其輸入墊電容不會增加，因而簡化了元件或電路的模式化。圖6的電路非常類似于圖4的，除了N通道金屬氧化物半導體晶體管N1與N2已經分別由pull-down二極管D3與D4所取代。因此，電源總線的靜電放電保護裝置(N3)的集電極區(qū)域中被提供有一島嶼結構，但是輸入墊并不包括任何具有與的耦合的島嶼結構的N通道金屬氧化物半導體晶體管。
必須注意的是，輸入/輸出(I/O)接腳與輸出接腳的靜電放電保護通常比輸入接腳的靜電放電保護更為可靠，其乃因為輸入/輸出接腳具有較大的輸出緩沖器，其加速靜電放電能量的散逸。輸入接腳并未連接至輸出緩沖器，而且通常使用一種小于用于輸入/輸出(I/O)接腳的靜電放電保護電路的靜電放電保護電路，以最佳化芯片面積。因此，要達到輸入/輸出接腳以及輸入接腳之間，或是輸出接腳以及輸入接腳之間的均勻的靜電放電保護位準，必須提供一種島嶼結構于一輸入接腳的N通道金屬氧化物半導體晶體管的集電極區(qū)域中，而不是一輸出晶體管的集電極區(qū)域中。舉例來說，對于一個集成電路而言，輸出接腳可能具有3.5kV的靜電放電保護位準，而輸入接腳可能具有2.5kV的靜電放電保護位準。如果島嶼被提供于輸入接腳的集電極中，兩種接腳均可達到3.5kV的保護位準，而獲得較均勻的靜電放電保護。
因此，圖7繪示根據(jù)本發(fā)明的再一具體實施例，其中一輸出的N通道金屬氧化物半導體晶體管(N2)在其集電極擴散區(qū)域中并不具有島嶼結構，而一輸入接腳的靜電放電保護N通道金屬氧化物半導體晶體管(N1)在其集電極擴散區(qū)域中具有一島嶼結構。此種配置允許輸入接腳與輸出接腳達到類似的靜電放電保護位準。此外，輸出晶體管電容與電阻不會增加，因而簡化了元件或電路的模式化。此外，由于島嶼結構改善了N通道金屬氧化物半導體晶體管N1的靜電放電表現(xiàn)，N通道金屬氧化物半導體晶體管N1可以被作得更小，使得電容的整體輸入不會增加，盡管N通道金屬氧化物半導體晶體管N1的集電極區(qū)域中存在有島嶼結構。請參閱圖7，其輸出側以類似于圖5的配置方式，包括P通道金屬氧化物半導體晶體管P2、N通道金屬氧化物半導體晶體管N2、以及輸出墊OP，其中N通道金屬氧化物半導體晶體管N2的集電極擴散區(qū)域中并不具有島嶼結構。輸入側包括N通道金屬氧化物半導體晶體管N1，其具有均耦合至VSS的一基極與一發(fā)射極、以及一耦合至一pull-up P通道金屬氧化物半導體晶體管P1的集電極的集電極，該P通道金屬氧化物半導體晶體管P1具有一耦合至VDD的發(fā)射極。一島嶼結構I3被提供于N通道金屬氧化物半導體晶體管N1的集電極區(qū)域中。此外，另一島嶼結構I33被提供于P通道金屬氧化物半導體晶體管P1的集電極中。輸入墊P亦通過一電阻R1而被連接至一內部電路X以及一次要靜電放電保護元件N3的集電極，其基極與發(fā)射極均被耦合至VSS。
3.雙導向金屬氧化物半導體場效應晶體管圖8顯示一種多電源集成電路的范例，其具有一對VDDH/VSS2電源總線以及一對VDDH/VSS1電源總線。舉例來說，VDDH可以為3.3V，VDDL可以為2.5V，而且VSS1與VSS2在電路操作時均可以處于接地電位，但為了雜訊隔離的目的，其彼此不直接相連接。因此需要至少一個靜電放電保護裝置于電源總線VDDH與VDDL之間。是以，在電源總線VDDH與VDDL之間可以提供兩個島嶼結構I6與I7，該電源總線VDDH與VDDL具有另外兩個島嶼結構I4與I5。島嶼結構I4執(zhí)行相同于圖5的島嶼結構I2的功能，而島嶼結構I5則執(zhí)行相同于圖4的島嶼結構I2的功能。
在圖8的電路中，一輸入側具有N通道金屬氧化物半導體晶體管N1、N通道金屬氧化物半導體晶體管N3以及P通道金屬氧化物半導體晶體管P3，其以類似于圖7中的方式而被耦合于VDDL與VSS1之間，而且其中輸入墊P通過一電阻R1而被耦合至一輸入電路以及一次要靜電放電保護元件N3的集電極，而N3的基極與發(fā)射極均被耦合至VSS1。一輸出側具有N通道金屬氧化物半導體晶體管N2與P通道金屬氧化物半導體晶體管P2，其被耦合于VDDH與VSS2之間，其中輸出墊OP被耦合至N通道金屬氧化物半導體晶體管N2與P通道金屬氧化物半導體晶體管P2之間的一節(jié)點。圖8的電路亦包括三個額外的靜電放電保護裝置，即N通道金屬氧化物半導體晶體管N4、N5與N6。N通道金屬氧化物半導體晶體管N4具有一通過一電阻R4而被耦合至VSS2的基極、一被耦合至VSS2的發(fā)射極、以及一被耦合至VDDH的集電極，其中一島嶼結構I4(以圓圈內的叉來標示)被提供于N通道金屬氧化物半導體晶體管N4的集電極擴散區(qū)域中。另一N通道金屬氧化物半導體晶體管N6具有一通過一電阻R3而被耦合至VSS1的基極、一被耦合至VSS1的發(fā)射極、以及一被耦合至VDD的集電極，其中一島嶼結構I5被提供于N通道金屬氧化物半導體晶體管N6的集電極擴散中。第三N通道金屬氧化物半導體晶體管N5具有一被耦合至VSS1、VSS2、或VDDL的基極節(jié)點，其中一第一發(fā)射極/集電極區(qū)域被耦合至VDDH(例如3.3V)，而且一第二發(fā)射極/集電極區(qū)域被耦合至VDDL(例如2.5V)。一島嶼結構I6被提供于N通道金屬氧化物半導體晶體管N5的第一發(fā)射極/集電極區(qū)域，而且另一島嶼結構I7被提供于N通道金屬氧化物半導體晶體管N5的第二發(fā)射極/集電極區(qū)域。二極管D1與D2被設置于VSS1與VSS2之間，以作為用來消除VSS1與VSS2之間的雜訊的緩沖器，但會有靜電放電電流通過該緩沖器。
圖9繪示雙導向金屬氧化物半導體場效應晶體管的布局的范例，其在N通道金屬氧化物半導體晶體管N5的第一與第二發(fā)射極/集電極區(qū)域中具有實際上的島嶼結構。該金屬氧化物半導體場效應晶體管是為一具有兩只指狀基極G1與G2的多指狀基極結構。其第一發(fā)射極/集電極區(qū)域(標示為S/D#1)設置于兩只指狀基極G1與G2之間。在兩只指狀基極G1與G2的外側則為該第二發(fā)射極/集電極區(qū)域，其是藉由通過金屬線連接與金屬對擴散接點而連接次區(qū)域S/D#2A與S/D#2B所形成。
如圖9所示，島嶼結構在第一與第二發(fā)射極/集電極區(qū)域中包括一個顯著或龐大數(shù)目的島嶼。舉例來說，如圖9所示，在第一與第二發(fā)射極/集電極區(qū)域中可以具有相同數(shù)目的島嶼，或者在第一與第二發(fā)射極/集電極區(qū)域中可以具有相同列(例如兩列)的島嶼。此外，金屬氧化物半導體場效應晶體管在第一與第二發(fā)射極/集電極區(qū)域的每一者中可以粗略地具有對稱的島嶼結構。該結構特別適用于雙導向靜電放電保護元件中。舉例來說，其可以被連接于VDDH(3.3V)的電源總線與VDDL(2.5V)的電源總線之間以進行多電源集成電路的電源接腳的靜電放電保護。在這種情形下，高靜電放電所產生的高電壓可能發(fā)生于接腳的VDDH/VDDL對或是VDDL/VDDH對的任一方向。
實驗結果顯示，盡管集電極區(qū)域內的數(shù)個島嶼可以顯著地改善靜電放電保護位準，發(fā)射極區(qū)域內的島嶼陣列可能在某種程度上降低靜電放電改善的程度。此是因為發(fā)射極區(qū)域內的島嶼會增加發(fā)射極端的電阻，其會在靜電放電發(fā)生時提高發(fā)射極擴散區(qū)域的電位。必須注意的是，對于即將被觸發(fā)至突覆狀態(tài)以吸收靜電放電能量的N通道金屬氧化物半導體場效應晶體管靜電放電保護裝置來說，P型基板到N+型發(fā)射極接面必需更提高以被順向偏壓。是以，如果發(fā)射極電位被提高，將難以進入突覆狀態(tài)。因此，對于靜電放電保護來說，發(fā)射極端的島嶼必須不增加發(fā)射極電阻。
圖9的布局藉由對準與發(fā)射極以及集電極區(qū)域內的基極相鄰的島嶼間之間隙，而降低由于在SD#1、SD#2A、與SD#2B內的島嶼陣列所造成的擴散電阻增加的效應。請注意到，如果VDDH高于VDDL，SD#1可以被視為集電極區(qū)域，SD#2A與SD#2B可以被視為發(fā)射極區(qū)域。這點亦可以說明(但并沒有必要)發(fā)射極以及集電極區(qū)域內的島嶼也被對準。因此，靜電放電電流將從集電極區(qū)域內的相鄰島嶼之間之間隙，經過基極通道以及發(fā)射極區(qū)域上的相鄰島嶼之間的另一間隙而流向發(fā)射極區(qū)域的接點。結果，由于島嶼所增加的發(fā)射極電阻會因而減小，使得靜電放電表現(xiàn)獲得改善。圖10B是為沿著圖9中的電路的線B-B’所繪示的橫截面圖，其繪示發(fā)射極與集電極內的相鄰島嶼之間之間隙。圖10A是為沿著圖9中的電路的線A-A’所繪示的橫截面圖，其繪示發(fā)射極與集電極內的對準著島嶼。由于分布集電極電阻的增加對于改善具有硅化物的發(fā)射極/集電極區(qū)域的N通道金屬氧化物半導體場效應晶體管的靜電放電表現(xiàn)來說十分重要，而發(fā)射極電阻的增加傾向減少靜電放電的改善的程度，因此圖9中所示的布局配置提供一種適用來作為靜電放電保護裝置的結構，即使是發(fā)射極與集電極端對調(以進行雙導向靜電放電保護)。
4.具有場隔離島嶼的N通道金屬氧化物半導體場效應晶體管圖11A顯示一種適用于雙導向靜電放電保護的可替代的N通道金屬氧化物半導體晶體管。圖11A內的島嶼是為場隔離島嶼，其是由N通道金屬氧化物半導體場效應晶體管周圍的隔離區(qū)域所形成并且圖案化。圖11A的布局具有間隙對準的特色與優(yōu)點，其類似于圖9所揭露的兩列島嶼設置于基極通道的兩側。圖11B顯示另一種適用于雙導向靜電放電保護的范例，其基本上具有類似于圖11A所示者的布局，除了沒有間隙對準的特色與優(yōu)點。在圖11B中，基極通道的一側的島嶼是與互相基極通道的另一側上的相鄰島嶼之間之間隙對準。圖11A內的布局提供島嶼，其對于多晶硅基極的任一側為對稱，而圖11B內的布局提供島嶼，其對于多晶硅基極的任一側并不對稱。圖12A與12B是分別為沿著圖11A中的電路的線C-C’與線D-D’所繪示的橫截面圖。隔離區(qū)域的范例可以藉由局部氧化法或溝渠隔離而被形成。
5.具有島嶼以進行雙導向靜電放電保護的場裝置圖13繪示一種場裝置(filed device)，以用來作為一種靜電放電保護元件，其被建構有一由場氧化物所形成的狹帶或通道(或是，相同效果的溝渠)位于兩相鄰的N+型擴散區(qū)域之間，并且具有被提供于該第一與第二擴散區(qū)域內的島嶼。圖14A與14B分別繪示圖13沿著線E-E’與F-F’的橫截面圖。場裝置可以用來作為具有集極/通道(基極)/射極的靜電放電保護裝置，其等效于金屬氧化物半導體場效應晶體管靜電放電保護裝置的集電極/通道(基極)/發(fā)射極。圖13、14A與14B可以用來作為電源總線之間的雙導向靜電放電保護裝置，其類似于圖9至圖12B內所揭露的結構。
6.輸入/輸出(I/O)墊圖15繪示本發(fā)明的另一具體實施例，其類似圖7的具體實施例，除了輸入墊P與輸出墊OP已經由一個輸入/輸出(I/P)墊。如圖7所示，輸出的N通道金屬氧化物半導體場效應晶體管(N2)在集電極擴散區(qū)域并不具有島嶼結構，而輸入保護的N通道金屬氧化物半導體場效應晶體管(N1)在集電極擴散區(qū)域具有島嶼結構。類似地，輸出的P通道金屬氧化物半導體場效應晶體管(P2)在集電極擴散區(qū)域并不具有島嶼結構，而輸入保護的P通道金屬氧化物半導體場效應晶體管(P1)在集電極擴散區(qū)域具有島嶼結構。如上所述，所選擇的晶體管的集電極區(qū)域內的島嶼配置簡化了模式化的工作并且在改善靜電放電保護的表現(xiàn)下仍然最大化輸出晶體管的驅動能力。參閱圖15，輸出側包括P通道金屬氧化物半導體場效應晶體管P2與N通道金屬氧化物半導體場效應晶體管N2，其中在該P通道金屬氧化物半導體場效應晶體管P2與N通道金屬氧化物半導體場效應晶體管N2的集電極中均不含有島嶼結構。在輸出側則包括N通道金屬氧化物半導體場效應晶體管N1，其具有一基極與一發(fā)射極，均連接至VSS。N通道金屬氧化物半導體場效應晶體管N1亦包括一耦合至P通道金屬氧化物半導體場效應晶體管P1集電極的集電極，其中該P通道金屬氧化物半導體場效應晶體管P1包括一耦合至VDD的發(fā)射極。一島嶼結構134被提供于N通道金屬氧化物半導體場效應晶體管N1的集電極中。此外，另一島嶼結構135可被選擇性地提供于P通道金屬氧化物半導體場效應晶體管P1的集電極中。輸入/輸出墊IO也被耦合至P通道金屬氧化物半導體場效應晶體管P2與N通道金屬氧化物半導體場效應晶體管N2之間的節(jié)點，并且通過一電阻器R1與次要靜電放電保護元件N通道金屬氧化物半導體場效應晶體管N3的集電極而被耦合至一內部電路X1，該N通道金屬氧化物半導體場效應晶體管N3的基極與發(fā)射極均被耦合至VSS。輸入/輸出墊IO也被耦合至P通道金屬氧化物半導體場效應晶體管P1與N通道金屬氧化物半導體場效應晶體管N1的集電極。
當節(jié)點K1的信號(被耦合至P通道金屬氧化物半導體場效應晶體管P2)是為高位準而且節(jié)點K2的信號(被耦合至N通道金屬氧化物半導體場效應晶體管N2)是為低位準時，N通道金屬氧化物半導體場效應晶體管N2與P通道金屬氧化物半導體場效應晶體管P2均被截止。在此狀態(tài)下，輸出緩沖器(N2/P2)處于一個所謂的「三重狀態(tài)」(tri-state)并且輸入/輸出墊(I/O)用來作為一輸入墊，而且N通道金屬氧化物半導體場效應晶體管N1與P通道金屬氧化物半導體場效應晶體管P1是為輸入的靜電放電保護裝置。
圖16繪示金屬氧化物半導體場效應晶體管N1、N2或側式雙極性裝置的平行連接，其取決于基極G1至G8是為多晶硅基極或隔離狹帶。如果基極G1至G8是為隔離狹帶，其可采用圖13所示的形式并且可以由相同的結構來形成環(huán)繞隔離區(qū)域(由場氧化物或溝渠隔離所形成)，而且側式雙極性裝置具有S1至S5的射極區(qū)域以及D1至D4的集極區(qū)域。如果基極G1至G8是為多晶硅基極，S1至S5為金屬氧化物半導體場效應晶體管的發(fā)射極而且D1至D4為集電極區(qū)域。如圖16所示，在相同主動區(qū)域內，島嶼結構可以被選擇性地設置于若干集電極或集極區(qū)域內，而沒有在其他集電極或集極區(qū)域內。舉例而言，島嶼結構134被提供于鄰近主動區(qū)域末端的集電極或集極區(qū)域D1與D4內，而不是在鄰近主動區(qū)域中心的集電極或集極區(qū)域D2與D3內。由于島嶼結構有增加集極/集電極區(qū)域的電容或電阻的趨勢，所選擇的集極/集電極區(qū)域內的島嶼結構的選擇位置將會在最大化靜電放電保護的情況下將電容最小化。
如果基極G1至G8為多晶硅基極，而且當基極G3至G6被耦合至信號節(jié)點K2并且基極G1、G2、G7與G8被耦合至VSS電源總線時，圖16內的結構形成圖15所示的靜電放電保護電路的晶體管N1與N2。換言之，圖15中的輸入保護的晶體管N1是由具有基極G1、G2、G7與G8、發(fā)射極S1、S2、S4與S5以及集電極D1至D4的晶體管所形成。此外，圖15的輸出晶體管N2是由具有基極G3至G6、發(fā)射極S2至S4以及集電極D2至D3的晶體管所形成。在本情況中，集電極節(jié)點被耦合至輸入/輸出墊，而且發(fā)射極節(jié)點被耦合至VSS總線。
圖15的晶體管P1與P2也可以以圖16所示的方式而被實現(xiàn)，除了基極G1、G2、G7與G8被連接至VDD而且基極G3至G6被連接至節(jié)點K1的外。
圖17繪示類似于圖16的靜電放電保護結構，除了一保護環(huán)GR被提供于主動區(qū)域周圍而且島嶼結構被設置于集電極區(qū)域(諸如，D2)內的外，其中該集電極區(qū)域位于主動區(qū)域的中心。保護環(huán)GR可以由P型井或P型基板內的P+型擴散區(qū)域所構成的環(huán)型狹帶所形成。當G1至G6為多晶硅基極，G3至G4被耦合至VSS電源總線，G1、G2、G5與G6被耦合至信號節(jié)點K2，所有的集電極節(jié)點被耦合至輸入/輸出墊，而且所有的發(fā)射極節(jié)點被耦合至VSS電源總線時，圖17的結構形成圖15的靜電放電保護電路。此外，晶體管N1在總通道寬度方面可以小于晶體管N2。保護環(huán)GR可以被提供于圖16的主動區(qū)域周圍。
圖18繪示類似于圖17的靜電放電保護結構，除了具有基極G3與G4以及相關的集電極/發(fā)射極(集極/射極)區(qū)域的晶體管被提供一第一主動區(qū)域A1內，以及具有基極G1、G2、G5與G6以及相關的集電極/發(fā)射極(集極/射極)區(qū)域的晶體管被提供一第二主動區(qū)域A2內的外，其中第二主動區(qū)域A2是與第一主動區(qū)域A1不同而且分離。如圖16與圖17所繪示者，具有基極G3與G4的晶體管可以形成圖15、圖19以及以下的圖19中的晶體管N1，而且具有基極G1、G2、G5與G6的晶體管可以形成圖15、圖19以及以下的圖19中的晶體管N2。
圖19繪示圖15的電路的可能的修改。在圖19中，P通道金屬氧化物半導體場效應晶體管P1、電阻R1、N通道金屬氧化物半導體場效應晶體管N3、與內部電路X1均不再予以贅述，而且N通道金屬氧化物半導體場效應晶體管N1仍然具有被耦合至輸入/輸出I/O墊(其亦可為一輸出墊)的集電極。島嶼結構134也可以被提供于N通道金屬氧化物半導體場效應晶體管N1的集電極區(qū)域內，而P通道金屬氧化物半導體場效應晶體管P2與N通道金屬氧化物半導體場效應晶體管N2的集電極區(qū)域內則不被提供任何島嶼結構。如圖19所繪示者，N通道金屬氧化物半導體場效應晶體管N1是為輸出N通道金屬氧化物半導體場效應晶體管N2的觸發(fā)裝置。當島嶼結構134由多晶硅或隔離所構成時，而且由于島嶼角落處的擴散接面場擁擠(field-crowding)效應，晶體管N1的集電極區(qū)域內的島嶼結構134可以具有比晶體管N2(其不具有島嶼結構)較低的靜電放電觸發(fā)電壓。是以，在靜電放電發(fā)生時，晶體管N1首先被觸發(fā)，而且一旦晶體管N1被觸發(fā)，流動于基板內的過量載子會促使觸發(fā)晶體管N2。在圖19中，晶體管N2為靜電放電(自我)保護裝置，而晶體管N1為觸發(fā)裝置。通常，靜電放電觸發(fā)裝置(在此為晶體管N1)較小于靜電放電保護裝置(在此為晶體管N2)。
圖20的電路類似于圖15與19所示的電路，除了晶體管N2為一輸入保護的晶體管的外。詳而言的，輸入墊被耦合至晶體管N2的集電極。再次地，島嶼結構134可以被提供于晶體管N1的集電極區(qū)域內，而晶體管N2的集電極區(qū)域內則不被提供任何島嶼結構，使得晶體管N1可以被用來作為晶體管N2的觸發(fā)裝置。圖20所示的配置方式改進了晶體管N2作為輸入墊的靜電放電操作裝置的效果，而不需要增加輸入電路模式化的復雜度。此乃因為隨著晶體管N1被觸發(fā)而有大量載子被注入基板，使得晶體管N2亦可被觸發(fā)。因此，具有晶體管N1時的晶體管N2可以比沒晶體管N1時有更輕易地被觸發(fā)。
為了進一步描述本發(fā)明所提供的彈性，圖16至18所繪示的布局原理也可以被應用于圖19與圖20中的晶體管N1與N2。
此外，圖15、圖19與圖20中的晶體管N1與N2較佳地被彼此相鄰地配置，使得晶體管N1(其集電極區(qū)域內具有島嶼結構)可以作為晶體管N2的有效的觸發(fā)裝置，以改善整體的靜電放電表現(xiàn)。此外，圖19與圖20中的晶體管N1與N2也可以由一保護環(huán)所環(huán)繞，該保護環(huán)可以類似于圖17與圖18中的保護環(huán)GR。藉由這種配置，(在晶體管N1已由一靜電放電脈沖所觸發(fā)后)晶體管N1所產生的少數(shù)載子可以更有效地觸發(fā)其他晶體管N2，以改善整體的靜電放電表現(xiàn)。由此觀的，P+型的保護環(huán)GR通常促進流動于基板內的少數(shù)載子被收集，以避免在裝置操作時可能的閉鎖(latch up)現(xiàn)象。
本發(fā)明的附圖與描述以較佳實施例說明如上，僅用于藉以幫助了解本發(fā)明的實施，非用以限定本發(fā)明的精神，而熟悉此領域技術人員于領悟本發(fā)明的精神后，在不脫離本發(fā)明的精神范圍內，當可作種種的等效變化或替換，其專利保護范圍由后附的權利要求所限定。
權利要求
1.一種集成電路裝置，其特征在于，包括一基板；一耦合至一第一集成電路接腳的第一節(jié)點；一耦合至一第二集成電路接腳的第二節(jié)點；一耦合至該第一節(jié)點的第一靜電放電保護裝置；以及一耦合至該第二節(jié)點的第二靜電放電保護裝置；其中每一靜電放電保護裝置包括一半導體晶體管結構，其具有一集電極區(qū)域、一發(fā)射極區(qū)域以及一通道形成于該集電極與該發(fā)射極之間；而且該第一靜電放電保護裝置的該集電極包括至少一個島嶼，而且該第二靜電放電保護裝置的該集電極不包括任何島嶼。
2.如權利要求1所述的裝置，其特征在于，該至少一個島嶼是由隔離架構所形成。
3.如權利要求1所述的裝置，其特征在于，該至少一個島嶼具有一個結構，其至少部分地與一主動發(fā)射極/集電極區(qū)域重疊。
4.如權利要求1所述的裝置，其特征在于，該至少一個島嶼具有一個結構，其至少部分地由一主動區(qū)域內的一高摻雜區(qū)域所包圍。
5.如權利要求1所述的裝置，其特征在于，該至少一個島嶼包括一摻雜區(qū)域，其具有不同于一相鄰的不具有島嶼的區(qū)域的摻雜分布。
6.如權利要求1所述的裝置，其特征在于，該至少一個島嶼包括一導通區(qū)域，其具有不同于一相鄰的不具有島嶼的區(qū)域的電阻率。
7.如權利要求1所述的裝置，其特征在于，一介電質部分是形成于該通道上。
8.如權利要求1所述的裝置，其特征在于，一多晶硅基極是形成于該介電質部分的上方。
9.如權利要求1所述的裝置，其特征在于，該第一集成電路接腳被耦合至一電源總線接腳，而且該第二集成電路接腳是為一輸入接腳。
10.如權利要求1所述的裝置，其特征在于，該第一集成電路接腳被耦合至一電源總線接腳，而且該第二集成電路接腳是為一輸出接腳。
11.如權利要求1所述的裝置，其特征在于，該第一集成電路接腳被耦合至一電源總線接腳，而且該第二集成電路接腳是為一非電源總線接腳。
12.如權利要求1所述的裝置，其特征在于，該第一集成電路接腳是為一輸入接腳，而且該第二集成電路接腳是為一輸出接腳。
13.如權利要求1所述的裝置，其特征在于，該第一集成電路接腳與該集成電路接腳是為相同的接腳，其中通過一電阻而被耦合至一內部電路與該第二節(jié)點的該第一節(jié)點被耦合至一第一靜電放電保護裝置，其是為一輸出晶體管。
14.如權利要求13所述的裝置，其特征在于，還包括一第二靜電放電保護裝置，其是與該第一靜電放電保護裝置相鄰。
15.如權利要求1所述的裝置，其特征在于，該裝置包括一主動區(qū)域，而且該第一與該第二靜電放電保護裝置均被配置于相同的主動區(qū)域中。
16.一種集成電路裝置，其具有一基板與一具有組合式晶體管的靜電放電保護裝置，其特征在于，包括數(shù)個集電極區(qū)域，形成于該基板中，該數(shù)個集電極區(qū)域包括一第一組集電極區(qū)域與一第二組集電極區(qū)域；其中該第一組集電極區(qū)域的每一者包括至少一島嶼，而且該第二組集電極區(qū)域的每一者則不具有任何島嶼；以及其中該組合式晶體管被耦合于一第一節(jié)點與一第二節(jié)點之間，該第一組與該第二組集電極區(qū)域被耦合至該第一節(jié)點。
17.如權利要求16所述的裝置，其特征在于，該晶體管包括一主動區(qū)域，其具有一第一端與一第二端，其中該第一組集電極區(qū)域被設置相鄰于該主動區(qū)域的該第一端與該第二端。
18.如權利要求16所述的裝置，其特征在于，該晶體管包括一主動區(qū)域，其具有一中心部分，其中該第一組集電極區(qū)域被設置于該中心部分內。
19.如權利要求16所述的裝置，其特征在于，還包括一保護環(huán)于該基板中，其包圍該第一與該第二組集電極區(qū)域。
20.如權利要求16所述的裝置，其特征在于，還包括一第一主動區(qū)域與一第二主動區(qū)域，其中該第一組集電極區(qū)域被設置于該第一主動區(qū)域內，而且該第二組集電極區(qū)域被設置于該第二主動區(qū)域內。
21.一種集成電路裝置，其具有一組合式雙極性晶體管，其特征在于，包括數(shù)個射極區(qū)域，包括一第一組射極區(qū)域與一第二組射極區(qū)域；其中該第一組射極區(qū)域的每一者包括至少一島嶼，而且該第二組射極區(qū)域的每一個則不具有任何島嶼；以及其中該組合式雙極性晶體管被耦合于一第一節(jié)點與一第二節(jié)點之間，其中該第一組與該第二組射極區(qū)域被耦合至該第一節(jié)點。
22.一種集成電路裝置，其特征在于，包括一基板；一靜電放電保護裝置，其具有一晶體管，包括一第一擴散區(qū)域，其被形成于該基板中；一第二擴散區(qū)域，其被形成于該基板中；一通道，其被形成于該第一與該第二發(fā)射極/集電極擴散區(qū)域之間；一第一群島嶼，其被提供于該第一擴散區(qū)域中；一第二群島嶼，其被提供于該第二擴散區(qū)域中；其中該第一群島嶼具有相同于該第二群島嶼的島嶼數(shù)目。
23.如權利要求22所述的裝置，其特征在于，該第一群島嶼具有一列島嶼，而且該第二群島嶼具有一列島嶼。
24.如權利要求22所述的裝置，其特征在于，該第一群島嶼具有兩列島嶼，而且該第二群島嶼具有兩列島嶼。
25.如權利要求22所述的裝置，其特征在于，該第一群與該第二群島嶼的每一者藉由一間隙而與一相鄰島嶼分離，中該第一群與第二群島嶼被設置于一種方式，其形成一第一組間隙于該第一擴散區(qū)域內的該島嶼中，以及一第二組間隙于該第二擴散區(qū)域內的該島嶼中，中該第一組間隙被對準至該第二組間隙。
26.如權利要求25所述的裝置，其特征在于，該第一組與該第二組對準的間隙形成一直接路徑以讓電流從該第一區(qū)域流至該第二區(qū)域。
27.如權利要求22所述的裝置，其特征在于，該第一群島嶼是與該第二群島嶼對稱。
28.如權利要求22所述的裝置，其特征在于，該第一群與該第二群島嶼的每一者藉由一間隙而與一相鄰島嶼分離，其中該第一群與第二群島嶼被設置于一種方式，其形成一組間隙于該第一擴散區(qū)域內的該島嶼中以及一組島嶼于該第二擴散區(qū)域中，其中該組間隙之間隙被對準至該第二擴散區(qū)域中的該組島嶼的島嶼。
29.如權利要求22所述的裝置，其特征在于，該第一與該第二區(qū)域被設置而具有數(shù)列個島嶼，其中該第一與該第二區(qū)域內的每一列的島嶼被對準至一相鄰列的島嶼。
30.如權利要求22所述的裝置，其特征在于，該第一群與該第二群島嶼的每一者被設置而具有數(shù)列個島嶼，其中該第一群島嶼內的島嶼的列數(shù)是相同于該第二群島嶼內的島嶼的列數(shù)。
31.一種集成電路裝置，其特征在于，包括一基板；一靜電放電保護裝置，其具有一晶體管，包括一第一擴散區(qū)域，其被形成于該基板中；一第二擴散區(qū)域，其被形成于該基板中；一通道，其被形成于該第一與該第二發(fā)射極/集電極擴散區(qū)域之間；一第一群島嶼，其被提供于該第一擴散區(qū)域中；一第二群島嶼，其被提供于該第二擴散區(qū)域中；其中該第一群與該第二群島嶼的每一者具有至少兩列島嶼。
32.如權利要求31所述的裝置，其特征在于，該第一群島嶼具有相同于該第二群島嶼的島嶼列數(shù)。
33.如權利要求31所述的裝置，其特征在于，該第一群島嶼具有兩列島嶼，而且該第二群島嶼具有兩列島嶼。
34.如權利要求31所述的裝置，其特征在于，該第一群與該第二群島嶼的每一者藉由一間隙而與一相鄰島嶼分離，其中該第一群與第二群島嶼被設置于一種方式，其形成一第一組間隙于該第一擴散區(qū)域內的該島嶼中，以及一第二組間隙于該第二擴散區(qū)域內的該島嶼中，其中該第一組間隙被對準至該第二組間隙。
35.如權利要求34所述的裝置，其特征在于，該第一組與該第二組對準的間隙形成一直接路徑以讓電流從該第一區(qū)域流至該第二區(qū)域。
36.如權利要求31所述的裝置，其特征在于，該第一群島嶼是與該第二群島嶼對稱。
37.如權利要求31所述的裝置，其特征在于，該第一群與該第二群島嶼的每一者藉由一間隙而與一相鄰島嶼分離，其中該第一群與第二群島嶼被設置于一種方式，其形成一組間隙于該第一擴散區(qū)域內的該島嶼中以及一組島嶼于該第二擴散區(qū)域中，其中該組間隙之間隙被對準至該第二擴散區(qū)域中的該組島嶼的島嶼。
38.如權利要求31所述的裝置，其特征在于，該第一與該第二區(qū)域內的每一列的島嶼被對準至一相鄰列的島嶼。
39.如權利要求31所述的裝置，其特征在于，該第一群島嶼內的島嶼的列數(shù)是相同于該第二群島嶼內的島嶼的列數(shù)。
全文摘要
一種含有靜電放電保護裝置的集成電路裝置，包括一基板；一耦合至一第一集成電路接腳的第一節(jié)點；一耦合至一第二集成電路接腳的第二節(jié)點；一耦合至該第一節(jié)點的第一靜電放電保護裝置；以及一耦合至該第二節(jié)點的第二；其中每一靜電放電保護裝置包括一半導體晶體管結構，其具有一集電極區(qū)域、一發(fā)射極區(qū)域以及一通道形成于該集電極與該發(fā)射極之間；而且該第一靜電放電保護裝置的該集電極包括至少一個島嶼，而且該第二靜電放電保護裝置的該集電極不包括任何島嶼。金屬氧化物半導體場效應晶體管結構提供島嶼結構而被選擇性設置于靜電放電保護裝置中。因此可以最小化的集成電路的模擬與模式化的復雜度來完成靜電放電的改進。
文檔編號H01L23/60GK1505144SQ0215265
公開日2004年6月16日 申請日期2002年11月29日 優(yōu)先權日2002年11月29日
發(fā)明者林錫聰 申請人:華邦電子股份有限公司