專利名稱：半導(dǎo)體構(gòu)裝基板的制作方法
技術(shù)領(lǐng)域：
本實用新型是有關(guān)于一種半導(dǎo)體構(gòu)裝基板，且特別是有關(guān)于一種應(yīng)用于覆晶式球格陣列式的半導(dǎo)體構(gòu)裝基板。
疊層法的制作原理是在具有銅箔層的單面板或雙面板上，分別圖案化這些銅箔層，借以形成圖案化的導(dǎo)線層，并于各面板之間加入中間結(jié)合板(bonding sheet)，再放入大壓床上的二平板之間，同時加熱及加壓，借以固化中間結(jié)合板而結(jié)合各面板，接著再取出進(jìn)行機械鉆孔，以及鍍通孔(Plating Through Hole，PTH)的步驟，用以形成同時貫穿各面板的鍍通插塞，并以其電性連接各導(dǎo)線層。
積層法的制作原理是以一絕緣芯層(core)為基層，并在絕緣芯層的表面依次形成絕緣層及圖案化導(dǎo)線層，而各導(dǎo)線層之間是利用導(dǎo)通插塞(via)作為電性連接，其中導(dǎo)通插塞的工藝包括利用感光成孔(Photo-Via)、激光燒孔(Laser Ablation)及等離子體蝕孔(Plasma Etching)等非機械式鉆孔的方式形成孔穴之后，再填入導(dǎo)電材料或電鍍導(dǎo)電材料于孔穴之內(nèi)，用以形成導(dǎo)電插塞。
請參考圖1，其為公知以積層法制作的覆晶球格陣列構(gòu)裝基板的剖面示意圖。覆晶球格陣列構(gòu)裝基板100是以一絕緣芯層110作為基礎(chǔ)，并圖案化絕緣芯層110的兩面上原本就已具有的銅箔層而形成導(dǎo)線層112，并利用機械鉆孔的方式及電鍍工藝形成鍍通插塞114，借以電性連接上下兩層導(dǎo)線層112，接著分別形成絕緣層120于導(dǎo)線層112上，并以非機械鉆孔的方式，包括感光成孔、激光燒孔及等離子體蝕孔的方式，以及電鍍工藝形成導(dǎo)通插塞140a、140b，借以分別連接導(dǎo)線層112及導(dǎo)線層130a，以及兩相鄰的導(dǎo)線層130a、130b，其中導(dǎo)線層130a、130b分別利用微影及電鍍工藝形成于絕緣層120a、120b上，最后分別利用抗焊層(solder mask)150暴露出部分表層的導(dǎo)線層130b，用以形成上方的凸塊墊(bump pad)132及下方的焊球墊(solder ball pad)134。
針對覆晶球格陣列(flip chip ball grid array，F(xiàn)CBGA)的構(gòu)裝而言，當(dāng)凸塊間距(bump pitch)小于240微米時，必須使用40微米/40微米(線寬/線距)進(jìn)行線路設(shè)計。由于積層法(build-up)的制造技術(shù)能制作出高密度及低間距的構(gòu)裝基板，因此在半導(dǎo)體組件不斷地朝高腳位(High Pin Count)發(fā)展的情況下，利用積層法來制作覆晶球格陣列構(gòu)裝基板已成為主流。目前的覆晶球格陣列構(gòu)裝基板是以積層法所制作的六層板(2+2+2)為主，若凸塊的密度增加，則需要增加積層的數(shù)目以方便線路的布局。然而，以積層法制作的覆晶球格陣列構(gòu)裝基板雖具有高密度及低間距的優(yōu)點，可是利用積層法所制作的構(gòu)裝基板卻具有制造合格率低及制造成本高的缺點。
基于本實用新型的上述目的，本實用新型提供一種半導(dǎo)體構(gòu)裝基板，具有一疊層線路結(jié)構(gòu)，其包括多層圖案化的內(nèi)導(dǎo)線層、多層內(nèi)絕緣層及多個鍍通插塞，其中內(nèi)導(dǎo)線層及內(nèi)絕緣層相互交錯疊合，而鍍通插塞則同時貫穿內(nèi)導(dǎo)線層及內(nèi)絕緣層，且內(nèi)導(dǎo)線層經(jīng)由鍍通插塞而彼此電性連接。半導(dǎo)體構(gòu)裝基板更具有一積層線路結(jié)構(gòu)，包括二層圖案化的外導(dǎo)線層、二層外絕緣層及多個導(dǎo)通插塞，其中外導(dǎo)線層及外絕緣層分別配置于疊層線路結(jié)構(gòu)的兩面，而導(dǎo)通插塞分別貫穿外絕緣層，且外導(dǎo)線層經(jīng)由導(dǎo)通插塞與疊層線路結(jié)構(gòu)的內(nèi)導(dǎo)線層相電性連接。此外，半導(dǎo)體構(gòu)裝基板更包括二焊罩層，分別配置于對應(yīng)的外絕緣層及外導(dǎo)線層上，并暴露出外導(dǎo)線層所形成的多個接合墊，用以作為凸塊墊及焊球墊。


圖1為公知以積層法制作的覆晶球格陣列構(gòu)裝基板的剖面示意圖；圖2為本實用新型的較佳實施例的半導(dǎo)體構(gòu)裝基板的剖面示意圖；圖3為圖2的第一導(dǎo)線層230的布線方式的局部示意圖；圖4為圖2的第六導(dǎo)線層236的布線方式的局部示意圖；圖5為圖2的半導(dǎo)體構(gòu)裝基板的接合墊(凸塊墊)布局方式的示意圖。
100半導(dǎo)體構(gòu)裝基板 110絕緣芯層112導(dǎo)線層 114鍍通插塞120a、120b絕緣層130a、130b導(dǎo)線層132凸塊墊 134焊球墊140a、140b導(dǎo)通插塞 150抗焊層200半導(dǎo)體構(gòu)裝基板 202絕緣芯層204、206、212、214、230、236導(dǎo)線層208、210、228、234絕緣層216鍍通插塞 218疊層線路結(jié)構(gòu)220、222表面224、226積層線路結(jié)構(gòu)232、238導(dǎo)通插塞240、242抗焊層244接合墊(凸塊墊) 246接合墊(焊球墊)300、400基板邊緣302、402晶片邊緣
304接合墊(凸塊墊) 306、406導(dǎo)通插塞308、408導(dǎo)線 404接合墊(焊球墊)310、320、410、420電源/接地凸塊墊330、340、430、440第一信號凸塊墊350、360、450、460第二信號凸塊墊請同樣參考圖2，利用疊層法完成半導(dǎo)體構(gòu)裝基板200的疊層線路結(jié)構(gòu)218之后，接著利用增層法在疊層線路結(jié)構(gòu)218的上表面220及下表面222分別形成一積層線路結(jié)構(gòu)224、226，其中積層線路結(jié)構(gòu)224是由一絕緣層228、一圖案化導(dǎo)線層230及多個導(dǎo)通插塞232所構(gòu)成，而下層的積層線路結(jié)構(gòu)226則與上層的積層線路結(jié)構(gòu)224具有相同的結(jié)構(gòu)，同樣是由一絕緣層234、一圖案化導(dǎo)電層236及多個導(dǎo)通插塞238所構(gòu)成。以上層的積層線路結(jié)構(gòu)224為例，首先形成絕緣層228于疊層線路結(jié)構(gòu)218的上表面220，并利用非機械式鉆孔的方式，包括以感光成孔、激光燒孔及等離子體蝕孔等方式，以及電鍍工藝，形成導(dǎo)通插塞232，并在電鍍工藝時，同時形成導(dǎo)線層230，并利用微影的方式圖案化導(dǎo)線層230，使得導(dǎo)線層230得以經(jīng)由導(dǎo)通插塞232與疊層線路結(jié)構(gòu)218的導(dǎo)線層212相電性連接。由于非機械式鉆孔(如感光成孔、激光燒孔及等離子體蝕孔)所形成的孔徑小于機械鉆孔所形成的孔徑，因此，導(dǎo)電插塞232、238的外徑將小于鍍通插塞216的外徑。
請同樣參考圖2，接著在絕緣層228及導(dǎo)線層230之上形成一抗焊層240，其暴露出部分導(dǎo)線層230，以形成接合墊244，并在下層的絕緣層234及導(dǎo)線層236之上形成一抗焊層242，同樣暴露出部分導(dǎo)線層236，使得暴露出的部分導(dǎo)線層236的表面形成接合墊246。當(dāng)半導(dǎo)體構(gòu)裝基板200應(yīng)用于覆晶球格陣列構(gòu)裝時，上層的接合墊244作為連接晶片的覆晶凸塊的凸塊墊(bump pad)，而下層的接合墊246則作為植接(plant)焊球(solder ball)的焊球墊(solder ballpad)。
請同樣參考圖2，本實用新型的較佳實施例以六層板的半導(dǎo)體構(gòu)裝基板為例，當(dāng)凸塊密度持續(xù)增加的情況下，可適當(dāng)增加內(nèi)部疊層或外部積層的數(shù)目，借以方便線路的布局。因此，本實用新型的半導(dǎo)體構(gòu)裝基板200通過疊層法完成絕大部分的線路結(jié)構(gòu)之后，最后再利用積層法形成與外界連接的接合墊244、246，用以分別作為連接晶片的覆晶凸塊的凸塊墊，以及植接焊球的焊球墊。由于疊層法的技術(shù)已經(jīng)十分成熟，故以疊層法來制作半導(dǎo)體構(gòu)裝基板的內(nèi)部線路，最后再利用增層法形成外部線路及接合墊，將可大幅提高半導(dǎo)體構(gòu)裝基板的制造合格率，特別是覆晶球格陣列構(gòu)裝基板的制造合格率，并可大幅降低其制造成本。
本實用新型的較佳實施例更提出一種凸塊墊的布局設(shè)計，可應(yīng)用于半導(dǎo)體構(gòu)裝基板，請同時參考圖2、圖3、圖4、圖5，其中圖3為圖2的第一導(dǎo)線層230的布線方式的局部示意圖，圖4為圖2的第六導(dǎo)線層236的布線方式的局部示意圖，而圖5為圖2的半導(dǎo)體構(gòu)裝基板的接合墊(凸塊墊)布局方式的示意圖。如圖5所示，半導(dǎo)體構(gòu)裝基板200的凸塊墊布局為矩陣分布，其中圖2的接合墊244即為圖3、圖5的凸塊墊304，而圖2的接合墊246則為圖4的焊球墊404。接著如圖3所示，值得注意的是，本實用新型利用內(nèi)圈的接合墊304作為電源/接地凸塊墊310、320，中圈的接合墊304作為第一信號凸塊墊330、340，而外圈的接合墊304則作為第二信號凸塊墊350、360。
半導(dǎo)體構(gòu)裝基板200的基板邊緣300及晶片邊緣302如圖3所示，本實用新型的內(nèi)圈的電源/接地凸塊墊310、320利用導(dǎo)通插塞306(即圖2的導(dǎo)通插塞232)向下繞線(routing)至圖2的第三導(dǎo)線層204及第四導(dǎo)線層206，中間二層(第三導(dǎo)線層204及第四導(dǎo)線層206)作為電源/接地層，例如以第三導(dǎo)線層204作為接地層，而第四導(dǎo)線層206則作為電源層。接著，再依次經(jīng)由鍍通插塞216、第五導(dǎo)線層214、導(dǎo)通插塞238(即圖4的導(dǎo)通插塞406)及第六導(dǎo)線層236(即圖4的導(dǎo)線408)而向下繞線至接合墊246(即圖4的接合墊404)。
此外，圖3的第一信號凸塊墊330、340依次經(jīng)由導(dǎo)通插塞306(即圖2的導(dǎo)通插塞232)、圖2的第二導(dǎo)線層212、鍍通插塞216、第五導(dǎo)線層214、導(dǎo)通插塞238(即圖4的導(dǎo)通插塞406)及第六導(dǎo)線層236，再利用第六導(dǎo)線層236的導(dǎo)線408扇出(fan out)至焊球墊404(即第六導(dǎo)線層236所形成的接合墊246)。
另外，圖3的第二信號凸塊墊350、360則是利用圖2的第一導(dǎo)線層230的導(dǎo)線308先扇出至晶片邊緣302之外，再依次經(jīng)由導(dǎo)通插塞306(即圖2的導(dǎo)通插塞232)、第二導(dǎo)線層212、鍍通插塞216、第五導(dǎo)線層214、導(dǎo)通插塞238(即圖4的導(dǎo)通插塞406)及第六導(dǎo)線層236(即圖4的導(dǎo)線408)的接合墊246(即圖4的焊球墊404)。
由上所述，本實用新型的半導(dǎo)體封裝基板的布線方式主要是利用最頂層的第一導(dǎo)線層的導(dǎo)線，先將較外圈的第二信號焊墊扇出超過晶片的邊緣，再向下繞線至焊球墊，而將較內(nèi)圈的第一信號焊墊先向下繞線至最底層的第六導(dǎo)線層之后，再利用第六導(dǎo)線層的導(dǎo)線將第一信號焊墊扇出超過晶片的邊緣。當(dāng)?shù)谝粚?dǎo)線層及第六導(dǎo)線層無法提供足夠的布線空間時，才利用內(nèi)層的第二、第四及第五導(dǎo)線層的導(dǎo)線輔助布線，借以將第一導(dǎo)線層的凸塊墊均分別向下繞線并扇出至第六導(dǎo)線層的焊球墊。
綜上所述，本實用新型利用疊層法完成內(nèi)部的疊層線路結(jié)構(gòu)之后，再利用積層法完成外部的積層線路結(jié)構(gòu)，可提供高密度低間距的半導(dǎo)體構(gòu)裝基板，且特別是覆晶球格陣列構(gòu)裝基板。由于疊層法的技術(shù)已經(jīng)十分成熟，利用疊層法完成半導(dǎo)體構(gòu)裝基板的大部分線路結(jié)構(gòu)時，將可提高半導(dǎo)體構(gòu)裝基板的制造合格率，并降低半導(dǎo)體構(gòu)裝基板的制造成本。
此外，本實用新型更提供一種半導(dǎo)體構(gòu)裝基板，其將其頂面的凸塊墊分成電源/接地凸塊墊、第一信號凸塊墊及第二信號凸塊墊，其中這些電源/接地凸塊墊位于基板中央，而這些第一信號凸塊墊分布于這些電源/接地凸塊墊外圍，而這些第二信號凸塊墊則更分布于這些第一信號凸塊墊的外圍，并利用六層導(dǎo)線層的中間二層分別作為電源/接地層。
權(quán)利要求1.一種半導(dǎo)體構(gòu)裝基板，其特征是，至少包括一疊層線路結(jié)構(gòu)，具有一第一表面及對應(yīng)的一第二表面，包括圖案化的多個內(nèi)導(dǎo)線層，依次相互重疊，多個內(nèi)絕緣層，分別配置于二相鄰的該些內(nèi)導(dǎo)線層之間，用以隔離該些內(nèi)導(dǎo)線層，并與該些內(nèi)導(dǎo)線層相互交錯疊合，以及多個鍍通插塞，分別同時貫穿該些內(nèi)絕緣層及該些內(nèi)導(dǎo)線層，其中該些內(nèi)導(dǎo)線層經(jīng)由該些鍍通插塞而彼此電性連接；以及一積層線路結(jié)構(gòu)，包括一第一外絕緣層及一第二外絕緣層，分別配置于該疊層線路結(jié)構(gòu)的該第一面及該第二面，圖案化的一第一外導(dǎo)線層及一第二外導(dǎo)線層，分別配置于該第一外絕緣層及該第二外絕緣層的表面，并分別具有多個第一接合墊及多個第二接合墊，多個第一導(dǎo)通插塞及多個第二導(dǎo)通插塞，分別貫穿該第一外絕緣層及該第二外絕緣層，其中該第一外導(dǎo)線層及該第二外導(dǎo)線層分別經(jīng)由該些第一導(dǎo)通插塞及該些第二導(dǎo)通插塞而與該些內(nèi)導(dǎo)線層相電性連接，并且該些第一導(dǎo)通插塞及該些第二導(dǎo)通插塞的外徑均小于該些鍍通插塞的外徑。
2.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝基板，其特征是，其更包括一第一抗焊層，其配置于該第一外絕緣層及該第一外導(dǎo)線層上，并暴露出該些第一接合墊。
3.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝基板，其特征是，其更包括一第二抗焊層，其配置于該第二外絕緣層及該第一外導(dǎo)線層之上，并暴露出該些第二接合墊。
4.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝基板，其特征是，該半導(dǎo)體構(gòu)裝基板作為一覆晶式球格陣列構(gòu)裝基板。
5.如權(quán)利要求4所述的半導(dǎo)體構(gòu)裝基板，其特征是，該些第一接合墊作為凸塊墊，而該些第二接合墊作為焊球墊。
6.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝基板，其特征是，該些內(nèi)絕緣層的材質(zhì)選自于由玻璃環(huán)氧基樹脂、雙順丁烯二酸酰亞胺及環(huán)氧樹脂所組成的族群中的一種材質(zhì)。
7.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝基板，其特征是，該些內(nèi)導(dǎo)線分別經(jīng)由定義一銅箔層所構(gòu)成。
專利摘要一種半導(dǎo)體構(gòu)裝基板,利用疊層法完成內(nèi)部的疊層線路結(jié)構(gòu)之后,再利用積層法完成外部的積層線路結(jié)構(gòu),可提供高密度低間距的半導(dǎo)體構(gòu)裝基板,且特別是高密度低間距的覆晶球格陣列構(gòu)裝基板。此外,此半導(dǎo)體構(gòu)裝基板的頂面的凸塊墊更分成電源/接地凸塊墊、第一信號凸塊墊及第二信號凸塊墊,其中這些電源/接地凸塊墊位于基板中央,而這些第一信號凸塊墊分布于這些電源/接地凸塊墊的外圍,而這些第二信號凸塊墊則分布于這些第一信號凸塊墊的外圍。
文檔編號H01L23/12GK2518221SQ02202170
公開日2002年10月23日 申請日期2002年1月28日 優(yōu)先權(quán)日2002年1月28日
發(fā)明者許志行, 張文遠(yuǎn) 申請人:威盛電子股份有限公司