專利名稱：覆晶芯片及覆晶構(gòu)裝基板的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種覆晶芯片及覆晶構(gòu)裝基板，且特別是有關(guān)于一種具有多個焊墊環(huán)的覆晶芯片，以及一種對應(yīng)于上述覆晶芯片而具有多個凸塊墊環(huán)的覆晶構(gòu)裝基板。
背景技術(shù)：
覆晶接合技術(shù)(Flip Chip，F(xiàn)C)是一種常見應(yīng)用于芯片尺寸封裝(Chip Scale Package，CSP)的芯片封裝技術(shù)，其主要是利用面矩陣(Area Array)的排列方式，將芯片(die)的多個焊墊(die pad)設(shè)計配置于芯片的主動表面(active surface)，即芯片的具有主動組件(activedevice)的一面，并在各個焊墊上分別形成凸塊(bump)，接著再將芯片上的凸塊連接至承載器(carrier)上所對應(yīng)的接點(contact)，使得芯片以翻覆(flip)的方式對應(yīng)接合至承載器的表面。
由于覆晶接合技術(shù)具有縮小封裝面積，提高封裝密度，以及縮短信號傳輸路徑等優(yōu)點，使得覆晶接合技術(shù)已廣泛地應(yīng)用在芯片封裝領(lǐng)域，特別是具有高腳位(High Pin Count)的芯片封裝結(jié)構(gòu)，例如以覆晶接合(FC)搭配球格數(shù)組(Ball Grid Array，BGA)的覆晶球格數(shù)組(FCBGA)的芯片封裝型態(tài)，或以覆晶接合(FC)搭配針格數(shù)組(PinGrid Array，PGA)的芯片封裝型態(tài)，均能有效地將單顆具有高達(dá)數(shù)百個焊墊的芯片加以封裝。
無論是上述的覆晶球格數(shù)組(FCBGA)、覆晶針格數(shù)組(FCPGA)，或是其它應(yīng)用到覆晶接合(FC)的芯片封裝技術(shù)，通常是利用覆晶構(gòu)裝基板(substrate)來作為覆晶接合用的承載器，而覆晶接合用的覆晶構(gòu)裝基板(以下簡稱基板)主要由多層圖案化導(dǎo)線層及多層絕緣層所相互交錯疊合而成，并以多個導(dǎo)電插塞分別貫穿上述的絕緣層，用以電性連接上述的相鄰的導(dǎo)線層。此外，基板的頂面還配置有多個凸塊墊(bump pad)，用以連接芯片上的凸塊，而基板的底面則配設(shè)有多個焊球墊(ball pad)，其分別經(jīng)由基板的內(nèi)部線路，而繞線至基板的底面的焊球墊，并可在焊球墊上分別配設(shè)焊球(ball)等導(dǎo)電結(jié)構(gòu)，用以連接至下一層級(next level)的電子裝置，例如印刷電路板(PrintedCircuit Board，PCB)等。
請參考圖1，其為已知的一種覆晶封裝結(jié)構(gòu)的局部剖示圖。芯片10的主動表面12上以面矩陣的方式配置有多個焊墊14，而覆晶構(gòu)裝基板20(以下簡稱基板20)則是由多層圖案化的導(dǎo)線層24(如組件標(biāo)號24a、24b、24c…)以及多層絕緣層26(如組件標(biāo)號26a、26b、26c)相互交錯疊合而成，并利用多個導(dǎo)電插塞(plug)36分別貫穿絕緣層26，用以電性連接導(dǎo)電層24。其中，導(dǎo)電插塞36的種類包括有導(dǎo)通插塞(via)36a及鍍通插塞(Plating Through Hole，PTH)36b，兩者依照插塞工藝的不同而有尺寸上的差異。
請同樣參考圖1，導(dǎo)線層24的最頂層(即最接近基板20的頂面21者)為第一導(dǎo)線層24a，其具有多個凸塊墊30，而凸塊墊30的位置分別對應(yīng)焊墊14的位置，使得焊墊14可經(jīng)由凸塊16而連接至基板20上所對應(yīng)的凸塊墊30，再經(jīng)由導(dǎo)線層24及導(dǎo)電插塞36所構(gòu)成的線路，而將芯片10的部分焊墊14扇出(fan out)至芯片10的主動表面12下方以外的區(qū)域。另外，基板20還包括有一圖案化的防焊層(SolderMask)28，其覆蓋于第一絕緣層26a及第一導(dǎo)線層24a上，并同時暴露出第一導(dǎo)線層24a的多個凸塊墊30，用以保護第一導(dǎo)線層24a的其它部分及第一絕緣層26a。此外，基板20的底面22則具有多個焊球墊34，其是用以連接焊球(未繪示)等導(dǎo)電結(jié)構(gòu)，用以連接至下一層級的電子裝置。
請參考圖2A，其為圖1的芯片的仰視圖。芯片110的主動表面112以面矩陣的方式，配置有多個焊墊114(如組件標(biāo)號114a、114b、114c、114d、…)，并依照功能上的不同，焊墊114可區(qū)分為信號焊墊(signalpad)114a、電源焊墊(power pad)114b、接地焊墊(ground pad)114c及核心(core)電源/接地焊墊114d，其中信號焊墊114a、電源焊墊114b及接地焊墊114c均位于核心電源/接地焊墊114d的外圍。值得注意的是，由于已知技術(shù)的信號焊墊114a、電源焊墊114b及接地焊墊114c均不規(guī)則地分布于芯片110的主動表面112上，因此，當(dāng)芯片110上的原有焊墊(未繪示)經(jīng)由重布線層(Re-Distribution Layer，RDL)(未繪示)，而重新分布于芯片110的主動表面112時，將相對增加芯片110的原有焊墊經(jīng)由繞線至重配置后的焊墊114的線路長度，因而增加信號傳遞的路徑長度，進(jìn)而降低芯片110的電氣效能(ElectricalPerformance)。
接著請參考圖2B，其為對應(yīng)圖2A的芯片的覆晶構(gòu)裝基板的局部俯視圖。覆晶構(gòu)裝基板120的頂面121分布有多個凸塊墊130(如組件標(biāo)號130a、130b、130c、130d…)，而全部的凸塊墊130均配置于覆晶構(gòu)裝基板120的芯片區(qū)域140之內(nèi)，并對應(yīng)圖2A的芯片110上的焊墊114，而呈面矩陣的方式排列分布。此外，為對應(yīng)連接圖2A的芯片110的信號焊墊114a、電源焊墊114b、接地焊墊114c及核心電源/接地焊墊114d，更可將基板120的凸塊墊130區(qū)分為信號凸塊墊130a、電源凸塊墊130b、接地凸塊墊130c及核心電源/接地凸塊墊130d，其中信號凸塊墊130a、電源凸塊墊130b及接地凸塊墊130c均位于核心電源/接地焊墊130d的外圍。值得注意的是，由于已知技術(shù)的信號焊墊114a、電源焊墊114b及接地焊墊114c均是不規(guī)則分布于芯片110的主動表面112上，如圖2A所示，使得基板120上的信號凸塊墊130a、電源凸塊墊130b及接地凸塊墊130c也將對應(yīng)不規(guī)則地分布于基板120的頂面121。
實用新型內(nèi)容本實用新型的第一目的在于提出一種覆晶芯片，用以縮短覆晶芯片的內(nèi)部線路的繞線長度，藉以縮短覆晶芯片的重配置線路層的繞線長度，進(jìn)而提高芯片的電氣效能，并可將電源焊墊及接地焊墊分別設(shè)計集中分布，除了有利于芯片的布線之外，也可使同組信號所參考的電源及接地較為平均，如此同樣可以提高芯片的電氣效能。
本實用新型的第二目的在于提出一種覆晶構(gòu)裝基板，其凸塊墊位置分別對應(yīng)第一目的的覆晶芯片的焊墊位置，并對應(yīng)同樣將電源凸塊墊及接地凸塊墊分別設(shè)計集中分布，故有利于基板的布線，并可將防護跡線(guard trace)配設(shè)于信號跡線的兩側(cè)，用以避免信號跡線與相鄰的其它信號跡線發(fā)生串音(cross-talk)的現(xiàn)象，進(jìn)而提高芯片的電氣效能。
基于本實用新型的上述第一目的，本實用新型提出一種覆晶芯片，其具有一主動表面，而覆晶芯片更具有多個核心電源/接地焊墊、至少一信號焊墊環(huán)、至少一電源焊墊環(huán)及至少一接地焊墊環(huán)，均配置于主動表面上，其中信號焊墊環(huán)、電源焊墊環(huán)及接地焊墊環(huán)以這些核心電源/接地焊墊為中心，而呈同心環(huán)狀分布于這些核心電源/接地焊墊的外圍。
基于本實用新型的上述第二目的，本實用新型更提出一種覆晶構(gòu)裝基板，其具有多個導(dǎo)線層，其依序相互重疊、多個絕緣層，其分別配置于二相鄰導(dǎo)電層之間，用以電性隔離這些導(dǎo)線層，并與這些導(dǎo)線層相互交錯疊合、及多個導(dǎo)電插塞，分別貫穿這些絕緣層，用以電性連接這些導(dǎo)電層，其中這些導(dǎo)線層的最頂層具有多個核心電源/接地凸塊墊、至少一信號凸塊墊環(huán)、至少一電源凸塊墊環(huán)及至少一接地凸塊墊環(huán)，其中信號凸塊墊環(huán)、電源凸塊墊環(huán)及接地凸塊墊環(huán)以這些核心電源/接地凸塊墊為中心，而呈同心環(huán)狀分布于這些核心電源/接地凸塊墊的外圍。
為讓本實用新型的上述目的、特征和優(yōu)點能明顯易懂，下文特舉一較佳實施例，并配合所附圖標(biāo)，加以詳細(xì)說明。


圖1為已知的一種覆晶封裝結(jié)構(gòu)的局部剖示圖；圖2A為圖1的芯片的仰視圖；圖2B為對應(yīng)圖2A的芯片的覆晶構(gòu)裝基板的局部俯視圖；圖3A、圖3C、圖3E、圖3G、圖3I、圖3K及圖3M為本實用新型的較佳實施例的一種芯片的仰視圖；圖3B、圖3D、圖3F、圖3H、圖3J、圖3L、圖3N分別為對應(yīng)圖3A、圖3C、圖3E、圖3G、圖3I、圖3K及圖3M的芯片的覆晶構(gòu)裝基板的局部俯視圖；圖4A為圖3B的覆晶構(gòu)裝基板，其第一導(dǎo)線層的局部示意圖；以及圖4B為圖3B的覆晶構(gòu)裝基板，其第二導(dǎo)線層的局部示意圖。
圖式的標(biāo)示說明10芯片 12主動表面14焊墊 16凸塊20覆晶構(gòu)裝基板 21頂面22底面 24、24a～24c導(dǎo)線層26、26a～26c絕緣層 28防焊層30凸塊墊 32插塞墊34焊球墊 36導(dǎo)電插塞36a導(dǎo)通插塞36b鍍通插塞110芯片112主動表面114、114a～114d焊墊120覆晶構(gòu)裝基板121頂面130、130a～130d凸塊墊150芯片區(qū)域210芯片212主動表面214、214a～214d焊墊215、215a～215f焊墊環(huán) 220覆晶構(gòu)裝基板221頂面230、230a～230d凸塊墊231、231a～231f凸塊墊環(huán)250芯片區(qū)域324a第一導(dǎo)線層 324b第二導(dǎo)線層330凸塊墊 331、331a～331f凸塊墊環(huán)332插塞墊 333、331a～331f凸塊墊環(huán)336導(dǎo)電插塞340、342導(dǎo)電跡線340a、342a接地跡線 340b、342b信號跡線350芯片區(qū)域具體實施方式
較佳實施例請參考圖3A，其為本實用新型的較佳實施例的一種芯片的仰視圖。芯片210的主動表面212以面矩陣的方式，配設(shè)有多個焊墊214(如組件標(biāo)號214a、214b、214c、214d…)，并組成多個焊墊環(huán)215。此外，依照功能的不同，更可將焊墊214區(qū)分為信號焊墊214a、電源焊墊214b、接地焊墊214c及核心電源/接地焊墊214d，其中信號焊墊214a、電源焊墊214b及接地焊墊214c均以核心電源/接地焊墊214為中心，而分布于核心電源/接地焊墊214d的外圍。值得注意的是，由多個焊墊214所組成的信號焊墊環(huán)(如第二焊墊環(huán)215b、第三焊墊環(huán)215c及第六焊墊環(huán)215f)，其焊墊214有百分之五十以上是信號焊墊214a，而較佳的情況是信號焊墊環(huán)的焊墊214有百分之九十以上是信號焊墊214a，而電源焊墊環(huán)(如第五焊墊環(huán)215e)及接地焊墊環(huán)(如第一焊墊環(huán)215a及第四焊墊環(huán)215d)也是如此。此外，信號焊墊環(huán)可由單層、雙層、三層或多層環(huán)狀排列的焊墊214所組成，例如圖3A的第二焊墊環(huán)215b及第三焊墊環(huán)215c可視為同一信號焊墊環(huán)，同樣地，電源焊墊環(huán)及接地焊墊環(huán)也是如此。
請同樣參考圖3A，多圈焊墊環(huán)215呈同心環(huán)狀排列分布于芯片210的主動表面212，而各圈焊墊環(huán)215均可分別設(shè)定為信號焊墊環(huán)、電源焊墊環(huán)及接地焊墊環(huán)。以圖3A的芯片210為例，芯片210具有三信號焊墊環(huán)(如第二焊墊環(huán)215b、第三焊墊環(huán)215c及第六焊墊環(huán)215f)、一電源焊墊環(huán)(如第五焊墊環(huán)215e)及二接地焊墊環(huán)(如第一焊墊環(huán)215a及第四焊墊環(huán)215d)，其中圖3A的芯片210的多圈焊墊環(huán)215的排列方式僅為眾多同心環(huán)狀的排列的方式之一，而其它同心環(huán)狀排列的方式如圖3C、圖3E、圖3G、圖3I、圖3K及圖3M的芯片210所示。然而，本實用新型的芯片210的多圈不同功能的焊墊環(huán)215并不局限于圖3A、圖3C、圖3E、圖3G、圖3I、圖3K及圖3M的同心環(huán)狀排列的方式，也可為其它同心環(huán)狀排列的方式。值得注意的是，本實用新型的較佳實施例可將最外圈的第六焊墊環(huán)215f設(shè)計為電源焊墊環(huán)或接地焊墊環(huán)，其主要目的在于讓信號于導(dǎo)線傳輸時能有較佳的屏壁效應(yīng)(Shielding)。
請同樣參考圖3A，本實用新型的較佳實施例將多個相同功能的焊墊214共同排列組成同一功能的焊墊環(huán)215，并可將電源焊墊環(huán)215e的電源焊墊214b經(jīng)由繞線而相互電性連接，更可將接地焊墊環(huán)215a(或接地焊墊環(huán)215d)的接地焊墊514b經(jīng)由繞線而相互電性連接，使得各個信號焊墊214a所參考的電源焊墊214b及接地焊墊214c將較為平均，故有助于提高芯片的電氣效能。
請同時參考圖1、圖3B，其中圖3B為對應(yīng)圖3A的芯片的覆晶構(gòu)裝基板的局部俯視圖。如圖3B所示，覆晶構(gòu)裝基板220(以下簡稱基板220)由圖1的圖案化的多層導(dǎo)線層24(如組件標(biāo)號24a、24b、24c、…)及多層絕緣層26(如組件標(biāo)號26a、26b、26c、…)所構(gòu)成，其中這些導(dǎo)線層24依序相互重疊，而這些絕緣層26則分別位于二相鄰導(dǎo)線層24之間，用以電性隔離這些導(dǎo)線層24，并與這些導(dǎo)線層24相互交錯疊合。此外，基板220更具有多個圖1的導(dǎo)電插塞36，例如導(dǎo)通插塞(via)36a及鍍通插塞(PTH)36b，其分別貫穿圖1的絕緣層26，用以電性連接圖1的二相鄰的導(dǎo)線層24。
請同樣參考圖1、圖3B，如圖3B所示，基板220的頂面221上的多個凸塊墊230(如組件標(biāo)號230a、230b、230c、…)，即圖1的凸塊墊30，其由圖1的第一導(dǎo)線層24a所構(gòu)成，其中第一導(dǎo)線層24a為這些導(dǎo)線層24的最頂層，即最接近基板220的頂面221的導(dǎo)線層24。接著如圖1所示，凸塊墊30的分布位置分別對應(yīng)焊墊14的分布位置，使得焊墊14可經(jīng)由凸塊16而連接至基板20上所對應(yīng)的凸塊墊30，再經(jīng)由導(dǎo)線層24及導(dǎo)電插塞36等導(dǎo)電結(jié)構(gòu)，而將芯片10的部分焊墊14扇出至芯片10的主動表面12下方以外的區(qū)域。
請再同樣參考圖1、圖3B，為符合圖3A的芯片210的多個焊墊214的分布位置，故基板220的凸塊墊230也同樣以面矩陣的方式，分布于基板220的頂面221的芯片區(qū)域250之內(nèi)，并組成多個凸塊墊環(huán)231。此外，依照凸塊墊230所連接至圖3A的信號焊墊214a、電源焊墊214b、接地焊墊214c，也可將凸塊墊130區(qū)分為信號凸塊墊230a、電源凸塊墊230b、接地凸塊墊230c及核心電源/接地凸塊墊230d，其中信號凸塊墊230a、電源凸塊墊230b及接地凸塊墊230c均以核心電源/接地凸塊墊230d，而分布于核心電源/接地凸塊墊230d的外圍。值得注意的是，由多個凸塊墊230所組成的信號凸塊墊環(huán)(如第二凸塊墊環(huán)231b、第三凸塊墊環(huán)231c及第六凸塊墊環(huán)231f)，其凸塊墊230有百分之五十以上是信號凸塊墊230a，而較佳的情況是信號凸塊墊環(huán)的凸塊墊230有百分之九十以上是信號凸塊墊230a，而電源凸塊墊環(huán)(如第五凸塊墊環(huán)231e)及接地凸塊墊環(huán)(如第一凸塊墊環(huán)231a及第四凸塊墊環(huán)231d)也是如此。此外，信號凸塊墊環(huán)可對應(yīng)圖3A的芯片的信號焊墊環(huán)，可由單層、雙層、三層或多層環(huán)狀排列的凸塊墊230所組成，例如圖3B的第二凸塊墊環(huán)231b及第三凸塊墊環(huán)231c可視為同一信號凸塊墊環(huán)，而電源凸塊墊環(huán)及接地凸塊墊環(huán)也是如此。
請同樣參考圖3B，基板220的多圈凸塊墊環(huán)231的排列方式僅為眾多同心環(huán)狀排列的方式之一，而其它同心環(huán)狀的排列方式也可如圖3D、圖3F、圖3H、圖3J、圖3L及圖3N所示。然而，本實用新型的基板220的多圈凸塊墊環(huán)215并不局限于圖3B、圖3D、圖3F、圖3H、圖3J、圖3L及圖3N的同心環(huán)狀排列的方式，也可分別對應(yīng)芯片210的焊墊214的分布的方式，而為其它同心環(huán)狀排列的方式。
請依序參考圖4A、圖4B，其分別為圖3B的覆晶構(gòu)裝基板，其第一導(dǎo)線層及第二導(dǎo)線層的局部示意圖。如圖4A所示，第一導(dǎo)線層324a(即圖1的第一導(dǎo)線層24a)具有多個凸塊墊330(即圖1的凸塊墊30)，并將其以同心環(huán)狀排列的方式，區(qū)分為多圈凸塊墊環(huán)331，即為圖3B所示的多圈凸塊墊環(huán)231，其中圖4A僅繪示多圈凸塊墊環(huán)331的局部結(jié)構(gòu)，而凸塊墊330均位于芯片區(qū)域350(即圖3B的芯片區(qū)域250)之內(nèi)。值得注意的是，若以圖3B的覆晶構(gòu)裝基板220的六圈凸塊墊環(huán)231為例，圖4B的六圈凸塊墊環(huán)331依序為接地凸塊墊環(huán)331a、信號凸塊墊環(huán)331b、信號凸塊墊環(huán)331c、接地凸塊墊環(huán)331d、電源凸塊墊環(huán)331e及信號凸塊墊環(huán)331f。
如圖4B所示，第二導(dǎo)線層324b(如圖1的第二導(dǎo)線層24b)具有多個插塞墊(via pad)332(如圖1的插塞墊32)，其均位于芯片區(qū)域350(即圖3B的芯片區(qū)域250)之內(nèi)，其中圖4A的第一導(dǎo)線層324a的凸塊墊330分別經(jīng)由導(dǎo)電插塞336(即圖1的導(dǎo)通插塞36a)，而與圖4B的第二導(dǎo)線層324b的插塞墊332相互電性連接。同樣地，第二導(dǎo)線層324b的多個插塞墊332也構(gòu)成有多個插塞墊環(huán)333，其分別對應(yīng)于第一導(dǎo)線層324a的信號凸塊墊環(huán)331a、電源凸塊墊環(huán)331b及接地凸塊墊環(huán)331c，而為信號插塞墊環(huán)333a、電源插塞墊環(huán)333b及接地插塞墊環(huán)333c。
請再依序參考圖4A、圖4B，如圖4A所示，第一導(dǎo)線層324a的多條導(dǎo)電跡線340將外三圈凸塊墊環(huán)231，包括接地凸塊墊環(huán)231f、信號凸塊墊環(huán)231e、信號凸塊墊環(huán)231d，的凸塊墊230分別扇出至芯片區(qū)域350之外，而內(nèi)三圈凸塊墊環(huán)231包括接地凸塊墊環(huán)231c、電源凸塊墊環(huán)231b及信號凸塊墊環(huán)231a的部分凸塊墊230則是分別先經(jīng)由導(dǎo)電插塞336，而向下電性連接至圖4B的第二導(dǎo)線層300其內(nèi)三圈接地插塞墊環(huán)333c、電源插塞墊環(huán)333b及信號插塞墊環(huán)333a的插塞墊332，再經(jīng)由導(dǎo)電跡線342將接地插塞墊環(huán)333c及信號插塞墊環(huán)333a的插塞墊332分別扇出至芯片區(qū)域350之外。
如圖4A所示，從接地凸塊墊環(huán)331f的凸塊墊330所連接的導(dǎo)電跡線340作為接地跡線340a，而從信號凸塊墊環(huán)331d或信號凸塊墊環(huán)331e的凸塊墊330所連接出的導(dǎo)電跡線340則是作為信號跡線340b，為了防止信號跡線340b與相鄰的其它信號跡線340b之間發(fā)生串音(cross-talk)的現(xiàn)象，即信號相互干擾的現(xiàn)象，因此，本實用新型的較佳實施例將成對的接地跡線340a(非信號跡線)分別配設(shè)于欲防護的信號跡線340b的兩側(cè)，用以作為信號跡線340b的防護跡線，此外，連接至電源端的成對的電源跡線(未繪示)也可作為信號跡線340b的防護跡線。另外，成對的接地跡線340a之間所夾的信號跡線340b可為一條或數(shù)條以上，如圖4A所示。
如圖4B所示，同樣可將成對連接于接地插塞墊環(huán)333c的插塞墊332的導(dǎo)電跡線342(即接地跡線342a)分別配置位于連接信號插塞墊環(huán)333a的插塞墊332的導(dǎo)電跡線342(即信號跡線342b)的兩側(cè)，即一對接地跡線340a可分別配置位于至少一條信號跡線340b的兩側(cè)，用以作為信號跡線304b的防護跡線，可防止信號跡線342b與鄰近的其它信號跡線342b之間發(fā)生串音的現(xiàn)象。同樣地，連接至電源端的成對的導(dǎo)電跡線342也可作為信號跡線342b的防護跡線。值得注意的是，作為防護跡線的接地跡線342a的寬度可大于信號跡線342b的寬度，如此將有助于降低接地跡線342a的電阻值。同樣地，如圖4A所示，作為防護跡線的接地跡線340a的寬度也可大于信號跡線340a的寬度，如此也同樣有助于降低接地跡線340a的電阻值。
綜上所述，本實用新型的覆晶芯片是將芯片上不同功能的焊墊分組，并分別利用多環(huán)排列的方式，將焊墊分別配置于芯片的主動表面上，以縮短芯片的重配置線路層的繞線長度，進(jìn)而提高芯片的電氣效能。此外，本實用新型更設(shè)計出一覆晶構(gòu)裝基板，其可對應(yīng)上述的覆晶芯片的焊墊布局，而在基板的頂面配置分布有多個面矩陣排列的凸塊墊，并使得大部分相同功能的凸塊墊組成為同一凸塊墊環(huán)，此外，還可將成對的電源跡線或接地跡線分別配設(shè)于信號跡線的兩側(cè)，用以作為信號跡線的防護跡線，因而降低其與鄰近的信號跡線之間發(fā)生串音的現(xiàn)象，以提高芯片的電氣效能。
雖然本實用新型已以一較佳實施例揭露如上，然其并非用以限定本實用新型，任何本領(lǐng)域的熟練技術(shù)人員，在不脫離本實用新型的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本實用新型的保護范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求1.一種覆晶構(gòu)裝基板，其特征在于，包括多個導(dǎo)線層，依序相互重疊；多個絕緣層，分別配置于二相鄰的這些導(dǎo)電層之間，用以電性隔離這些導(dǎo)線層，并與這些導(dǎo)線層相互交錯疊合；以及多個導(dǎo)電插塞，分別貫穿這些絕緣層，用以電性連接這些導(dǎo)電層，其中這些導(dǎo)線層的最頂層具有多個核心電源/接地凸塊墊、至少一信號凸塊墊環(huán)、至少一電源凸塊墊環(huán)及至少一接地凸塊墊環(huán)，其中該信號凸塊墊環(huán)、該電源凸塊墊環(huán)及該接地凸塊墊環(huán)以這些核心電源/接地凸塊墊為中心，而呈同心環(huán)狀分布于這些核心電源/接地凸塊墊的外圍。
2.如權(quán)利要求1所述的覆晶構(gòu)裝基板，其特征在于該信號凸塊墊環(huán)由多個凸塊墊所組成，而百分之五十以上的這些凸塊墊為信號凸塊墊。
3.如權(quán)利要求1所述的覆晶構(gòu)裝基板，其特征在于該信號凸塊墊環(huán)由多個凸塊墊所組成，而這些凸塊墊呈多層環(huán)狀排列。
4.如權(quán)利要求1所述的覆晶構(gòu)裝基板，其特征在于該電源凸塊墊環(huán)由多個凸塊墊所組成，而百分之五十以上的這些凸塊墊為電源凸塊墊。
5.如權(quán)利要求1所述的覆晶構(gòu)裝基板，其特征在于該電源凸塊墊環(huán)由多個凸塊墊所組成，而這些凸塊墊呈多層環(huán)狀排列。
6.如權(quán)利要求1所述的覆晶構(gòu)裝基板，其特征在于該接地凸塊墊環(huán)由多個凸塊墊所組成，而百分之五十以上的這些凸塊墊為接地凸塊墊。
7.如權(quán)利要求1所述的覆晶構(gòu)裝基板，其特征在于該接地凸塊墊環(huán)由多個凸塊墊所組成，而這些凸塊墊呈多層環(huán)狀排列。
專利摘要一種覆晶芯片及覆晶構(gòu)裝基板，其中覆晶芯片具有多個核心電源/接地焊墊、至少一信號焊墊環(huán)、至少一電源焊墊環(huán)及至少一接地焊墊環(huán)，均配置于覆晶芯片的主動表面上，且上述的焊墊環(huán)均以這些核心電源/接地焊墊為中心，而呈同心環(huán)狀分布于這些核心電源接地焊墊的外圍。此外，覆晶構(gòu)裝基板的最頂層的導(dǎo)線層具有多個凸塊墊，其位置分別對應(yīng)于覆晶芯片的焊墊的位置，還可在信號凸塊墊環(huán)的外圍配設(shè)一非信號凸塊墊環(huán)，并可在覆晶構(gòu)裝基板的任一導(dǎo)線層上，配設(shè)一成對的電源跡線或是接地跡線分別于一信號跡線的兩側(cè)，作為信號跡線的防護跡線。
文檔編號H01L23/14GK2550903SQ02236950
公開日2003年5月14日 申請日期2002年6月5日 優(yōu)先權(quán)日2002年6月5日
發(fā)明者許志行 申請人:威盛電子股份有限公司