專利名稱：半導體晶片中決定區(qū)域邊緣之結構及方法
技術領域：
本發(fā)明系關于使用于集成電路，尤其是關于決定用以形成集成電路之半導體晶片內之形成于相反導電型態(tài)區(qū)域內之一導電型態(tài)之阱(well)之邊緣的制造技術。
背景技術：
許多今日的集成電路具有一導電型態(tài)的半導體本體(基板)以及形成于其中之相反導電型態(tài)之區(qū)域(阱)。通常，這些阱系藉由使用控制、屏蔽已由光學微影形成圖案之擴散或植入處理而被形成。通常這些阱是在1與10微米之間的寬度水平延伸的區(qū)域。以大約正負10納米的精確度決定此種阱的邊緣是很重要的。然而，光學微影處理遭受流程的變化，使其難以高精確度建立所欲之被形成之阱的邊緣，特別是當此種邊緣系位于隔離層之下。尤其是，精確地確定將用以定位將被形成之阱的邊緣的光阻罩幕邊緣的位置是困難的。這些對阱邊緣位于何處之知識的不確定性可能導致某些電路組件將被放置于接近阱內邊緣之大尺寸集成電路制程中的復雜度。
精確地決定阱邊緣位置的過程是復雜的，當在邊緣需要被定位的階段，阱邊緣可能僅有100納米寬并且被造成無效率探測之一隔離層所覆蓋，同時邊緣決定需要以無破壞的方式完成。此外，阱邊緣被埋入隔離層之下也造成光學探測技術的負擔。

發(fā)明內容
本發(fā)明提供一種比習知技術不麻煩的新方法。尤其是，本發(fā)明可更快速地自動提供晶片芯片之所有阱的邊緣信息。
廣泛而言，本發(fā)明提供一種技術，用以電子式地指出半導體本體內一隔離層下方之鉛直p-n結之邊緣之位置。
基本上，其包括一開始在一導電型態(tài)之半導體本體之一區(qū)域表面上提供復數(shù)相反導電型態(tài)并設計為在將被形成之上方隔離層下方延伸至不同的程度之導電條帶，且該至少一導電條帶伸越該將被定位之該后續(xù)將被形成之結(junction)邊緣。當該等條帶被適當?shù)仄珘?biased)時，伸越該結邊緣之條帶由在此種條帶內流動之一較高之電流所識別。由此可識別在邊緣上延伸之條帶。
尤其是，本發(fā)明包括，決定在晶片之表面區(qū)域將形成阱的位置，該阱的邊緣將被決定，包含一串導電條帶之一覆蓋的圖案。每一導電條帶被當成一固定的探測使用以決定其中端之埋入端之表面區(qū)域之導電性。每一條帶較好是連接至易于存取之一分離的導電焊點(pad)以及用以交互連接適合的焊點對之多任務電路。在一特定阱區(qū)域藉由后續(xù)施加一電壓并測量此種條帶之不同對之間所產生的電流而探測邊緣的位置。多種覆蓋的條帶圖案對于探測阱之單一邊緣或一對邊緣是有利的。
以第一裝置型態(tài)而言，本發(fā)明系一半導體裝置。該半導體裝置包括一半導體本體，其具有一上表面并為第一導電型態(tài)且包括該上表面之一部份上之一隔離層，一第二相反導電型態(tài)之半導體區(qū)域鄰近該半導體本體用以形成與該半導體本體之一pn結，其位于該隔離層之下，以及復數(shù)分離的導電條帶。該復數(shù)分離的導電條帶的每一者具有第一及第二端，該第一端位于該半導體本體之上表面而該第二端埋入于該隔離層之下，且該至少一導電條帶之第二端與該半導體區(qū)域形成低電阻接觸，且至少一者未能形成一低電阻接觸。
以一第二裝置型態(tài)而言，本發(fā)明系一種半導體裝置，包括一硅晶片，一隔離層以及復數(shù)導電條帶。該硅晶片包括一部份，其包含至少一個與其周圍區(qū)域相反之導電型態(tài)之刻劃阱以便與其形成一鉛直的pn結。此隔離層位于該pn結之上。該復數(shù)導電條帶從該部份之上方延伸，并具有部份地位于該隔離層下方之埋入端以便于該周圍區(qū)域內形成個別的導電路徑，并朝向pn結的鉛直邊緣，至少一導電條帶穿過該結并而形成阱的導電路徑，而至少一條帶不到達結。連接至該阱之至少一其它導電連接以一穿透的條帶形成經過該刻劃阱之導電路徑。
以一第一方法型態(tài)而言，本發(fā)明系一種探測形成于相反導電形態(tài)之半導體本體內之半導體阱之方法，該阱之邊緣在一隔離層下方。該方法包括步驟于半導體區(qū)域及隔離層被形成之前，于半導體本體內形成復數(shù)分離的導電條帶，每一條帶包括位于該半導體本體之上表面上之第一端以及埋于將被形成隔離層之該上表面之一部份之下之第二端，該至少一導電條帶具有一第二端伸越過該邊緣且至少一第二端來到達該邊緣；形成一隔離層于該半導體本體之該上表面之一部份之上并覆蓋該等條帶之端部；于該半導體本體內形成相反導電型態(tài)之一半導體阱，該阱系用以形成隔離層下方之邊緣且該邊緣之位置將被決定，該半導體阱包括該導電條帶之一些但小于全部之埋入之第二端；以及決定那些條帶包含與該半導體阱形成低電阻連接之埋入第二端。
從一第二方法形式而言，本發(fā)明系一種決定半導體晶片內邊緣之方法，該邊緣系屬于與其周圍區(qū)域之導電型態(tài)不同之一阱，且其位于覆蓋該阱之邊緣之一隔離層之上，該方法包括于形成隔離層或該阱之前，于該表面上形成分離的導電條帶之罩蓋圖案，該等條帶于將被形成之該隔離層之下延伸以提供半導體晶片內之個別導電路徑，其中至少一條帶足以延伸至穿過將被形成之阱的邊緣，以便于該阱被形成之后提供與該阱之低電阻連接。
從第三形式而言，本發(fā)明系一種決定半導體晶片中二相對邊緣之位置的方法，該二邊緣系為與周圍區(qū)域之導電型態(tài)相反并位于一隔離層下方之阱的邊緣，藉由在形成該阱之前于該晶片之表面形成導電條帶之罩蓋圖案，該等條帶于將被形成之該隔離層之下延伸并包括一第一及一第二集合，其中第一集合之至少一條帶于該相對邊緣之第一者穿入該阱以形成與該阱之低電阻連接，以及該第二集合之至少一條帶至少于該相對邊緣之另一者穿入該阱以形成與該阱之低電阻連接。
本發(fā)明將從以下配合所附圖式之描述而較為人所了解。


圖1表示一硅晶片之一部份之上部視圖，該晶片包括一阱以及一覆蓋隔離層以及依據(jù)本發(fā)明用以決定在該隔離層下方之阱之鉛直邊緣之位置之例示的導電條帶的覆蓋圖案；以及圖2、3、4表示一硅晶片之一部份之上視圖，其包括此一阱以及依據(jù)本發(fā)明用以決定在該隔離層下方之阱之鉛直邊緣之位置之例示的導電條帶的覆蓋圖案。
具體實施例方式
在與本發(fā)明相關之集成電路裝置種類之制造中，通常以大的單晶晶片開始，其一般直徑為8英，系為相當高電阻的硅。最終，此晶片將被切割成大數(shù)量的芯片，每一芯片將包括一或更多集成電路。通常大部份的制程將在晶片尺寸上完成以維持低制造成本。光學微影技術系用以定義芯片區(qū)域以及每一芯片內的集成電路圖案。通常在每一芯片部份內將包括淺隔離溝槽或被填充氧化物的區(qū)域化的隔離區(qū)域(LOCOS)以協(xié)助定義每一芯片部內之主動區(qū)域。通常在每一芯片區(qū)域內將被形成不同導電型態(tài)的阱，該阱邊緣系位于氧化物區(qū)域之下，且該等邊緣需要被定位以便維持芯片制程之嚴格控制。這些阱邊緣位置通常由形成罩幕之光阻層的邊緣所固定，該罩幕系用于形成阱時的區(qū)域化，通常藉由離子植入。然而，通常在抗蝕邊緣的精確位置中存在不確定性。該不確定性造成阱邊緣之位置的不確定性，而本發(fā)明之主要角色是解決此不確定性，藉由提供電子式地界定淺隔離溝槽下方之阱(半導體區(qū)域)的邊緣的位置。
因此，依據(jù)本發(fā)明，在形成淺溝槽之后，但在淺溝槽被填入隔離物之前，一導電條帶的覆蓋圖案被形成于一表面區(qū)域上，于該區(qū)域設置其邊緣位置需被精確定位之一阱，且該阱系延伸埋入于一隔離溝槽下方。這些條帶之導電型態(tài)較有益地是與將于其中形成該阱之該晶片部份之導電型態(tài)相反，因此它們可以有效地被當成此部份內的個別導電路徑。此等條帶的埋入端在溝槽下方延伸不同的距離，以便延伸短及長位置至穿過后續(xù)將被形成阱的鉛直邊緣。因為此種阱一般與條帶的導電型態(tài)相同，任何穿入阱內的條帶將有效地與阱形成的低電阻連接。然而，未延伸至阱的條帶沒有形成與阱的低電阻連接。
藉由施加適當?shù)碾妷浩珘褐猎摰葪l帶，可以識別貫穿其位置將被決定之阱邊緣之條帶。由這些條帶，可以決定此等條帶中誰的埋入端最為對應阱之一邊緣的位置。
可以使用不同的條帶圖案，且此選擇系依據(jù)想要的精確度以及將被決定位置之阱邊緣預計形狀。
通常條帶的的間隔越緊密，條帶的寬度越窄，且相鄰條帶在溝槽范圍內的差異越小，邊緣的位置及形狀可被更精確地決定。通常寬度為0.1至1.0微米且具有0.1至1.0微米間隔的條帶，以及0.05至0.4微米溝槽范圍之差異對代表目前技術狀態(tài)之裝置而言應是適當?shù)摹：罄m(xù)的發(fā)展需要更接近的間隔，更窄的寬度以及更小的差異。
現(xiàn)在參照圖一，其中表示依據(jù)本發(fā)明之半導體結構(裝置)10之一部份之上視圖。半導體結構10包括一半導體晶片(本體)12，通常是第一導電型態(tài)，亦即p型，之大晶硅，其包括相反導電型態(tài)，即n型，之一溝槽形狀的阱(區(qū)域)14。阱14的鉛直邊緣14A及14B定義將被定位之pn結的位置。晶片14具有隔離表面20(以虛線表示)，通常是硅氧化物，覆蓋該晶片之一部份并位于該阱14之上。通常，層20將是一隔離溝槽的填充而阱14邊緣14A，14B系位于此層20之下。在本發(fā)明第一實施例中包含指定用以定義阱14之位置的邊緣14A及14B。為說明之目的，如以上所述，阱14為n型導電性而半導本體12為p型導電性。圖中亦表示覆蓋的導電條帶，其包括第一對集合21A，21B；22A，22B；23A，23B；A41，24B；且25A，25B全部鄰近邊緣14A但導電條帶21A，21B伸入阱14內。導電條帶的覆蓋也包括第二對集合31A，31B；32A，32B；33A，33B；34A，34B。條帶的第二對集合全部鄰近邊緣14B，但導電條帶31A，31B伸入阱14內。如圖所示，每一對的二條帶實質上接近相鄰阱邊緣至相同的程度。每一導電條帶具有第一及第二端，僅有第二端在隔離層20下方延伸。該等條帶的每個第一端最好是連接至一較大的焊點50以容易存取。如所示，編號逐漸變高的條帶的第二端較緊密接近邊緣，而條帶22A，228，與32A，32B實際上伸入阱12之內。如所示，條帶對21A，21B及條帶對31A，31B分別具有最短的罩蓋。
現(xiàn)在應該很明顯，如果識別該條帶的埋入端形成對阱14的低電阻連接，進入阱14之內的最短距離的此種埋入端的位置實際上將是阱14之對應邊緣的位置。在所示之實施例中，這些將是邊緣14A的條帶22A，22B。在所示之例中，埋入端22A，22B之位置實質上也將是邊緣14A的位置。同樣地，條帶32A，32B的埋入端的位置也實質上是邊緣14B的位置。
可以了解的是，如果只有邊緣14A的位置將被決定，僅于第一條帶對集合之間施加一電壓是足夠的。同樣的，為定出阱14之邊緣14B的位置，可以僅使用條帶對的第二集合。或者是，藉由先依次結合第一集合之每一條帶與已知伸入阱內之第二集合之一條帶來決定延伸至阱內之最短條帶第一集合之條帶的位置，以識別邊緣14A的位置也是可行的。
定義阱14之鉛直阱之二邊緣14A，14B之位置將被決定，如第一實施例中，可在一對條帶之間建立偏壓，包括來自每一集合的一對，以識別接觸阱14之最短范圍的條帶對。在所示之實施例中，這些將包括任何不包括21A，21B及31A，31B之任何對。其埋入端伸入一阱邊緣之條帶的識別可藉由在不同條帶對之間施加一電壓而完成，以識別一對，于該對之間一施加的電壓將提供一明顯的電流，并從此種對中選擇。
可以了解的是，多種設計可被用以施加適當?shù)钠珘褐敛煌臈l帶對，并偵測與該不同條帶對相關的電流，以識別提供明顯電流的對。為使所需設計的復雜度為最小，可以設計一適合的開關用以依序施加電壓至不同的被選擇條帶對。尤其是，此開關可以是數(shù)字形式，其中使用數(shù)字脈波以選擇特定的條帶對。在簡化圖式的利益下，表示了開關S1，電流儀A，以及一電壓源V的串連組合。電壓源V之第一輸出端耦合至電流儀I之第一端，而電流儀之一第二端耦合至開關S1之一第一端。電流儀I可以是具有設置在跨越二端點之一電壓計之一電阻。開關S1之第二端耦合至導電條帶21A或有選擇地耦合至以虛線表示之探測焊點51A。電壓源之第二端耦合至導電條帶21B或有選擇地耦合至探測焊點51B。探測焊點51A及51B以及每一條帶22A-25B及31A-35B之每一分離探測 點可被用以協(xié)助輕易地探測，因為此等探測焊點之間可具有比條帶之間大的距離。使開關S1關閉(圖一表示相反的位置)，如果二條帶與阱14接觸，則建立從電壓源V經過電流儀I及開關S1之電流路徑因此造成電流流動。在條帶21A，21B的情況中，沒有經過阱14的電子路徑被建立，因為這些條帶不接觸阱14。經過阱14的電子路徑將被建立，如果電壓源V被放置在跨越這些條帶且開關S1關閉。對條帶32A及32B而言也是相同情況。
現(xiàn)在參照圖二，其表示依據(jù)本發(fā)明另一實施例之半導體結構100之一部份之上視圖。圖二的結構100類似圖一的結構10。實質上相同之結構10及結構100具有相同的參考標號。類似圖一結構10之對應組件之結構100之組件具有被加上100的相同標號。結構10與100實質上不同的地方在于每一導電條帶121A-125B，以及131A-135B長度增加，如所示。在此以及后續(xù)圖三及四所示之實施例中，供應電壓V，電流儀I以及開關S1被耦合于導電條帶對之間，其包括來自阱12之每一相反側邊(邊緣14A及14B)之一。
現(xiàn)在參照圖三，其表示依據(jù)本發(fā)明另一實施例之半導體結構1000之一部份之上視圖。圖三的結構1000極類似圖二的結構100。實質上相同之結構100及結構1000具有相同的參考標號。類似圖二結構100之對應組件之結構1000之組件具有被加上100的相同標號。結構1000與100之間實質上的不同是結構1000的導電條帶231A-235B的長度在上方從最長開始然后下降。電壓源V，電流儀I及開關S1(未示于圖三)再次被連接至由來自阱12之每一側14A及14B之一條帶所組成之一導電條帶對。
現(xiàn)在參照圖四，其表示依據(jù)本發(fā)明另一實施例之半導體結構10000之一部份之上視圖。圖四的結構10000極類似圖二的結構100。結構10000及實質上相同的結構100之組件具有被加上200的相同標號。結構10000與100之間的實質差異是一個大的單一導電條帶取代阱14右邊上的復數(shù)條帶對，且此條帶30伸入阱14之內。此設計因此僅適合界定阱12的邊緣14A。電壓源V，電流儀I及開關S1(未示于圖四)再次被連接至由來自阱12之每一側14A及14B之一條帶所組成之一導電條帶對。
如前所述，如果僅有阱12的邊緣14A將被定位，圖一所示之罩蓋得圖案也是適合的。
此種情況發(fā)生在，例如，當形成包含僅定位離子植入用之形成上方隔離層之隔離溝槽上之光阻罩幕之一單一邊緣之阱的時候。于此種情況中，僅有需要被決定位置之一阱邊緣于該隔離層下方延伸。
此外，在二不同阱之單一邊緣位于一共同隔離溝槽之下的情況中，二不同邊緣之每一者的位置可以方才討論的方式被獨立決定。
預期在許多用以形成芯片內之阱用之罩幕的刻劃情況中，以下方式是有益的，亦即在晶片的每一芯片部份內包括與周圍區(qū)域形成p-n結之具有一鉛直邊緣之至少一阱，以及在此種刻劃用芯片部份內包含復數(shù)形成個別導電路徑之復數(shù)導電條帶，該等條帶至少一者將不到達阱，而至少一者伸入阱的鉛直邊緣，因此阱邊緣可被決定。
從前述可了解本發(fā)明的基本原理可應用于多種不同情況，因此所描述的特定實施例應該僅被視為說明之用，因此多種其它實施例可在不脫離本發(fā)明原理的情況下由本技藝的人士加以設計。
權利要求
1.一種半導體裝置，包括一半導體本體，具有一上表面且為一第一導電型態(tài)，并包括該上表面一部份之一隔離層；第二相反導電形態(tài)之一半導體區(qū)域鄰近該半導體本體，用以形成與該半導體本體之一p-n結，該p-n結系位于該隔離層下方；以及復數(shù)分離的導電條帶，每一條帶具有第一及第二端，該第一端位于該半導體本體之該上表面，而該第二端埋入該隔離層之下，且該至少一導電條帶之該第二端與該半導體區(qū)域形成低電阻接觸，而至少一條帶未形成一低電阻接觸。
2.如權利要求1所述的半導體裝置，其中該導電條帶系該第二導電型態(tài)之摻雜的半導體材料。
3.如權利要求2所述的半導體裝置，其中至少二該導電條帶與該半導體區(qū)域形成低電阻接觸。
4.一種半導體裝置，包括一硅晶片，包括一部份，該部份包括導電型態(tài)與其周圍區(qū)域相反之至少一刻劃阱，以便與其形成一鉛直p-n結；一隔離層位于該p-n結上；復數(shù)導電條帶從該部份之該上表面延伸，并具有部份位于該隔離層下方之埋入端，以形成該周圍區(qū)域內之個別導電路徑，并朝向該p-n結之該鉛直邊緣，其中至少一導電條帶穿入該結以形成至該阱之一導電路徑，且至少一導電條帶未到達該結；以及至該阱之至少一其它導電連接，以便一穿入條帶形成經由該刻劃阱之一導電路徑。
5.一種決定具一導電性之半導體阱之邊緣位置之方法，該阱系形成于相反導電性之一半導體本體內，該邊緣位于一隔離層下方，該方法包括步驟于該半導體區(qū)域及該隔離層被形成之前，于該半導體本體內形成復數(shù)個別導電條帶，每一條帶包括位于該半導體本體之該上表面之一第一端以及埋入將形成該隔離層之該上表面之一部份下方之一第二端，其中至少一導電條帶具有一第二端伸越該邊緣，以及至少一第二端未到達該邊緣；于該半導體本體之該上表面之一部份上形成一隔離層并覆蓋該等條帶之該第二端；該半導體本體內形成相反導電型態(tài)之一半導體阱以形成位于該隔離層下方之該邊緣，該阱之邊將被決定位置，該半導體阱僅包括一些，但非全部，該導電條帶之埋入的第二端；以及決定那一條帶包括與該半導體阱形成低電阻連接之埋入的第二端。
6.如權利要求5所述的方法，其中該不同條帶之長度不同，因此不同的條帶在隔離層之下朝向該邊緣延伸不同的距離，并從該等條帶識別穿入該半導體阱內之最小距離并與該阱形成低電阻連接之條帶。
7.如權利要求6所述的方法，其中該等條帶系摻雜的半導體材料。
8.一種決定半導體晶片內之阱邊緣之方法，該阱之導電性與其周圍區(qū)域不同且該阱系位于覆蓋該阱邊緣之一隔離層之下，該方法包括于形成該隔離層或該阱之前，于該表面上形成于該將被形成之隔離層之下延伸之互相分離之導電條帶之罩蓋圖案，以便提供半導體晶片內之個別的導電路徑，其中至少一條帶足以伸入該將被形成之阱之邊緣，以便于該阱被形成之后提供至該阱之低電阻連接。
9.如權利要求8所述的方法，其中該罩蓋圖案之至少一對條帶伸入該阱內，藉此施加于該對條帶之二條帶之間之電壓提供一可測量之電流，且此種條帶之埋入端之位置被用以決定該邊緣之位置。
10.如權利要求9所述的方法，其中該二條帶伸入該阱之相同邊緣。
11.如權利要求10所述的方法，其中該二條帶伸入該阱之相對邊緣。
12.如權利要求8所述的方法，其中該罩蓋圖案之少于該全部條帶之條帶伸入該阱。
13.如權利要求9所述的方法，其中該罩蓋圖案之少于該全部條帶之條帶伸入該阱。
14.如權利要求8所述的方法，其中一電壓偏壓被施至該罩蓋圖案之條帶以決定那一條帶伸入該阱之邊緣。
15.如權利要求14所述的方法，其中伸入該阱之范圍最小之條帶被用以決定該阱之位置。
16.如權利要求15所述的方法，其中伸入該阱之相對邊緣之范圍最小之復數(shù)條帶被用以決定二相對邊緣之位置。
17.一種決定半導體晶片內之二相對邊緣位置之方法，該二相對邊緣系屬于一阱，且該阱之導電性與其周圍區(qū)域之導電性相反并阱位于一隔離層之下，藉由于該阱之形成之前，于該晶片之表面上形成一導電條帶之罩蓋圖案，該等條帶于將被形成之該隔離層下延伸，其包括一第一集合及一第二集合，其中該第一集合之至少一條帶于該第一相對邊緣伸入該阱以形成至該阱之一低電阻連接，以及該第二集合之至少一條帶于另一該相對邊緣伸入該阱以形成一低電阻連接。
18.如權利要求17所述的方法，其中一電壓偏壓依序被施加至包含該二集合之每一對條帶之間，用以決定于其間之電流足以藉由該阱之每一邊緣建立穿入之條帶對。
19.如權利要求18所述的方法，其中每一集合包括在邊緣穿入之條帶以及于該邊緣未穿入之條帶。
20.如權利要求18所述的方法，其中來自該第一及第二集合之伸入該阱最小范圍之條帶被用以決定該阱之該相對邊緣之位置。
全文摘要
一種電子式地決定半導體晶片內之阱邊緣位置之方法，該阱系位于一隔離層之下，該方法包括，于該晶片內形成該阱及該隔離層之前形成復數(shù)導電條帶，其將于該隔離層下方通過并于該隔離層下方延伸不同距離，以便包括將伸入被定位之一邊緣之條帶，以便與其形成低電阻連接，以及未到達將被定位之邊緣之條帶。從形成低電阻之最小伸入條帶，可決定阱邊緣之位置。
文檔編號H01L23/544GK1502126SQ02807875
公開日2004年6月2日 申請日期2002年4月5日 優(yōu)先權日2001年4月5日
發(fā)明者T·沙鮑爾, A·施米特, T·莫諾, T 沙鮑爾, 滋 申請人:因芬尼昂技術股份公司