專利名稱：積體磁阻半導(dǎo)體記憶排列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于積體磁阻半導(dǎo)體記憶排列以及一種寫入此種型態(tài)之積體半導(dǎo)體記憶排列磁阻記憶胞元之方法。
在磁阻內(nèi)存(magnetoresistive，MRAM)中，儲(chǔ)存效率歸屬于記憶胞元之磁性可變電阻。在MRAM胞元概念中，在現(xiàn)在那是很一般的，亦即記憶胞元被埋入于包含選擇線，其亦被稱為字符線及位線并在不同的線平面內(nèi)排列，的數(shù)組內(nèi)。
附圖2表示迄今慣用之?dāng)?shù)組型態(tài)的基本MRAM胞元概念。一MRAM包元，例如一MTJ(MTJ＝Magnetic Tunnel Junction，磁隧道接面)胞元，位于在二互相分離的線平面1與2中排列之選擇線5及6之每一交叉點(diǎn)。當(dāng)寫入至一特定的記憶胞元10時(shí)，二電流I1，I2經(jīng)由在每一線平面1及2中之一相關(guān)的線5與6被施加以及-由于此二電流所產(chǎn)生的磁場-產(chǎn)生寫入至該二選擇線5及6之交叉點(diǎn)上之胞元的程序。此被重疊的磁場導(dǎo)致位于二選擇線5及6之交叉點(diǎn)上之胞元10的磁逆轉(zhuǎn)。因?yàn)槭┘拥膶懭腚娏鱅1及I2相當(dāng)大，沿著選擇線5及6形成一電壓降。這具有電壓跨越位于選擇線上之胞元10的下降的效應(yīng)，該電壓導(dǎo)致經(jīng)過該等胞元之不想要的漏電流I1L及I2L。
本發(fā)明之一目的在于說明一種積體磁阻半導(dǎo)體記憶排列以及寫入至此種型態(tài)之積體磁阻半導(dǎo)體記憶排列之方法，因此該漏電流至少可被降低并且，在較好的情況下，被抵消。
此目的依據(jù)申請專利范圍而達(dá)成。
依據(jù)本發(fā)明之積體磁阻半導(dǎo)體記憶排列藉由使用寫入胞元數(shù)組用之選擇線所在之額外線平面而降低漏電流。換句話說，這些讀取胞元信息項(xiàng)目之需要與該胞元直接電性接觸之選擇線被電性隔離，且在空間上與寫入資胞元信息項(xiàng)目之不需要一直接電接觸之選擇線分離。
體磁阻半導(dǎo)體記憶排列可具有一第三及第四線平面位于第一與第二線平面之上方及下方，其包括為讀取目的與MRAM記憶胞元直接接觸之讀取選擇線。第三線平面與其它線平面解除電性耦合。在此額外平面行進(jìn)之寫入選擇線與其它線平面解除電性耦合，沿電流經(jīng)過之寫入選擇線之電壓降不導(dǎo)致經(jīng)過MRAM胞元數(shù)組之漏電流。因此，在積體磁阻半導(dǎo)體記憶排列中發(fā)生的整體漏電流大約減半。
由于在第三及第四線平面中排列的寫入選擇線相對于交錯(cuò)胞元之電性解耦合，沿電流經(jīng)過之寫入選擇線之電壓降不導(dǎo)致經(jīng)過MRAM胞元數(shù)組之漏電流。
此結(jié)構(gòu)特別之處在于寫入至胞元數(shù)組用之選擇線與讀取胞元用之選擇線解耦合。也就是說與MRAM記憶胞元直接接觸之選擇線繼續(xù)被用以讀取一胞元信息項(xiàng)目。這也開啟平行寫入與讀取信息項(xiàng)目的可能性。
依據(jù)本發(fā)明所提供之積體磁阻半導(dǎo)體記憶排列的結(jié)構(gòu)因此系以MRAM記憶胞元之特定寫入機(jī)構(gòu)的使用的想法為基礎(chǔ)，以便降低在寫入期間經(jīng)過記憶胞元之漏電流，且與記憶胞元的電接觸僅為讀取儲(chǔ)存于一MRAM記憶胞元內(nèi)信息項(xiàng)目時(shí)所需。依據(jù)使用可能性，在第三及第四平面內(nèi)的寫入選擇線不與接近MRAM胞元之相關(guān)讀取選擇線平行處理的方式是有益的。例如，90°的角度，可降低耦合于選擇線之間的靜電，其另一方面是一者在另一者之上地密集排列。與90°不同的角度可能導(dǎo)致可能具有更有利空間方向之磁場。
一種寫入磁阻記憶胞元之方法，該方法使用如上所述之本發(fā)明之積體磁阻半導(dǎo)體記憶排列之結(jié)構(gòu)，除了經(jīng)過第三及/或第四線平面中之一個(gè)別寫入選擇線被施加之一主要的電流，可加強(qiáng)經(jīng)過接近MRAM記憶胞元之該(讀取)選擇線一小的額外寫入電流，該額外的寫入電流必須與主電流在相同方向流動(dòng)。
于此情況中，小的額外寫入電流的電流密度可有益地被選擇，因此沿著鄰近MRAM記憶胞元之選擇線的電壓降落入MRAM記憶胞元的電流-電壓特性曲線之高電阻區(qū)域。經(jīng)過一MRAM記憶胞元之該電流-電壓特性曲線是非線性的且類似一二極管特性曲線。依據(jù)本發(fā)明之寫入方法因此提供，除了經(jīng)過第三/第四線平面之(主要)寫入電流，一小的(額外)寫入電流被施加于接近MRAM胞元之選擇線。于此情況中，維持沿著接近MRAM胞元之選擇線的電壓降是有益的，因此一者位于具有高電阻之記憶胞元特性曲線之區(qū)域內(nèi)，造成流過的漏電流被降至最小。
本發(fā)明之實(shí)施例參照所附圖式于下文被解釋更多細(xì)節(jié)。在圖式中

圖1表示依據(jù)本發(fā)明之積體磁阻半導(dǎo)體記憶排列之第二實(shí)施例之立體圖；以及圖2表示已經(jīng)被揭露之積體磁阻半導(dǎo)體記憶排列之習(xí)知結(jié)構(gòu)之立體圖。
應(yīng)該提出的是，在表示依據(jù)本發(fā)明之積體磁阻半導(dǎo)體記憶排列之實(shí)施例之圖1中，相同的參考標(biāo)號被使用于圖2中之相同的組件。
圖1表示依據(jù)本發(fā)明之積體磁阻半導(dǎo)體記憶排列之實(shí)施例。磁阻記憶胞元10位于讀取選擇線5及6之間的直接交叉點(diǎn)上，因此后者具有與磁阻記憶胞元10之電接觸。該讀取選擇線位于互相電性隔離及空間隔離之一(上部)第一線平面1及一(下部)第二線平面2中。
假設(shè)位于第一線平面1上方系一第三線平面3，其中寫入選擇線7(斜線陰影)以和上部讀取選擇線5空間分離及電性隔離的方式被導(dǎo)引。因?yàn)樵谒局畬?shí)施例中，在第三線平面3中之寫入選擇線7與下方第一線平面1中的選擇線5解除電性耦合，沿著寫入電流I1所流過之上部選擇線7之電壓降不能導(dǎo)致經(jīng)過胞元數(shù)組之漏電流。
應(yīng)該提出的是，在第三線平面3中行進(jìn)的選擇線7不需要與下方選擇線5平行。相反地，較佳者，寫入選擇線7可在一特定角度行進(jìn)，例如90°的角度，相對于下方選擇線5。此種角度可能降低耦合于選擇線之間的靜電，其一者在另一者之上密集的排列。其它的角度可能產(chǎn)生可能具有更佳空間方向之磁場。
除了在第三線平面3中行進(jìn)的寫入選擇線7之外，一第四線平面4被設(shè)置于第二線平面2之下，額外的寫入選擇線8被導(dǎo)引至該第四線平面之內(nèi)，且依據(jù)所示之實(shí)施例，與(較低)讀取選擇線6平行。此方法使得降低漏點(diǎn)流至0是可能的。應(yīng)該提出的是，在圖1中，(最上方的)第三線平面3及(最下方的)第四線平面4與對應(yīng)圖2所示之已知MRAM胞元數(shù)組之內(nèi)埋結(jié)構(gòu)解除電性耦合。為寫入MRAM記憶胞元10之目的，一寫入電流I1被施加于上部寫入選擇線7之一，而一寫入電流I2被施加至較低寫入選擇線8之一。因?yàn)橄鄬τ诮诲e(cuò)胞元之這些導(dǎo)體的電性解耦合，沿電流所流過之寫入選擇線7及8之電壓降不導(dǎo)致經(jīng)過胞元數(shù)組的漏電流。因此，依圖1所示之實(shí)施例，所有寫入胞元數(shù)組用之選擇線7及8與讀取選擇線5及6解除電性耦合。于此情況中，直接與MRAM記憶胞元接觸之讀取選擇線5及6繼續(xù)被使用于讀取胞元信息項(xiàng)目。因此，信息項(xiàng)目之平行的寫入及讀取是可能的。
在圖1所示之實(shí)施例中，寫入選擇線7及較低的寫入選擇線8不需要與直接位于其下方之讀取選擇線5及6平行。與0°不同的特定角度，例如90°，是有利的。
經(jīng)過一MRAM記憶胞元(例如MTJ記憶胞元)之電流-電壓特性曲線是極為非線性，且類似一二極管的特性曲線。依據(jù)本發(fā)明之寫入MRAM記憶胞元之方法使用此特性。除了施加于第三或第四線平面3或4之個(gè)別寫入選擇線7及8之(主要)寫入電流之外，此方法分別施加一小的額外寫入電流于鄰近MRAM記憶胞元之選擇線5及6。該額外的寫入電流的流動(dòng)方向必須和已提及之主要寫入電流相同。該小的額外寫入電流的密度隨后可有益地被選擇，因此沿著接近MRAM胞元之選擇線所建立之電壓降系位于具有高電阻之MRAM記憶胞元之電流-電壓特性曲線之區(qū)域中，換句話說，漏電流可被忽略。
參考標(biāo)號表1，2，3，4 第一至第四線平面5，6讀取選擇線7，8額外寫入選擇線10，磁阻記憶胞元I1，I2 寫入電流I1L，I2L漏電流
權(quán)利要求
1.一種積體磁阻半導(dǎo)體記憶排列(MRAM)，其中，該MRAM記憶胞元(10)系位于埋入不同的，互相分離的線平面(1，2)之選擇線(5，6)之交叉點(diǎn)上，且其中一讀取/寫入電流為了寫入每一MRAM記憶胞元(10)及為了讀取被寫入其中之信息項(xiàng)目而被施加，用以讀取一胞元信息項(xiàng)目之該選擇線(5，6)系位于直接與該記憶胞元(10)接觸之分離的第一及第二線平面(1，2)，提供一第三線平面(3，4)，其與該第一及第二線平面(3，4)空間分離及電性隔離，并且由寫入一胞元信息項(xiàng)目用之寫入選擇線(7，8)所占用，以及提供與該第一，第二及第三線平面分離及電性隔離并由寫入選擇線(8)占用之一額外的第四線平面(4)。
2.一種積體磁阻半導(dǎo)體記憶排列，特征在于該第三線平面(3，4)位于該第一線平面(1)之上或該第二線平面(2)之下。
3.如申請專利范圍第1或2項(xiàng)之積體磁阻半導(dǎo)體記憶排列，特征在于該第三及/或第四線平面(3，4)之該寫入一選擇線(7，8)于每一情況皆平行該直接接近線平面中之該選擇線(5，6)。
4.如申請專利范圍第1至3項(xiàng)任一項(xiàng)之積體磁阻半導(dǎo)體記憶排列，特征在于該第三及/或第四線平面(3，4)中之該寫入選擇線(7，8)在對應(yīng)直接接近線平面中之該選擇線之一特定角度行進(jìn)。
5.一種寫入如前述申請專利范圍任一項(xiàng)之積體磁阻半導(dǎo)體記憶排列之磁阻記憶胞元(10)之方法，特征在于除了流過該第三及/或第四線平面(3，4)中之一個(gè)別寫入選擇線(7，8)之一主要寫入電流之外，與該被指定之主要電流同方向施加一小的額外的寫入電流于接近該MRAM記憶胞元(10)之該接近的選擇線(5，6)中。
6.如申請專利范圍第5項(xiàng)之方法，特征在于該小的額外寫入電流密度被選擇，因此沿著接近該MRAM記憶胞元(10)之該選擇線(5，6)建立一最大電壓降，該電壓降位于該MRAM記憶胞元(10)之電流-電壓特性曲線中之高電阻區(qū)域。
全文摘要
本發(fā)明系關(guān)于一種積體磁阻半導(dǎo)體記憶排列，其中該MRAM記憶胞元(10)系位于埋入不同的，互相分離的線平面(1，2)之選擇線(5，6)之交叉點(diǎn)上，且其中一讀取/寫入電流為了寫入每一MRAM記憶胞元(10)及為了讀取被寫入其中之信息項(xiàng)目而被施加。在此積體磁阻半導(dǎo)體記憶排列中，用以讀取一胞元信息項(xiàng)目之該選擇線(5，6)系位于直接與該記憶胞元(10)接觸之分離的第一及第二線平面(1，2)，且由寫入一胞元信息項(xiàng)目用之寫入選擇線(7，8)所占用之一第三及第四線平面(3，4)與該第一及第二線平面(3，4)空間分離及電性隔離。
文檔編號H01L21/8246GK1502136SQ02808151
公開日2004年6月2日 申請日期2002年4月5日 優(yōu)先權(quán)日2001年4月11日
發(fā)明者P·維茨, P 維茨 申請人:因芬尼昂技術(shù)股份公司